66.10 - Circuitos Electrónicos II

Ejemplo de Aplicación de PLL y Multiplicadores Analógicos


Introducción

 Se aplicará lo aprendido sobre PLL y Multiplicadores al diseño de dos bloques de un Codificador de RDS

 Radio Data System (RDS) consiste en agregar un canal de transmisión de datos a las transmisiones de FM estéreo comerciales.

¿Cómo funciona RDS?

 Se suman datos previamente modulados digitalmente (BPSK) y luego en AM sin portadora al espectro de una transmisión de FM en banda base




¿Cómo funciona RDS?

 Las tramas son generadas por un microcontrolador.

 El tiempo de bit de las tramas es de (1/1187.5)s. Esta señal de "timing" es generada a partir de la portadora piloto de 19kHz e ingresada como fuente de interrupción a un microcontrolador.


Diagrama en Bloques



Análisis de Bloques


- <u>Multiplicador</u>: Se debe tomar la señal de la portadora piloto, multiplicarla por 3 siguiendo cualquier variación de la misma. Al requerirse un seguimiento de la señal, utilizamos un PLL.
- Modulador: Para realizar la modulación en AM con portadora suprimida se debe utilizar un multiplicador analógico.

Alternativa de Diseño nº 1




• Problema: El PLL puede presentar dificultades para engancharse.

Alternativa de Diseño nº 2



- Solución: Filtrado pasabanda de portadora piloto y divisor por 3 acoplado al PLL.
 - Problema: Al modular con *portadora cuadrada*, se irradian señales fuera de la banda permitida (171kHz, 285kHz, ...)

Solución Adoptada




 Solución: Incorporar filtro pasabanda centrado en 57kHz a la salida del modulador

Implementación electrónica de bloques destacados

PLL práctico

• PLL elegido: CD4046



PLL

 Puntos básicos a tener en cuenta para el diseño con un PLL:


- Frecuencia central del VCO (frecuencia de corrida libre).
- Comparador de fase
- Rangos de captura y enganche.
- Cálculo del Filtro de lazo
- Circuito divisor (externo).

Comparadores de Fase

	Using Phase Comparator I	Using Phase Comparator II
Characteristics	in the second se	
For No Signal Input	VCO in PLL system will adjust	VCO in PLL system will adjust to
	to center frequency, fo	lowest operating frequency, f _{min}
Frequency Lock	2 f _L = full VCO frequency range	
Range, 2 f _L	$2 f_L = f_{max} - f_{min}$	
Frequency Capture Range, 2 f _C	$2 f_{\text{C}} \approx \frac{1}{\pi} \sqrt{\frac{2 \pi f_{\text{L}}}{\tau 1}}$	
Loop Filter Component Selection	For 2 f _C , see Ref.	$f_C = f_L$
Phase Angle Between	90° at center frequency (fo), approximating	Always 0° in lock
Single and Comparator	0° and 180° at ends of lock range (2 f _L)	17 35 00 - 00 - 00 00
Locks on Harmonics	Yes	No
of Center Frequency		
Signal Input Noise	High	Low
Rejection		

PLL – Rangos de Captura y Enganche

- Rango de captura (capture range): Rango de frecuencias dentro de las cuales el PLL se engancha estando inicialmente desenganchado.
- Rango de enganche (lock range): Rango de frecuencias que el PLL puede seguir una vez enganchado.



PLL: Rango de Enganche

Rango de enganche

```
Frequency Lock 2 f_L = \text{full VCO frequency range}
Range, 2 f_L = f_{\text{max}} - f_{\text{min}}
```

 Se pueden utilizar las siguientes fórmulas para R1, R2 y C (surgen de ajustar las curvas dadas

en la hoja de datos)

$$f \min = \frac{1}{R2(C1 + 32pF)}$$


$$f \max = f \min + \frac{1}{R1(C1 + 32pF)}$$


Rango de Captura / Filtro de lazo

 El rango de captura depende de los componentes del filtro de lazo. Para un filtro de lazo de 1er orden, se calcula mediante la siguiente expresión:

Circuito Divisor

 Se utilizará el integrado CD4018 que es un divisor programable de 1 a 10. En caso de que se quiera dividir por un número impar se coloca un circuito auxiliar.





PLL – Validación del Diseño

 Se debe validar el diseño mediante el armado del circuito en placa universal o protoboard.


 Hay que disponer de un osciloscopio de dos canales, en uno se mide la señal que ingresa al comparador de fase y en otro la señal que sale del VCO.

PLL – Validación del Diseño

 Verificar que las variaciones de la señal externa son seguidas por el PLL.


 Validar que los rangos de enganche y captura sean los correctos

Diseño Final PLL




Multiplicador Analógico

- Objetivo: modular la señal en AM con PS.
- Se utilizó el integrado MC1496 debido a su disponibilidad en el mercado local.




Multiplicador Analógico



Se multiplica a la señal a modular por + 1

Se multiplica a la señal a modular por - 1

Multiplicador Analógico – Circuito de Aplicación



corrientes del par

Diseño Final Multiplicador Analógico

