Instituto Tecnológico de Buenos Aires

22.01 Teoría de Circuitos

Trabajo práctico $N^{\circ}6$

Grupo 3

Mechoulam, Alan	58438
Lambertucci, Guido Enrique	58009
RODRIGUEZ TURCO, Martín Sebastian	56629
LONDERO BONAPARTE, Tomás Guillermo	58150
Galdeman, Agustín	59827

Profesores
Jacoby, Daniel Andrés
Belaustegui Goitia, Carlos
Iribarren, Rodrigo Iñaki

Presentado: 14/11/19

Índice

1.	Osc	ilador de Wien
	1.1.	Introducción
	1.2.	Oscilador Básico de puente de Wien
	1.3.	Elecciones de diseño
	1.4.	JFET
	1.5.	Singularidades
	1.6.	Elección operacional
	1.7.	Simulaciones
	1.8.	Mediciones
	1.9.	Conclusiones
2.	VC	0 1
	2.1.	Introducción
	2.2.	Oscilador controlado por tensión
	2.3.	Eleccion de componentes
	2.4.	Circuito Sumador
	2.5.	Conversion onda triangular a senoidal
	2.6.	Calibración
	2.7.	Resultados Experimentales
		2.7.1. Sumador
		2.7.2. VCO
	2.8.	Conclusión
3.	PLI	$oldsymbol{2}$
	3.1.	PLL: Phase-locked loops
		3.1.1. Introducción
		3.1.2. Diagrama en bloques de un PLL
		3.1.3. Diseño y configuración
		3.1.4. Síntesis de frecuencias
		3.1.5. Diseño
		3.1.6. Demodulación FM con PLL
		3.1.7. Tiempos de establecimiento
		3.1.8. Conclusiones

1. Oscilador de Wien


1.1. Introducción


Con certeza, es posible afirmar que la onda senoidal es una de las formas de onda fundamentales tanto en el sentido matemático, puesto que cualquier otra forma de onda se puede expresar como una combinación de Fourier de ondas senoidales básicas, como en el sentido práctico, debido a que se usa en forma extensiva como señal de prueba, de referencia y como portadora. A pesar de su simplicidad, su generación resulta una tarea demandante si se desea estar cerca de la pureza. Asimismo, los circuitos de amplificadores operacionales que han obtenido mayor prominencia en la generación de ondas senoidales son el oscilador de puente de Wien y el oscilador de cuadratura, de los cuales a continuación se expondrá únicamente el oscialdor de Wien¹.


1.2. Oscilador Básico de puente de Wien.

En el circuito de la Figura (1) se emplea tanto retroalimentación negativa, a través de R_2 y R_1 , como retroalimentación positiva, a través de los circuitos RC en serie y en paralelo. Además, el comportamiento del circuito resulta afectado por la prevalencia de dichas retroalimentaciones. Es necesario que los componentes de los circuitos RC no tengan los mismos valores. Sin embargo, si éstos se igualan, se simplifica el análisis. En la Figura (1a) se puede ver como la configuración no inversora amplifica a V_p en la cantidad dada por la siguiente ecuación

$$A = \frac{V_0}{V_p} = 1 + \frac{R_2}{R_1} \tag{1}$$







(b) Lazo de ganancia T(jf) para el caso $\frac{R_2}{R_1} = 2$.

Figura 1: Oscilador de Wien.

Por simplicidad, se supone un amplificador operacional ideal en el circuito presentado. Luego, se sustituye V_p por el mismo amplificador operacional a través de los dos circuitos RC como:

$$V_p = V_o \frac{Z_p}{Z_p + Z_s} \tag{2}$$

$$Z_p = R//\frac{1}{j2\pi fC}$$

$$Z_s = R + \frac{1}{j2\pi fC}$$
(3)

¹S. Franco, Design with operational amplifiers and analog integrated circuits. New York: McGraw-Hill, 2015.

A partir de estas expresiones se puede despejar.

$$\beta(jf) = \frac{V_p}{V_o} = \frac{1}{3 + j \cdot \left(\frac{f}{f_0} - \frac{f_0}{f}\right)} \tag{4}$$

Donde $f_o = \frac{1}{2\pi RC}$. La ganancia total experimentada por una señal al recorrer el lazo es $T(jf) = A \cdot B$.

$$T(jf) = \frac{1 + \frac{R_2}{R_1}}{3 + j \cdot \left(\frac{f}{f_0} - \frac{f_0}{f}\right)} \tag{5}$$

Esta es una función pasa banda, puesto que se aproxima a cero tanto en frecuencias altas como en bajas. Su valor pico ocurre en f = fo, siendo igual a

$$T(jf) = \frac{1 + \frac{R_2}{R_1}}{3} \tag{6}$$

El hecho de que $T(jf_o)$ sea real indica que una señal de frecuencia f_o experimenta un cambio de fase neto de cero al recorrer el lazo. Dependiendo de la magnitud de $T(jf_o)$, existen tres posibilidades distintas:

1. $T(jf_o) < 1$, esto es, A < 3. Cualquier perturbación de frecuencia f_o surgida en la entrada del amplificador operacional, primero es amplificada por A < 3, y después por $B(jf_o) = \frac{1}{3}$, para una ganancia neta menor de uno. La intuición indica que esta perturbación se reduce cada vez que recorre el lazo hasta que de manera eventual decae hasta cero. Así, es posible establecer que la retroalimentación negativa (a través de R2 y R1) prevalece sobre la retroalimentación positiva (a través de Zs y Zp), lo que resulta en un sistema estable. En consecuencia, los polos del circuito descansan en la mitad izquierda del plano complejo.




Figura 2: $V_0 \implies \frac{R_2}{R_1} < 2$

2. $T(jf_o) > 1$, esto es, A > 3. Ahora la retroalimentación positiva prevalece sobre la negativa, lo cual indica que una perturbación de frecuencia f_o se amplificará en forma regenerativa, ocasionando que el circuito rompa en oscilaciones de magnitud creciente. Así, el circuito es inestable y sus polos se encuentran en la mitad derecha del plano complejo. Como es sabido, las oscilaciones se presentan hasta que se alcancen los límites de saturación del amplificador operacional. Después de eso, cuando se observe a V_o con el osciloscopio, aparece como una onda senoidal recortada.




Figura 3: $V_0 \implies \frac{R_2}{R_1} > 2$

3. $T(jf_o)=1$, o bien A=3. Esta condición se denomina como estabilidad neutral, debido a que las retroalimentaciones se aplican en cantidades iguales. Cualquier perturbación de frecuencia f_o primero es amplificada por 3 y luego por $\frac{1}{3}$, lo cual indica que, una vez iniciada, se sostiene en forma indefinida. Como es sabido, esto corresponde a un par de polo que está justo sobre el eje $j\omega$. Las condiciones $\langle T(jf_0)=0^\circ \text{ y } |T(jfo)|=1$, en conjunto se denominan como el criterio de Barkhausen, para la oscilación en $f=f_o$. La naturaleza pasa banda de T(jf) permite que la oscilación ocurra sola. Además, cualquier intento de oscilación en otras frecuencias se desalienta en forma natural, debido a que ahí $\langle T(jf_0) \neq 0^\circ \text{ y } |T(jf)| < 1$. Con base a lo expresado en (6), la estabilidad neutral se alcanza con

$$\frac{R_2}{R_1} = 2\tag{7}$$

Resulta evidente que, cuando se cumple esta condición, los componentes alrededor del amplificador operacional forman un puente balanceado en $f = f_o$.




Figura 4:
$$V_0 \implies \frac{R_2}{R_1} = 2$$

Finalmente se obtiene la transferencia del circuito:

$$H(s) = \frac{T(s)}{1 - T(s)} \cdot \frac{1}{\beta} \tag{8}$$

En papel, la condición de equilibrio se da sin ningún problema. Por otro lado, en un circuito implementado en la realidad, la dispersión de los componentes hace difícil mantener al puente balanceado de manera exacta. Además, se deben tomar ciertas precauciones, como lo son:

- El inicio en forma espontánea al encender el circuito.
- El hecho de que amplitud se debe mantener por debajo de los límites de saturación del amplificador operacional, así se evita la distorsión excesiva.

Estos objetivos se satisfacen haciendo que la relación $\frac{R_2}{R_1}$ sea dependiente de la amplitud, de manera que en los niveles bajos de señal esta sea sólo un poco mayor que 2 para asegurar que la oscilación inicie, mientras que en los altos sea sólo un poco menor que 2 para limitar la amplitud. Entonces, una vez que la oscilación ha iniciado, esta crece y se estabiliza de forma automática en algún nivel intermedio donde $\frac{R_2}{R_1} = 2$.

La estabilización de la amplitud toma muchas formas, todas las cuales utilizan elementos no lineales para reducir R_2 o incrementar R_1 junto con la amplitud de la señal. Para proporcionar una base intuitiva a esta exposición, se continua usando la función T(jf), pero en un sentido *incremental*, debido a la no linealidad que ahora presenta el circuito. Es así que se prosigue el análisis, utilizando el circuito presentado en la Figura (5).




Figura 5: Circuito Oscilador de Wien con AGC.

Al encenderse el circuito, cuando el capacitor C_3 aún está descargado, el voltaje del gate está cerca de 0 V, lo cual indica una resistencia de canal baja. En efecto, el JFET acorta la resistencia R_1 a la tierra para proporcionar $\frac{R_2}{R_1} > 2$, por lo tanto la oscilación empieza a construirse. Los diodos y el capacitor C_3 forman un pico negativo, cuyo voltaje se vuelve cada vez más negativo conforme crece la oscilación. Lo anterior se reduce en forma gradual la conductividad del JFET reduce, ya que en el límite de corte completo se tiene cuando $\frac{R_2}{R_1} < 2$. Sin embargo, la amplitud se estabiliza en forma automática en algún punto intermedio donde $\frac{R_2}{R_1} = 2$ exactamente. Si el voltaje gate-source correspondiente se denota como $V_{GS(crit)}$, y la amplitud pico de salida como V_{om} , se tiene que $V_{om} = V_{Don} - V_{GS(crit)}$. Por ejemplo, asignando el valor de $V_{GS(crit)} = -4.3 \ V$, se tiene que $V_{om} \approx 4.3 \ V + 0.7 \ V = 5 \ V$. Para este análisis, se utilizó un JFET canal N. Si se quisiera implementar con uno de canal P, basta con invertir los sentidos de ambos diodos para que la tensión del gate sea positiva y el control se hace en los semiciclos positivos.

1.3. Elecciones de diseño

Para las consideraciones de diseño $(f_o=72.5\ kHz)$ que se deben cumplir se eligieron $C=1\ nF$ y $R=2.195\ k\Omega$. La red RC es la que se encarga de controlar la tensión del gate, por lo tanto, también la ganancia del circuito. C_3 se carga cuando los diodos se activan en el hemiciclo negativo, aumentando la tensión del gate, mientras que se descarga en el positivo a través de R_X . Es importante que la constante de tiempo para la carga del capacitor $(\tau=C_3R_X)$ sea mucho mayor al periodo de la señal $(\tau_s\approx 14\mu s)$, para mantener la tensión a la salida. Además, para garantizar lo anteriormente mencionado, se necesita que R_X sea lo suficientemente grande para que el capacitor no se descargue rápido. Por otra parte, el capacitor se tiene que poder descargar frente a variaciones en la tensión de salida para poder ajustar la ganancia. A partir de esto, se selecciona $R_X=1\ M\Omega$ y $C=1\ \mu F$.

1.4. JFET

El transistor a utilizar es el MPF102. El rango de operación es en la zona lineal de este, mientras que la resistencia dinámica r_d , varía en un rango según la tensión del gate. Esta resistencia se encuentra en serie con R_1 , por lo que cuando varía, también lo hará la ganancia del lazo, por lo tanto, se reescribe la relación entre R_1 y R_2 , siendo esta ahora

$$\frac{R_2}{R_1 \pm \Delta r_d} \tag{9}$$

De esta nueva expresión obtiene que $R_2>2R_1$. Es así que se tomó $R_2=100~k\Omega$, mientras que para R_1 se utiliza una resistencia de 43 $k\Omega$ junto a un preset de 10 $k\Omega$ para poder ajustar la ganancia del lazo. Luego, se presentan simulaciones de las curvas características del transistor para distintos valores de tensión de gate.




Figura 6: Curvas características JFET.

1.5. Singularidades

Se realizaron diagramas de polos y ceros, tanto para H(s) como para T(s), en función de la variación de r_d , obteniendo los siguientes gráficos:




Figura 7: Diagramas de polos y ceros.

1.6. Elección operacional

La exactitud y la estabilidad de la oscilación, al igual que la dinámica del amplificador operacional, resultan afectadas por la calidad de los componentes pasivos. Los capacitores y resistores SMD son buenas elecciones para los elementos en el circuito de retroalimentación positiva. En la práctica, con el fin de compensar para las tolerancias de los componentes, los circuitos de puente de Wien, con frecuencia, están equipados con correctores adecuados para el ajuste exacto de f_o , de aquí el uso del preset previamente mencionado sobre una de las R para ajustar dicha frecuencia.

Para evitar los efectos limitantes del slew-rate a una determinada amplitud pico de salida V_{om} , el amplificador operacional debe tener $SR > 2\pi V_{om} f_o$. Una vez que esta condición es cumplida, el factor limitante se convierte en el GBP finito del integrado, cuyo efecto se ve en una reducción de la frecuencia real de la oscilación. Es posible comprobar que, para mantener este cambio dentro del 10 % cuando se utiliza un amplificador operacional de GBP constante, este debe cumplir que $GBP \approx 43 f_o$.

El extremo inferior del rango de frecuencia depende de qué tan grandes puedan hacerse los componentes en el circuito reactivo. Con el uso de amplificadores operacionales de entrada FET para minimizar los errores de corriente de bias a la entrada, el valor de R se puede incrementar fácilmente hasta el rango de decenas de megaohms. Por ejemplo, utilizando $C=l~\mu F$ y $R=15.9~M\Omega$ se obtiene $f_o=0.01~Hz$.

Los amplificadores operacionales considerados son los siguientes:

Amplificador Operacional	GBP [Mhz]	$\mathbf{SR}[\frac{\mathbf{V}}{\mu\mathbf{s}}]$	$\mathbf{Z_{in}}[\Omega]$	$\mathbf{Z_{out}}[\Omega]$	$I_{ ext{bias}}[A]$	$I_{off}[A]$	$V_{\mathrm{off}}[\mathrm{mV}]$	THD
TL082	3	13	1T	-	30p	5p	3	0.003%
LM324	1	0.3	-	-	45	5	2	- -
LM833	10	5	-	37	300n	10n	0.3	0.002%
LF356	2.5	12	1T	-	20p	50p	3	-
LM741	1.5	0.5	2M	75	80n	20n	2	-
NE5534	10	13	100k	0.3	500n	20n	0.5	-

Tabla 1: Comparación de operacionales.

Considerando las restricciones para con el SR y GBP, las mejores opciones que se presentan son los operacionales TL082, LF356 y NE5534, donde este ultimo fue descartado debido a su baja impedancia de entrada, mientras que el LF356 debido a no contar con el dato de distorsión armónica. Finalmente queda el TL082 que es el que fue utilizado.

1.7. Simulaciones

Se simuló el circuito en LTSpice obteniendo el siguiente resultado.




Figura 8: Simulación de la distorsión armónica.

También fue posible observar el transitorio del circuito. Se puede notar como cambia la ganancia del lazo ajustándose finalmente al criterio de Barkhausen.




Figura 9: Respuesta transitoria.

Es así que se obtuvo la distorsión armónica en la simulación Obteniendo los siguientes resultados:

Número de armónico	Frecuencia [Hz]	Componente de Fourier	Componente Normalizada
1	$7.250 \cdot 10^4$	6.245	1
2	$1.450 \cdot 10^{5}$	$6.076 \cdot 10^{-1}$	$9.729 \cdot 10^{-2}$
3	$2.175 \cdot 10^{5}$	$3.477 \cdot 10^{-1}$	$5.567 \cdot 10^{-2}$
4	$2.900 \cdot 10^{5}$	$2.540 \cdot 10^{-1}$	$4.068 \cdot 10^{-2}$
5	$3.625 \cdot 10^{5}$	$2.073 \cdot 10^{-1}$	$3.319 \cdot 10^{-2}$
6	$4.350 \cdot 10^{5}$	$1.635 \cdot 10^{-1}$	$2.618 \cdot 10^{-2}$
7	$5.075 \cdot 10^{5}$	$1.452 \cdot 10^{-1}$	$2.325 \cdot 10^{-2}$
8	$5.080 \cdot 10^5$	$1.308 \cdot 10^{-1}$	$2.094 \cdot 10^{-2}$
9	$6.525\cdot 10^5$	$1.142 \cdot 10^{-1}$	$1.828 \cdot 10^{-2}$

Tabla 2: Valores obtenidos de la simulación de distorsión armónica.

1.8. Mediciones

Finalmente se midió el circuito realizado, obteniendo la frecuencia de oscilación deseada.




Figura 10: Distorsión armónica medida.

Aquí también se observó que el rango de valores de alimentación que puede tener el circuito varía entre V_{max} del opamp y V_p . En en este caso se da que $V_{max} \approx 18~V$. También se midió el transitorio del circuito al comenzar.




Figura 11: Respuesta transitoria medida.

Es notable en la Figura (11) que, dado a la calibración del circuito, este posee una suave transición entre una T(jf) > 1 hacia T(jf) = 1 en caso opuesto a la simulación.

También se observó que la amplitud de la señal depende de la tension de alimentación del amplificador y de la tensión de ruptura del zener. En cuanto al rango de frecuencias en las que puede trabajar, se observó que puede variar entre aproximadamente $65\ kHz$ y $80\ kHz$.

Además, se midió la distorsión armónica del circuito, para lo cual se valió del uso del analizador de espectros. En un principio, se observó la totalidad del espectro.





Figura 12: Espectro de la señal medido.

Luego, se realizó una focalización en la frecuencia fundamental y en el resto de los armónicos. Es importante tener en cuenta que el analizador de espectros no se encuentra calibrado, por lo cual el 0 de la continua, que se observa como el pico central, se encuentra desplazado hacia aproximadamente $38.5\ kHz$, por lo que los picos de la señal se encuentran desplazados.



 ${\bf Figura~13:~Arm\'onicos~medidos.}$

A partir de aquí, se puede calcular la THD bajo la siguiente fórmula:

$$THD = \frac{\sum_{i \neq 0} P_i}{P_0} \tag{10}$$

Al realizar la cuenta se obtiene un $THD \approx 0.5 \%$, el cual es mucho menos al simulado. Esta gran diferencia se le atribuye a la calibración realizada en el circuito con el uso de los presets.

Luego, se midió la tensión de gate una vez alcanzado el transitorio, siendo esta de $V_g \approx -3 V$. Gracias a esta, la resistencia dinámica del transistor se ajuste según la tensión de salida, para permitir la oscilación.

1.9. Conclusiones

Se pudo realizar correctamente un oscilador de Wien, con una distorsión armónica menor al 1%. Este es un circuito simple, que permite generar funciones las cuales, con la introducción de un potenciómetro regulador sobre las resistencias R, puede ser convertirse en un generador de frecuencia variable, a la cual también se le puede variar al amplitud.

2. VCO

2.1. Introducción

Un oscilador es un circuito electrónico capaz de producir una señal oscilante periódica, a menudo sinusoidal o cuadrada. Existen dos tipos de osciladores: los osciladores armónicos y los de relajación. Los primeros producen una señal sinusoidal a la salida y se rigen por el criterio de Barkhausen. En cambio, los osciladores de relajación u osciladores no lineales, producen una señal no sinusoidal, como por ejemplo una triangular, un diente de sierra o un tren de pulsos. Basicamente consisten de dos partes: un elemento que almacena energía (por lo general un capacitor) y un dispositivo de switching no lineal, ambos conectados por algún tipo de realimentación. El dispositivo switching se encarga de cargar y descargar el capacitor periódicamente, ocasionando cambios abruptos en la salida del circuito.

2.2. Oscilador controlado por tensión

Un tipo especial de osciladores de relajación son los VCO u osciladores controlados por voltaje, por sus siglas en inglés. La función principal de los mismos es la de convertir una señal DC de entrada a una frecuencia de señal a la salida, por lo general sinusoidal o triangular. Al ser un tipo de osciladores los VCOs poseen dos partes, una activa que actúa como amplificador y una red de retroalimentación que provee retroalimentación positiva al sistema. Esta red de retroalimentación contiene por lo general un elemento de reactancia variable, el cuál controla la frecuencia de salida del circuito. Los VCOs poseen infinidad de aplicaciones, entre ellas son componentes fundamentales de los circuitos amarradores de fase (PLL), sirven de sintetizadores de frecuencia controlables, son usados también como entrada de frecuencia de la portadora para moduladores, etc.

Existen dos parámetros que definen el funcionamiento correcto de un VCO: la distorisón armónica y el jitter o fluctuación del retardo. La distorsión armónica es una medida de cuanto se distorsiona o cambia la forma de una onda de su forma convencional debido a los diferentes componentes en frecuencia de la misma. Por otro lado, se define al jitter como la desviación en la periodicidad de una señal, con respecto a una referencia fija.

En la siguiente figura puede verse un diagram del circuito implementado:




Figura 14: VCO implementado

Como se mencionó anteriormente el circuito consta de dos partes que logran tener una señal triangular a la salida con frecuencia dependiente de la tensión V_{in} . Más precisamente, la frecuencia final de la señal de salida se comportará de la siguiente manera:

$$f_0 = kV_{in} \qquad V_{in} > 0 \tag{11}$$

donde k es la sensibilidad del VCO en Hertz por Volt.

El primer amplificador operacional se comporta como convertidor V-I y obliga al capacitor a conducir una corriente linealmente proporcional a V_{in} . Pero para conseguir una onda triangular a la salida, el capacitor debe cargarse y descargarse y, por ende, alternar entre polaridades opuestas. Dicha polaridad se controla mediante el transistor MOSFET tipo n que esta actuando de interruptor en este circuito. Si el transistor conduce por al resistencia R circula una corriente igual a $\frac{V_{in}}{2R}$, pero solo la mitad de esta corriente es suministrada por la resistencia 2R, por ende, la mitad restante la entrega el capacitor. En el caso que el transistor este apagado y no conduzca, toda la corriente que llega al terminal no inversor debe fluir por el capacitor pero con sentido contrario al anterior.

A partir de la ecuación fundamental de carga y descarga del capacitor:

$$\Delta t = \frac{C}{I} \Delta v \tag{12}$$

y teniendo en cuenta la corriente que circula por el mismo se llega a la siguiente expresión que caracteriza la salida del primer amplificador operacional:

$$V_{TR} = \frac{V_{in}}{2} + V_C = \frac{V_{in}}{2} (1 \pm \frac{\Delta t}{2RC})$$
 (13)

Entonces los cambios en la tensión de salida V_{TR} vienen dados por:

$$\Delta V_{TR} = V_{in} \frac{\Delta t}{4RC} \tag{14}$$

Por otro lado, el segundo op-amp forma un Schmidtt trigger el cual controla la tension en la base del transistor y por consiguiente, la pendiente de la rampa. La salida del Schmidtt trigger cumple $V_{out} = A_{vol}(V^+ - V^-)$, limitada por la saturación del operacional. Dada esta ecuación el comparador tiene dos estados posibles:

- Con $V^+ > V_{TR} V_{SQ}$ adopta el valor $+V_{SAT}$ y luego V^+ será un valor menor a V_{SAT} que dependerá del valor de la resistencias de realimentación, este estado se define como V_{TH} (trigger high).
- Con $V^+ < V_{TR} V_{SQ}$ adopta el valor $-V_{SAT}$ y ocurre lo mismo que en el caso anterior con V^+ , este estado será definido como V_{TL} (trigger low).

En consecuencia, la rampa cambiará de pendiente positiva negativa cuando $V_{TR} = V_{TH}$ y de pendiente negativa a positiva cuando $V_{TR} = VTL$. Si se reemplaza ΔV_{TR} por $V_{TH} - V_{TL}$ y Δt por $\frac{1}{2f_0}$ en la ecuación 13:

$$f_0 = \frac{V_{in}}{8RC(V_{TH} - V_{TL})} \tag{15}$$

consiguiéndose así una frecuencia variable dependiente de la tensión de entrada.

El diseño anterior funciona como VCO pero posee dos complicaciones:

En primer lugar, cuando la señal de entrada es nula la salida también. Por ende, debe agregarse una etapa que logre una tensión de 1 Volt cuando la entrada sea nula, y de 10 Volt cuando sea igual a 5, ya que así se obtiene una relación 1:1 tensión-frecuencia.

En segundo lugar, el VCO diseñado es un oscilador de relajación, es decir, con salida no sinusoidal, por ende debe efectuarse una conversión triangular-sinusoidal a la salida del primer opamp.

2.3. Eleccion de componentes

Los primeros Componentes a tener en cuenta son el capacitor y las resistencias del primer opamp. Deben elegirse dos valores respetandose la tensión máxima de saturación del Schmidtt trigger $V_{TH} - V_{TL}$, la cual rondará los 13 Volt. Se hizo la resistencia de realimentación del comparador variable ya que así puede calibrarse la tensión de disparo para los valores de resistencias y capacitor elegidos. Con un capacitor de 10nF y resistencias de $1.5k\Omega$ para una tensión de entrada de 1 Volt debe ser igual a 1kHz:

$$1000 = \frac{1}{8 \cdot 1500 \cdot 10^{-8} \cdot (V_{TH} - V_{TL})} \Rightarrow (V_{TH} - V_{TL}) = 8.33 \ Volt$$
 (16)

Por ende se esta dentro del rango de tensiones adecuado.

El operacional usado es el TL084, contiene los 4 opamps necesarios para el diseño y posee características deseadas como alto slew-rate $(13\frac{V}{s})$, baja corriente de bias (30pA) y baja distorsión armónica (menor al 0.0003%).

2.4. Circuito Sumador

El circuito deseado debe cumplir la siguiente ecuación de la recta:

$$V_{out} = \frac{9}{5}V_{in} + 1\tag{17}$$

Lo natural es utilizar con este propósito un circuito sumador no inversor:




Figura 15: Sumador no Inversor

Si se usa el teorema de superposición se llega a la siguiente ecuación para la tension de salida:

$$V_{out} = \left(\frac{1 + \frac{R_3}{R_4}}{R_1 + R_2}\right) \cdot \left(R_1 \cdot V_{in} + R_2 \cdot 15\right) \tag{18}$$

Si se iguala coeficiente a coeficiente la expresión anterior con 17 se llega a la siguiente relación entre resistencias:

$$1 + \frac{R_3}{R_4} = \frac{9}{5} \cdot (1 + \frac{R_2}{R_1}) = \frac{1}{15} \cdot (1 + \frac{R_1}{R_2}) \tag{19}$$

Despejando de la segunda igualdad se llega a la siguiente relación entre R_1 y R_2 :

$$R_1 = 27R_2 (20)$$

si luego se despeja la primera igualdad:

$$13R_4 = 15R_3 \tag{21}$$

Los siguientes valores comerciales cumplen a la perfección ambas igualdades:

- $\blacksquare R_1 = 1k\Omega$
- $R_2 = 27k\Omega$
- $R_3 = 1.3k\Omega$
- $R_4 = 1.5k\Omega$

2.5. Conversion onda triangular a senoidal

Existen diversor métodos para transformar una señal triangular a senoidal, en este caso se optó por la utilización de un par diferencial, ya que si se hubiera utilizado algún tipo de filtro la respuesta en frecuencia podría afectar la transformación.




Figura 16: Conversor triangular-sinusoidal

El preset en la salida del opamp controla la ganancia del circuito asegurando la amplitud adecuada a la salida. El funcionamiento de esta etapa consiste en aprovechar las alinealidades de los transistores para conseguir una señal senoidal a partir de una triangular:




Figura 17: Transferencias etapa de conversion

Cuando se aplica una onda triangular de amplitud apropiada la transferencia del par diferencial redondea y achata las curvas de salida de la señal. Los dos resistores variables sirven para controlar la transferencia con tal de lograr una mejor forma en la onda.

2.6. Calibración

En total, el circuito posee 4 potenciómetros que deben ajustarse para calibrar correctamente el VCO:

- La resistencia de realimentación del Schmitt trigger debe ajustarse para lograr el nivel de tension deseado, dados los componentes elegidos. Para eso se ponen 0 Volts a la entrada y se ajusta el preset hasta lograr una señal de 1kHz.
- El preset entre los emisores de los trasnsitores en el par diferencial debe ajustarse para lograr mejor simetría en la onda senoidal.

- El preset a la entrada del conversor se ajusta para suavizar la triangular y lograr una onda senoidal.
- El preset a la salida del sistema se ajusta para lograr una señal de 1 Volt de amplitud.

2.7. Resultados Experimentales

2.7.1. Sumador

En un principio se analizó como se comporta la etapa de transformación lineal del circuito. Para eso se lo estimuló con una señal continua de 0 a 5 Volts. En la siguiente imagen se muestra la transferencia de la etapa de transformación lineal, los puntos azules son los datos medidos mientras que la recta naranja representa la ecuación ideal:




Figura 18: Transferencia primera etapa

El circuito cumple bien con la ecuación de la recta teórica a excepción del inicio, donde comienza aproximadamente 100 mV por encima del valor requerido.

2.7.2. VCO

Para Probar el VCO se lo estimuló nuevamente con una señal continua en el rango 0-5 Volts, y en el modo estadítico del osciloscopio se esperaron al menos 2500 mediciones para tener un valor representativo de la desviación estándar de las mediciones.

Vin (V)	Media (kHz)	Mínima (kHz)	Máxima (kHz)	Desviación Estándar (kHz)
0	1.12	1.11	1.14	$3X10^{-3}$
1	3.27	3.26	3.29	$8X10^{-3}$
2	5.26	5.25	5.27	$9X10^{-3}$
3	7.18	7.14	7.19	$1.1X10^{-2}$
4	9.01	8.97	9.05	$1.4X10^{-2}$
5	10.4	10.39	10.81	$1.9X10^{-2}$

Tabla 3: Jitter etapa de conversion

Salta a la vista que el valor de la desviación es varios ordenes de magnitud más pequeño que la media, entonces se habla de una baja dispersión de los datos, lo que significa una señal con bajo jitter. Además se ve que tanto la

frecuencia a 0 Volts como la frecuencia a 5 Volts son mayores a las calculadas. A pesar de lo anterior, se cumple la relación lineal deseada entre la tensión de entrada y la frecuencia de salida del circuito.

Por último se procedió a medir la distorsión armónica de la señal de salida con la función FFT del osciloscopio para corroborar que la forma sea la adecuada:

Frecuencia fundamental (kHz)	THD (%)
1.1	0.51
3.3	0.72
5.29	1.442
7.2	1.128
9	1.376
10.8	1.446

Tabla 4: Distorsion armónica

En todos los casos la distorsión fue menor al $1,5\,\%$ pero se ve que es creciente respecto a la frecuencia. Si se calibrara el circuito para trabajar en cada frecuencia en específico, en vez de hacerlo una vez al principio se lograrían resultados mejores. En la siguiente imagen se observa la señal de salida, en los máximos y mínimos se ve una distorsion en la onda que ocaciona un aumento del THD:




Figura 19: Señal de salida

2.8. Conclusión

En el presente ejercicio de logró diseñar e implementar un oscilador controlado por tensión para una entrada de 0 a 5 Volts y una frecuencia de salida de 1 a 10kHZ. Aunque los valores de tensiones y frecuencias no son exactamente los pedidos, están en el rango de error de calibración y tolerancia de los componentes. Se logró un THD menor al 1.5 % para todas las frecuencias, y un jitter relativamente bajo. No obstante, existen varias mejoras aplicables:

- Podría utilizarse un transistor tipo CMOS como switch en lugar de un BJT para lograr una menor distorsión y un tiempo switch más rápido.
- Para eliminar los armónicos en alta frecuencia puede agregarse algún tipo de filtro pasabajos.
- Por último, agregar un filtro pasabanda con el Q adecuado puede ser una posibilidad para reducir el jitter en la señal.

3. PLL

3.1. PLL: Phase-locked loops

3.1.1. Introducción

Los circuitos **PLL** fueron introducidos a en el año 1960. Sin embargo, su concepto ya había sido probado 30 años atrás pero las limitaciones tecnológicas de la época. Son utilizados en diversas aplicaciones en el área de RF. Se emplean para demodular FM y FSK, acondicionamiento de señales y síntesis de frecuencias. En este trabajo nos dedicaremos a analizar como utilizar un PLL para demodular una señal de FM y a sintetizar una señal cuya frecuencia sea múltiplo de otra. Además estudiaremos el comportamiento del circuito bajo diferentes condiciones.

3.1.2. Diagrama en bloques de un PLL

El PLL consiste de 3 bloques fundamentales:

- 1. Comparador \hookrightarrow Brinda una señal de error
- 2. Filtro pasa bajos (LPF) \hookrightarrow Promedia la señal de error
- 3. VCO (voltage controlled oscilator) \hookrightarrow Oscilación controlada por la señal de error




Figura 20: Diagrama en bloques de un PLL

El comparador emite una señal de error proporcional a la diferencia de frecuencia con respecto a la señal de entrada. De no haber entrada (es decir tensión nula) el VCO operara a la frecuencia central ya configurada. La señal de error $V_e(t)$ es filtrada para asegurar que el VCO reciba una señal continua en su entrada. La configuración de retroalimentación busca minimizar la tensión de error. Para esto el VCO ajustara su frecuencia de operación. Por ejemplo, supongamos que la frecuencia central del VCO es 1Khz y nuestra entrada opera a 2Khz. En este caso la señal de error proporcional a dicha diferencia forzara al VCO a aumentar su frecuencia de oscilación. Cuando nuestra

frecuencia de entrada se aproxima a la frecuencia de central del VCO se dice que entra al Rango de captura o enganche. Al entrar en esta zona y por efecto del circuito de retroalimentación, el VCO sincroniza su frecuencia de oscilación con aquella en la entrada del PLL.




Figura 21: Rango de bloqueo(enganche) y captura

Como podemos observar en la figura 21. Existe la ya antes mencionada **zona de captura**. Una señal que se encuentre en este rango de frecuencias forzara al PLL a sincronizar la frecuencia de oscilación de su VCO interno con la frecuencia de la señal entrante. U na vez dentro de esta zona es posible utilizar el PLL dentro de la llamada **zona de bloqueo**. En esta zona el PLL mantendrá la frecuencia de oscilación sincronizada. Notemos que el rango de bloqueo es más grande que el rango de captura.

3.1.3. Diseño y configuración

El circuito integrado CD4046 puede ser configurado de varias maneras dependiendo de su finalidad. En la figura 22 podemos ver los componentes internos del integrado.




Figura 22: Configuraciones del CD4046

En nuestro caso, nos es de interés configurar el PLL de tal forma de obtener un rango de bloque que comience en los 4.5KHz y termine a los 96KHz. Además deseamos poder observar el efecto del rango de captura por lo que este se configurara para capturar frecuencias en un rango de captura dentro del rango de bloque.



Figura 23: PLL en funcionamiento siguiendo la frecuencia de la señal de input




Figura 24: PLL desenganchado en la cota superior. En violeta la señal de input, en amarillo la oscilación del VCO no enganchado




Figura 25: PLL desenganchado en la cota inferior. En violeta la señal de input, en amarillo la oscilación del VCO no enganchado

Para alcanzar esta configuración se hizo referencia a la hoja de datos (ver adjunto) de Texas Instruments. ². En la misma se hace referencia a 4 configuraciones posibles de la cuales solo 1 de ellas nos permite regular el rango de captura de la señal entrante. Las demás establecen un rango de captura de igual ancho que el rango de bloqueo.

3.1.4. Síntesis de frecuencias

Los circuitos PLL son utilizados para la síntesis de frecuencias. Esto es de gran utilidad a la hora de construir sintonizadores de radio dado que por ejemplo las emisoras de AM cuentan con un ancho de banda finito y disponible (hay 10KHz entre emisoras). Entonces, resulta conveniente un dispositivo que, a partir de una frecuencia de referencia, genere osciladores locales ajustados a la frecuencia de las emisoras para poder captarlas. Esto tiene la ventaja de necesitar un solo oscilador de referencia para sintetizar frecuencias de forma fiable. Para poder elevar la frecuencia de nuestro sistema primero debemos generar un divisor de frecuencias. A primera vista esto parece ir en contra de nuestro objetivo, aumentarla, sin embargo colocar un divisor de frecuencia entre la salida del VCO y la entrada del comparador en uso forzara al sistema a generar una señal de mayor frecuencia aún dado que el comparador generara un tren de pulsos con mayor contenido de energía que, luego de pasar por el LPF, proporcionara al VCO una señal que lo conducirá a incrementar su frecuencia de oscilación.

 $^{^2}$ Durante el desarrollo de este trabajo se encontraron discrepancias en las formulas provistas por los diversos fabricantes. No obstante, coincidían en los circuitos de aplicación planteados




Figura 26: La frecuencia sintetizada (azul) es 4 veces mayor que su referencia de 16KHz (amarillo)

3.1.5. Diseño

Una de las formas más sencillas de generar un divisor de frecuencia es mediante el uso de dispositivos tipo Flip-Flop en cascada. Sin embargo cuentan con la desventaja de solo poder dividir frecuencias mediante potencias de 2. Se decidió utilizar un contador CD-4017 con el fin de dividir la frecuencia de la señal de entrada hasta 10 veces. No obstante, este circuito integrado, solo es capaz de contar y emitir flancos cada vez que incrementa en 1 su contador. Por lo tanto debimos emplear un CD-4013 que nos provee Flip-Flops tipo D con el fin de obtener una señal con Duty-Cycle del 50 %. Debemos tener en cuenta los Flip-Flops son utilizados como divisores de clock en aplicaciones de electrónica digital. Por lo tanto obtendremos una señal con un periodo 2N con N siendo la división de frecuencia que realiza el contador) mayor que el de la oscilación de referencia. Otra alternativa al uso del Flip-Flop, y conservando al posibiliadad de dividir frecuencias por números no pares, es utilizar el comparador número de 2. Este comparador tiene la particularidad de operar sobre los flancos positivos de la señal de entrada. Por lo tanto, es posible acoplar la salida del contador directamente hacia la entrada del comparador II.

Para finalizar con esta sección, cabe destacar que al utilizar un contador como medio principal de divisor de frecuencia, es posible variar N mediante conexiones sencillas entre las terminales del mismo.




Figura 27: Diagrama en bloques del sintetizador de frecuencias




Figura 28: Multiplicación de frecuencia en 12 veces

3.1.6. Demodulación FM con PLL

Una señal modulada en frecuencia se caracteriza por mostrar cambios en su frecuencia a lo largo del tiempo. En estos cambios es donde se aloja la información que se desea transmitir, llamada moduladora.




Figura 29: Modulación en frecuencia

Luego la señal modulada es transmitida hacia el pin de entrada del PLL. Es importante tener en cuenta que la frecuencia de la señal modulada debe mantenerse dentro de los limites de operación, es decir no desengancharse ni tener frecuencias mayores a las que el VCO puede proveer.

Una vez recibida sera comparada con la oscilación libre del VCO. El comparador emitirá una señal de error con una energía proporcional a la diferencia en frecuencia. Es por es que aquellas zonas donde la frecuencia de la señal modulada es más alta, más energía aportara a la entrada del VCO.




Figura 30: Demodulación FM

Como se puede apreciar en la figura 30, aquellas zonas dónde la frecuencia es mayor aportan mayor energía a la señal de error. Luego de ser filtrada por un filtro pasabajos obtenemos la señal demodulada.




Figura 31: Demodulación FM




Figura 32: Demodulación FM



Figura 33: Demodulación de onda triangular FM. Notese como la rama de subida de la triangular coincide con la zona de mayor densidad en la señal amarilla(entrada)

3.1.7. Tiempos de establecimiento

Filtro RC




Figura 34: Salto de frecuencia

Filtro RC compensado




Figura 35: Salto de frecuencia

3.1.8. Conclusiones

El integrado CD-4046 demostró ser un circuito integrado muy versátil. Para maximizar la eficacia del diseño es conveniente comenzar por la calibración del VCO para luego trabajar con el LPF del lazo de realimentación. Es de suma importancia saber la antigüedad de los componentes en el mercado dado que la sobrecarga de datos puede llevar al usuario a utilizar información errónea.