



Universidad Nacional de Rosario
Facultad de Ciencias Exactas, Ingeniería y Agrimensura
Ingeniería Electrónica

Anteproyecto

Generador de Funciones Arbitrarias basado en DDS

Estudiante:

Agustín Zuliani, Legajo: Z-1183/5

Director:

Daniel Márquez

Carrera:

Ingeniería Electrónica

Asignatura / Proyecto:

Proyecto 1



Índice

1. Introducción	2
1.1. Síntesis Digital Directa	2
2. Propuesta de proyecto	4
2.1. Identificación del Mercado	5
2.1.1. UNIT-T Utg962e 60 Mhz:	5
2.1.2. OWON DGE2035:	6
2.1.3. Generador DDS FeelElec FY6900-20M (20 MHz):	7
3. Características del equipo	9
3.1. Especificaciones alimentación	9
3.2. Especificaciones de forma de onda	9
4. Implementación	10
4.1. Hardware	10
4.2. Diagrama en bloques de la placa de control	11
4.3. Diagrama en bloques de la placa de alimentación	13
4.4. Firmware	13
4.4.1. Programación orientada a Objetos	14
4.4.2. Diagrama en bloques del Firmware	14
5. Metodología de ensayo y validación	16
5.1. Instrumental y condiciones de medición	16
5.2. Ensayos funcionales	16
5.3. Ensayos de tipo de señal, frecuencia, amplitud y offset	17
5.3.1. Ensayo de frecuencia	17
5.3.2. Ensayo de amplitud	17
5.3.3. Ensayo de offset	18
5.3.4. Ensayo de planitud	18
5.3.5. Ensayos específicos	19



1 Introducción

Un generador de funciones es un dispositivo que se encarga de producir diversas formas de onda, de acuerdo a un conjunto de parámetros establecidos previamente. Se tienen dos tipos: aquellos que únicamente permiten generar señales **convencionales** (senoidal, cuadrada y triangular) y otros, denominados **AWG** (Arbitrary Waveform Generator) que, como su nombre lo indica, permiten generar formas de onda **arbitrarias**. Dentro de las soluciones comerciales que existen actualmente, la gran mayoría optan por realizar un producto enfocado a este último tipo. Existen diversas formas de implementarse que se dividen en generadores que utilizan como núcleo principal un integrado DDS específico y otros que utilizan FPGAs. En el caso de los generadores implementados mediante **FPGA**, la arquitectura interna reproduce conceptualmente el funcionamiento de un **DDS** (Direct Digital Synthesis), integrando bloques como acumuladores de fase, memoria para almacenamiento de muestras y lógica de control. Sin embargo, a diferencia de los dispositivos DDS dedicados, la conversión digital–analógica debe realizarse mediante un **DAC** externo de alta velocidad, lo que incrementa la complejidad del sistema y el número de componentes requeridos.

Si bien el uso de FPGA ofrece una elevada flexibilidad y permite alcanzar frecuencias de salida superiores, esta solución implica un mayor esfuerzo de diseño tanto a nivel de hardware como de firmware, además de requerir un cuidadoso tratamiento del reloj, la integridad de señal y la sincronización entre bloques. Estas características hacen que las soluciones basadas en FPGA resulten especialmente adecuadas para aplicaciones de muy altas prestaciones o diseños altamente específicos.

En el contexto del presente proyecto, orientado al desarrollo de un generador de funciones/arbitrario compacto, de bajo costo y con alta estabilidad en frecuencia y fase, la utilización de un DDS dedicado resulta una solución más adecuada. Este enfoque permite integrar en un único circuito las funciones críticas de generación de señal, reduciendo la complejidad del sistema, el tiempo de desarrollo y los riesgos asociados al diseño, sin comprometer las prestaciones necesarias para aplicaciones de laboratorio e industriales.

1.1 Síntesis Digital Directa

La síntesis digital directa (DDS) es un método para producir una forma de onda analógica, generalmente una onda sinusoidal, mediante la generación de una señal digital variable en el tiempo y la posterior conversión de digital a analógico. Dado que las operaciones de un dispositivo DDS son principalmente digitales, este ofrece una rápida conmutación en-

tre frecuencias de salida, una excelente resolución de frecuencia y un amplio espectro de frecuencias.

La generación de formas de onda de diversas frecuencias y perfiles de manera precisa, se ha convertido en un requisito clave en diversas industrias. Por ejemplo en la generación de fuentes ágiles de frecuencias variable con bajo ruido de fase y buen rendimiento de espurias en el área de la comunicaciones, equipos de prueba industriales o biomédicos, en lo cual la compacidad y bajo coste son consideraciones de diseño importantes.

Para la generación de frecuencias existen diversas técnicas basadas en lazos de enganche de fase (PLL), hasta la programación dinámica de salidas de convertidores de digital a analógicos (DAC) para generar formas de onda arbitrarias a frecuencias bajas. Sin embargo la generación mediante la técnica de DDS gana mayor aceptación dado que los dispositivos permiten integrar en un solo chip todas las características necesarias para la generación de formas de onda de salida analógicas programables de manera sencilla, con alta resolución y precisión. Logrando que sean aptas para la mayoría de las aplicaciones industriales.

Un ejemplo de un dispositivo DDS es el **AD9833** que funciona a 5.5V con una frecuencia de reloj de 25 MHz, consumiendo una potencia máxima de 30 mW. Una imagen ilustrativa del dispositivo se presenta a continuación.




Figura 1: El AD9833 es un generador de forma de onda de un solo chip.

Una de las principales ventajas de este tipo de dispositivo es que solo necesitan un reloj externo para generar onda sinusoidales simples y además se programan mediante una interfaz periférica serial (SPI) de alta velocidad, la cual es bastante común en los integrados actuales. Además presentan bajo consumo, bajo coste y encapsulado compacto lo que lo hacen ideal para aplicaciones en donde la potencia máxima y el tamaño son elementos claves a la hora de diseñar.

4

2.1 Identificación del Mercado

2.1.1 UNIT-T Utg962e 60 Mhz:

Se trata de un generador de funciones arbitrario de 60 MHz. Posee algunas características que se destacan a continuación:

- ⚙ **Canales:** 2
- ⚙ **Frecuencia máxima:** 60 MHz
- ⚙ **Tasa de muestreo (Sampling rate):** 200 MS/s
- ⚙ **Resolución vertical:** 14 bits
- ⚙ **Formas de onda:** Senoidal, cuadrada, pulso, rampa, ruido, DC y arbitraria
- ⚙ **Modos de barrido (Sweep):** Logarítmico y lineal
- ⚙ **Características de frecuencia:**
 - Senoidal: 1 μ Hz – 60 MHz
 - Cuadrada: 1 μ Hz – 20 MHz
 - Rampa: 1 μ Hz – 400 kHz
 - Pulso: 1 μ Hz – 20 MHz
 - Arbitraria: 1 μ Hz – 10 MHz
 - Resolución en frecuencia: 1 μ Hz
- ⚙ **Características de salida:**
 - Impedancia: 50 Ω / High Z
 - Rango de amplitud: 1 mVpp – 10 Vpp (a 50 Ω); 2 mVpp – 20 Vpp (High Z)
 - Rango de offset DC (AC+DC): ± 5 V (a 50 Ω); ± 10 V (High Z)
 - Resolución de amplitud: 1 mV
- ⚙ **Alimentación:** 100–240 VAC, 50/60 Hz
- ⚙ **Display:** 4.3” TFT LCD (480×272)




Figura 3: Imagen ilustrativa del Generador de Funciones Arbitrarias de UNIT-T.

2.1.2 OWON DGE2035:

Generador de funciones/arbitrario de **2 canales** con frecuencia máxima de **35 MHz**. Sus características principales son:

- ⚙️ **Canales:** 2
- ⚙️ **Frecuencia máxima (salida):** 35 MHz
- ⚙️ **Tasa de muestreo (Sampling rate):** 125 MSa/s
- ⚙️ **Resolución vertical:** 14 bits
- ⚙️ **Longitud de forma arbitraria:** hasta 8K puntos
- ⚙️ **Formas de onda:** senoidal, cuadrada, pulso, rampa y ruido; además incluye **150** formas arbitrarias predefinidas y permite forma arbitraria definida por el usuario
- ⚙️ **Características de frecuencia (resolución en frecuencia: 1 μ Hz):**
 - Senoidal: 1 μ Hz – 35 MHz
 - Cuadrada: 1 μ Hz – 15 MHz
 - Pulso: 1 μ Hz – 15 MHz
 - Rampa: 1 μ Hz – 1 MHz
 - Arbitraria: 1 μ Hz – 10 MHz
- ⚙️ **Modulación:** AM, FM, PM, FSK, Sweep y Burst
- ⚙️ **Interfaz/Control:** USB Host; compatible con SCPI y LabVIEW

⚙️ **Display:** TFT 3.6” (480×272)



Figura 4: Generador de Funciones Arbitrarias de la marca OWON.

2.1.3 Generador DDS FeelElec FY6900-20M (20 MHz):

Generador de funciones/arbitrario de dos canales basado en DDS. Especificaciones principales:

- ⚙️ **Canales:** 2
- ⚙️ **Tecnología:** DDS (Direct Digital Synthesizer)
- ⚙️ **Tasa de muestreo (Sampling rate):** 250 MSa/s
- ⚙️ **Resolución vertical:** 14 bits
- ⚙️ **Longitud de forma arbitraria:** 8192 puntos (8K) × 14 bits
- ⚙️ **Resolución mínima de frecuencia:** 1 μ Hz
- ⚙️ **Rangos de frecuencia (modelo 20 MHz):**
 - Senoidal: 0–20 MHz
 - Cuadrada: 0–15 MHz
 - Triangular / Rampa: 0–10 MHz
 - Pulso: 0–10 MHz (ancho mínimo de pulso: 20 ns)
 - Arbitraria: 0–10 MHz
- ⚙️ **Formas de onda:** Seno, cuadrada, rectangular (duty ajustable), pulso, triangular/-rampa, diente de sierra, DC, ruido, ECG, y formas arbitrarias (predefinidas y definidas por el usuario)

⚙️ Salida:

- Impedancia de salida: $50\ \Omega$ (típica, $\pm 10\ \%$)
- Resolución de amplitud: 1 mV
- Rango de amplitud (V_{pp}) según frecuencia:
 - ⚙️ $f \leq 5\ \text{MHz}$: 1 mV_{pp} – 24 V_{pp}
 - ⚙️ $5\ \text{MHz} < f \leq 10\ \text{MHz}$: 1 mV_{pp} – 20 V_{pp}
 - ⚙️ $10\ \text{MHz} < f \leq 20\ \text{MHz}$: 1 mV_{pp} – 10 V_{pp}
 - ⚙️ $f > 20\ \text{MHz}$: 1 mV_{pp} – 5 V_{pp}

⚙️ Offset DC:

- Rango: $\pm 12\ \text{V}$ (hasta 20 MHz), $\pm 2,5\ \text{V}$ (por encima de 20 MHz)
- Resolución: 1 mV

⚙️ Fase: 0–359.99° (resolución: 0.01°)

⚙️ Duty cycle (rectangular): 0.01 %–99.99 % (resolución: 0.01 %)

⚙️ Modulación: AM, FM, PM, ASK, FSK, PSK

⚙️ Sweep: lineal y logarítmico (frecuencia, amplitud, offset y duty)



Figura 5: Generador de Funciones de marca FeelElec.



3 Características del equipo

Como vimos en la sección anterior cada equipo/instrumento presentado tiene un conjunto de características que permiten definir su *calidad, precio, prestaciones, etc.* No es lo mismo comprar un dispositivo OWON o Unit-T que son marcas reconocidas, que comprar un dispositivo chino como es el FeelElect FY6900. La gran diferencia de estos equipos radica en que las especificaciones mencionadas se cumplen a raja tabla para todo el rango mostrado. Ej: el generador de funciones chino FY6900 si bien dice llegar a 20 MHz no lo hace con la amplitud máxima mencionada de 24 Vpp, sino que diversos reviews del equipo mencionan que solo llega a 600 mVpp a 20 MHz. Esto mismo no suele suceder con equipos que son mas prestigiosos. Dado que el presente proyecto consiste en la implementación de un equipo como estos, también deben darse un conjunto de características que le permitan al propio usuario/comprador compararlo con los existentes en el mercado presente. Por esto mismo se presenta a continuación las especificaciones que a priori queremos obtener en nuestro instrumento, dividiéndolas entre **especificaciones de alimentación** y **especificaciones de forma de onda**.

3.1 Especificaciones alimentación

La alimentación es una parte importante del equipo, dado que nos permite obtener los rieles de tensiones necesarios para que pueda funcionar de manera adecuada las diferentes etapas de control y acondicionamiento. Por esto mismo es necesario definir una serie de especificaciones que nos permitan evaluar bajo que condiciones puede funcionar.

⚙ $V_{ac} = 85 \text{ a } 265 \text{ Vrms}$ (alimentación universal).

⚙ $I_{inmax} = 2 \text{ A.}$

3.2 Especificaciones de forma de onda

Con el fin de poder evaluar el equipo que se quiere llegar a obtener definimos una serie de especificaciones de salidas que nos permitan caracterizar al propio instrumento para luego compararlo con los resultados obtenidos y ver si estos fueron cumplidos.

⚙ **Tensión de pico a pico máxima:** $V_{pp} = 20 \text{ Vpp}$ en High-Z y $V_{pp} = 10 \text{ Vpp}$ en 50Ω .

⚙ **Tensión de pico máxima:** $V_p = 15 \text{ V}$ en High-Z y $V_p = 7.5 \text{ V}$ en 50Ω .

⚙ **Corriente máxima permitida a la salida:** $I_{omax} = \pm 620 \text{ mA.}$

- ⚙️ **Frecuencia máxima de salida:** $f_{max} \simeq 15$ MHz-Senoidal, 10 MHz-Cuadrada/Triangular, 10 Mhz-Arbitraria (16 muestras por ciclo).
- ⚙️ **Frecuencia de muestreo máxima:** 180 MSa/S.
- ⚙️ **Impedancia de salida:** Z_o de 50 Ω .



4 Implementación

En este apartado se menciona cual va a ser la forma/estrategia de implementación para poder realizar el proyecto/dispositivo. Con esto cualquier persona/integrante del equipo es capaz de tener una mirada general de la forma en la que se debe llevar a cabo el trabajo. Se divide a grandes rasgos en dos partes **Hardware** y **Firmware**.

4.1 Hardware

Para comenzar con la descripción del propio hardware presentamos a continuación los diagramas de bloques del mismo, con el fin de poder tener una mirada mas global de lo que debe realizarse en el dispositivo final para lograr las especificaciones propuestas anteriormente. Se presentan el DB de la **Placa de Control** y la **Placa de Alimentación** que son las mas importantes.




Figura 6: Diagrama en bloques del Hardware del Generador de Funciones Arbitrarias de la Placa de Control.




Figura 7: Diagrama en bloques de la Placa de Alimentación.

Se procede a continuación con la explicación detallada de cada diagrama en bloques, comenzando desde la placa de control hasta la placa de alimentación.

4.2 Diagrama en bloques de la placa de control

AD9102 (DDS): Este integrado es el núcleo principal de generación de formas de onda. Para utilizarlo es necesario tener un reloj con una frecuencia máxima permitida de 180 MHz. Como puede observarse en la imagen, ingresan además la comunicación **SPI**, necesaria para poder programar el integrado y un valor de **tensión de referencia**, utilizado para la generación de la señal. Como salida este integrado es capaz de producir un conjunto de señales de corriente diferencial, esto último es muy común en dispositivos de salida de alta velocidad como es el caso de DACs que pueden producir valores de tensiones a frecuencias de muestreo en el orden de los cientos de mega Hertz.

Transimpedancia diferencial: Esta etapa se encarga de convertir el valor de *corriente diferencial* en un valor de *tensión diferencial*, de acuerdo a un valor adecuado de resistencias.

Conversor diferencial a simple: Una vez que se tiene un valor de tensión diferencial, es necesario convertirlo a un valor simple de salida, esto es especialmente necesario dado que en un conector BNC únicamente se tiene un solo pin de señal. En esta etapa también se produce una pre-amplificación para la salida final.

Atenuador digital por pasos: Una característica importante, es que el usuario pueda variar la amplitud de salida en un rango delimitado por las especificaciones del equipo. Para esto mismo se optó por producir una variación de amplitud con un *ajuste grueso* y un *ajuste fino*. El ajuste grueso se realiza en esta etapa mediante un Atenuador Digital por Pasos (DSA), que es ampliamente utilizado en **RF**. En los generadores comerciales (antiguos o

económicos) es común tener un conjunto de relés que van conmutando de manera de generar una atenuación determinada con rangos de resistencias. Si bien puede implementarse esa solución, el problema es que ocupa mucho espacio y depende en gran medida de la resistencias elegidas, dada por su distorsión, tolerancia, etc. Por esto mismo la propuesta de utilizar un **DSA**, aunque es mas costosa, es una solución mas acorde y precisa. En particular luego de un proceso de investigación se va a hacer uso del DSA PE4312 que provee varios rangos de atenuación que van desde los 0.5 db hasta los 30.5 db y trabaja hasta una frecuencia de 4 GHz, con lo que queda cubierto para todo el rango de frecuencias especificadas.

Eta de Offset: Una vez que se tiene la forma de onda acoplada en AC y con un valor de atenuación correspondiente, es necesario aplicarle, si corresponde, el valor de DC que el usuario configure. Para esto mismo se hace uso de un conversor de digital a analógico de la marca Texas Instruments **MCP4725**. Este **DAC** posee una sola salida con **resolución de 12 bits** y es manipulado por **I2C**. Dado que se tienen dos canales es necesario utilizar dos integrados de estos, uno para canal. Además una especificación importante es que el usuario tiene la posibilidad de ingresar un valor de continua tanto positivo como negativo, sin embargo el valor de tensión que produce a la salida del DAC mencionado únicamente es positivo. Entonces es necesario un circuito de adaptación que permita convertir este valor positivo, en un valor de tipo bipolar. Cabe aclarar que existen comercialmente DACs que permiten obtener a su salida un valor de tensión bipolar, pero el costo de estos es tan alto que supera con creces el obtenido al comprar los componentes necesarios para el circuito convertidor antes mencionado mas el MCP4725.

Amplificador: En esta última etapa se realiza una amplificación final que encadena un conjunto de acondicionamientos de señal previos. Además, como se mencionó en las especificaciones del comienzo la impedancia de salida, $Z_o = 50 \Omega$ y la corriente de salida máxima, $I_{omax} = \pm 620 \text{ mA}$. Para lograr esto mismo se hace uso de dos amplificadores operacionales de uso particular en generadores de funciones arbitrarias, estos integrados son el **THS3091** y son utilizados en configuración inversora con una impedancia de salida de 100Ω y corriente máxima de $\pm 310 \text{ mA}$, cada uno. Con lo cual es necesario unir las salidas para lograr las especificaciones mencionadas.

Generador de clock y conversor a LVPCEL: Como se mencionó en la primera etapa del DDS, es necesario utilizar un reloj para sincronización interna del propio integrado. Por esto mismo se hace uso de un generador de reloj con el circuito integrado conocido SI5351. Este permite producir frecuencias cuadradas desde 2 KHz hasta 260 MHz, utilizando únicamente un oscilador de 25 MHz a 27 MHz y comunicación I2C.

EEPROM: La idea principal detrás de esta etapa de hardware es poder darle la opción al usuario de guardar un conjunto de parámetros tales como configuraciones preliminares, últimos valores configurados, tablas de muestras (para generar formas de onda arbitrarias), etc.

Expansor GPIOs: En el **panel frontal** se encuentran el conjunto de botoneras, encoder, display y demás periféricos que interactúan con el usuario, siendo este parte del hardware necesario para una interfaz hombre máquina (**HMI**). La función principal del expansor de gpios es poder manipular un conjunto de 16 pulsadores que realizan diferentes funciones. En este sentido el panel frontal tiene la forma del generador de funciones basado en DDS FY6900 presentado anteriormente.

4.3 Diagrama en bloques de la placa de alimentación

Fuente de alimentación de 24V: La placa de alimentación es alimentada con una fuente de tipo conmutada de 24V. Se utilizó este tipo de fuente en particular, dado que es de bajo coste y con alta eficiencia en comparación con un fuente lineal.

LT8471: Estos módulos son los encargados de producir los rieles de tensión necesarios para utilizar en la placa de control y poder generar la amplitud de salida configurada por el usuario. Como se menciona en la especificaciones el máximo valor de amplitud de pico es de 15 V para un carga de alta impedancia (High-Z). Con lo cual debemos generar rieles de alimentación de ± 15 V y ± 5 V para pre-amplificación. Además es necesario alimentar circuitos integrados digitales, tales como microcontrolador, memoria eeprom, dacs, etc. Con lo cual es necesario un riel extra de 3.3 V. Cada integrado LT8471 es capaz de generar dos rieles simétricos, por lo que es necesario dos integrados para poder generar los niveles adecuados.

LDO 3.3V: Por último se tiene un regulador de baja caída de tensión (**LDO**), el cual es capaz de generar un nivel de tensión adecuado para los integrados de la etapa digital.

4.4 Firmware

Para concluir con la forma de implementación se hace referencia a la estructura de programación que debe seguirse con el objetivo de mantener un código que sea legible y escalable. Por esto mismo se procedió a realizar un diagrama en bloques que se muestra a continuación. Posteriormente describiremos a grandes rasgos que hace cada etapa.




Figura 8: Diagrama en bloques del firmware.

4.4.1 Programación orientada a Objetos

La Programación Orientada a Objetos (**POO**) es un paradigma de programación basado en organizar el software/firmware alrededor de “objetos” (datos) y sus comportamientos (métodos), en lugar de funciones lógicas. Reduce errores, promueve la reutilización de código y facilita el mantenimiento de sistemas complejos mediante conceptos como *clases*, *herencia*, *encapsulamiento* y *polimorfismo*.

En el caso de nuestro proyecto la programación orientada a objetos nos va a ser de gran utilidad, porque nos permite poder tener una representación de un “objeto” que va a representar algo físico en nuestro circuito. Dicho de otra manera cada objeto va a ser una porción del hardware. Por ejemplo podríamos tener un objeto del tipo **amplitud**, que cuando el usuario varíe un conjunto de parámetros, esto se vea reflejado en enviar un conjunto de señales al atenuador digital por pasos (DSA), para que la amplitud máxima de la señal de salida varíe. Entonces teniendo este concepto en mente procedemos a la explicación del diagrama en bloques del firmware, Figura 8.

4.4.2 Diagrama en bloques del Firmware

En esta sección se explicarán los elementos más importantes del diagrama en bloques.

Principal-RTOS: Este bloque representa la jerarquía más alta del código. Se encuentran las configuraciones, declaraciones de objetos y lógica principal. Como se menciona en el nombre puede verse que se va a utilizar un RTOS (a definir), una justificación clara de esto, es que nos permite poder hacer uso de tareas que se ejecuten en forma **concurrente**. Un

ejemplo de estas tareas son la mostradas en color rosa **TAREA ENCODER**, **TAREA MONITOREO PULSADORES**, **TAREA DISPLAY**. Esto nos permite en cierta manera manejar diferentes periféricos de forma paralela, evaluar si hubo cambios o generarlos, si fuese necesario, sin la necesidad de hacer grandes fragmentos de código, dado que son elementos físicos completamente diferentes.

Control de Periféricos: Su función es actuar como un intermediario entre el mundo externo, en el que se encuentra el usuario y modifica periféricos, y la lógica principal que sería el bloque explicado anteriormente.

Selección de Configuración: Esta bloque se encarga de procesar la información que ingresa desde la lógica principal, presentada al comienzo, para conmutar entre el tipo de configuración que quiere realizar el usuario. Al final de las explicaciones de los bloques se presentan un ejemplo globalizar que muestra como cada uno interactúa con el resto, formando un sistema completo.

Configuración del Hardware: Esta se encarga de recibir un conjunto de valores a modificar y conocimiento de antemano que tipo de configuración es la que está seleccionada, se procede a interactuar con el driver que corresponda, para posteriormente generar el conjunto de señales adecuadas para el circuito integrado correspondiente.

Para tener una visión mas clara de como interactúan todos estos bloques principales se menciona un ejemplo. Supongamos que el usuario quiere modificar la amplitud de salida en el canal 1. Para esto, lo primero que debe hacer es seleccionar dicho canal, pulsando sobre el botón correspondiente. Esta información pasa por el bloque de *Control de Periféricos* que la procesa, agrega algún tipo de parámetro y luego la manda hacia el bloque *Principal*. Este mismo modifica su lógica, informando al siguiente bloque *Selección de Configuración*, cual tipo es seleccionada. Posteriormente el usuario interactúa con el *encoder*, esto se envía por los mismos bloques, ya mencionados, hasta llegar al actual, el cual informa al bloque *Configuración del Hardware* que debe existir un cambio a nivel físico y por lo tanto este mismo actúa en consecuencia sobre el driver correspondiente.



5 Metodología de ensayo y validación

La metodología de ensayo propuesta tiene como objetivo verificar el cumplimiento de las especificaciones funcionales y de desempeño del generador de funciones/arbitrario, en el dominio temporal. Se definen el instrumental, las condiciones de medición, los ensayos y los criterios de aceptación.

5.1 Instrumental y condiciones de medición

Los ensayos se realizarán bajo condiciones ambientales de laboratorio. Se utilizará el siguiente instrumental:

- ⚙ Osciloscopio con ancho de banda adecuado (idealmente $\geq 5 \times$ la frecuencia máxima a evaluar), sondas pasivas y entrada con terminación de 50Ω o alta impedancia según se disponga.
- ⚙ Analizador de espectro (si se dispone) o FFT del osciloscopio para evaluación espectral.
- ⚙ Multímetro TRMS para verificación de amplitud en baja frecuencia.
- ⚙ Cables coaxiales BNC de baja longitud y adaptadores/terminadores adecuados.

5.2 Ensayos funcionales

Se verificará el correcto funcionamiento de las funciones principales:

- ⚙ **Generación de formas de onda:** El usuario deberá seleccionar la función de *Tipo de señal* que permitirá cambiar entre las formas de ondas almacenadas previamente: senoidal, cuadrada, triangular/rampa, pulso, electrocardiograma, diente de sierra, gausseana, etc.
- ⚙ **Configuración de parámetros:** El usuario debe seleccionar el parámetro a configurar según corresponda frecuencia, amplitud, offset DC, duty cycle y fase. Con el encoder le permitirá ir variando el valor de cada uno y mediante botones de selección podrá cambiar el multiplicador.
- ⚙ **Visualización de Configuraciones:** definida a través de la interfaz de visualización que se use (display o PC).
- ⚙ Verificación de interfaz de control (USB/serial/Ethernet) y respuesta a comandos.

El resultado satisfactorio de esta etapa radica en la posibilidad de que el usuario/desarrollador pueda manejar de forma correcta las configuraciones mencionadas y que estas se vean claramente representadas en la interfaz de visualización elegida.

5.3 Ensayos de tipo de señal, frecuencia, amplitud y offset

En esta sección se presentan todos los tipos de ensayos que van a realizarse, con el fin de darle la mayor caracterización al equipo que se va a realizar. Cada ensayo debe hacerse para cada una de las señales convencionales (senoidal, cuadrada, triangular) y además para alguna arbitraria cargada con una cantidad de muestras definida.

5.3.1 Ensayo de frecuencia

Para realizar este ensayo el usuario deberá seleccionar primeramente el tipo de canal que quiere configurar y presionar OK. Luego mediante el encoder rotativo y los botones de cambio de multiplicador, deberá moverlos de acuerdo a la frecuencia que quiera a salida según la tabla proporcionada.

Tipo de señal	f_{set}	f_{med}	Observaciones
	1 Hz		
	10 Hz		
	100 Hz		
	1 kHz		
	10 kHz		
	100 kHz		
	1 MHz		
	3 MHz		
	5 MHz		
	10 MHz		
	15 MHz		
	20 MHz		
	25 MHz		

Cuadro 1: **Ensayo frecuencia:** frecuencia configurada vs frecuencia medida (V_{pp} de 20 V, $V_{off} = 0$).

5.3.2 Ensayo de amplitud

Para dicho ensayo el usuario primeramente deberá seleccionar el canal que quiere cambiar la amplitud de salida en Volts de pico a pico o Volts de pico. Una vez seleccionada deberá hacer uso del encoder y botones de cambio de multiplicador para poder ajustar el valor final definido por la siguiente tabla.

Tipo de señal	$V_{pp,set}$	$V_{pp,med}$	$V_{off,med}$	Observaciones
	0.2 V			
	0.5 V			
	1.0 V			
	2.0 V			
	5.0 V			
	10.0 V			
	15.0 V			
	20.0 V			

Cuadro 2: **Ensayo amplitud:** amplitud configurada vs amplitud medida (frecuencia 10 kHz, $V_{off} = 0$).

5.3.3 Ensayo de offset

El procedimiento es el mismo que los ensayos anteriores, seleccionando en este caso el boton de cambio de offset o señal de DC.

Tipo de señal	$V_{off,set}$	$V_{off,med}$	$V_{pp,med}$	Observaciones
	-5.0 V			
	-4.0 V			
	-3.0 V			
	-2.0 V			
	-1.0 V			
	-0.5 V			
	0.0 V			
	+0.5 V			
	+1.0 V			
	+2.0 V			
	+3.0 V			
	+4.0 V			
	+5.0 V			

Cuadro 3: **Ensayo offset:** offset configurado vs offset medido (frecuencia 10 kHz, V_{pp} fijo).

5.3.4 Ensayo de planitud

A diferencia de los ensayos anteriores el usuario ahora deberá configurar tanto la amplitud en un valor definido (preferentemente el máximo) e ir incrementando la frecuencia y visualizar la tensión de salida máxima. Esto se hace con el fin de poder ver que tan estable es la salida frente a diferentes frecuencias y a su vez las limitaciones propias del equipo. Además al hacerlo tanto para alta impedancia como baja impedancia las condiciones serán distintas ya que en baja impedancia la exigencia será mucho mayor.

f	$V_{pp,med}$	Condición (Hi-Z / 50Ω)
1 kHz		
10 kHz		
100 kHz		
1 MHz		
5 MHz		
10 MHz		
20 MHz		
25 MHz		

Cuadro 4: **Ensayo senoidal:** amplitud medida vs frecuencia.

5.3.5 Ensayos específicos

Incluyen todos los ensayos que depende exclusivamente del tipo de señal.

f_{set}	f_{med}	$V_{pp,set}$	$V_{pp,med}$	Duty _{set}	Duty _{med}	t_r / t_f	Obs.
1 kHz		1.0 V		50 %			
100 kHz		1.0 V		50 %			
1 MHz		1.0 V		50 %			

Cuadro 5: Ensayo específico: señal cuadrada (duty y tiempos).

Referencias

- [1] Manuel Dentgen, Tobias Frauenschläger, and Thomas Taugenbeck. Funktionsgenerator version 2: Frontpanel (frontpanelv2). Esquemático (PDF) exportado desde archivo de diseño .SchDoc. Fecha exacta no indicada en el PDF; referencia interna: `FrontpanelV2.SchDoc`.
- [2] Manuel Dentgen, Tobias Frauenschläger, and Thomas Taugenbeck. Funktionsgenerator version 2: Hauptplatine (mainboard). Esquemático (PDF) exportado desde archivo de diseño. Fecha exacta no indicada en el PDF; esquemático de la placa principal (DDS, etapas analógicas, etc.).
- [3] Manuel Dentgen, Tobias Frauenschläger, and Thomas Taugenbeck. Funktionsgenerator version 2: Netzteilplatine (powersupplyv2). Esquemático (PDF) exportado desde archivo de diseño .SchDoc. Fecha exacta no indicada en el PDF; referencia interna: `PowerSupplyV2.sch`.
- [4] Manuel Dentgen, Tobias Frauenschläger, and Thomas Taugenbeck. Funktionsgenerator version 2: Projektdokumentation.
- [5] Manuel Dentgen, Tobias Frauenschläger, and Thomas Taugenbeck. Funktionsgenerator auf basis des ad9102, 2019. GitHub repository. Consultado: 21 ene 2026.
- [6] Hernán Fisella. Montaje electrónico dds completo: esquemáticos (dds / control de amplitud y offset). Documento PDF.
- [7] Zachariah Peterson. Todo lo que necesitas saber sobre las vías de unión en una pcb, April 2023. Creado: 9 dic 2022. Consultado: 21 ene 2026.
- [8] Agustin Zuliani. Generador de funciones: Documentación/esquemático (rpi pico). Documento PDF.