



Universidad Nacional de Rosario
Facultad de Ciencias Exactas, Ingeniería y Agrimensura
Ingeniería Electrónica

Proyecto I

Generador de Funciones Arbitrarias basado en DDS

Estudiante:

Agustín Zuliani, Legajo: Z-1183/5

Director:

Daniel Márquez

Carrera:

Ingeniería Electrónica

Asignatura / Proyecto:

Proyecto 1



Índice

1. Introducción	2
2. Propuesta de proyecto	3
2.1. Equipos de referencia en el mercado	4
3. Características del equipo	5
3.1. Configuración general	5
3.2. Especificaciones de alimentación	5
3.3. Especificaciones de forma de onda	5
3.4. Formas de onda disponibles	6
3.5. Interfaz de usuario	6
4. Arquitectura de implementación	6
4.1. Arquitectura de Hardware	6
4.2. Diagrama en bloques de la placa de control	9
4.3. Diagrama en bloques de la placa de alimentación	13
4.4. Firmware	14
4.4.1. Arquitectura de software	14
4.4.2. Descripción de bloques	14
5. Metodología de ensayo y validación	16
5.1. Instrumental y condiciones de medición	16
5.2. Ensayos funcionales	16
5.3. Ensayos de tipo de señal, frecuencia, amplitud y offset	17
5.3.1. Ensayo de frecuencia	17
5.3.2. Ensayo de amplitud	17
5.3.3. Ensayo de offset	18
5.3.4. Ensayo de planitud	18
5.3.5. Ensayos específicos	19



1 Introducción

Un generador de funciones es un instrumento capaz de producir diversas formas de onda en función de un conjunto de parámetros configurables por el usuario. Estos equipos pueden clasificarse en generadores convencionales, que permiten obtener señales como senoidal, cuadrada y triangular, y generadores arbitrarios (**AWG**), que habilitan la síntesis de formas de onda definidas mediante un conjunto discreto de muestras digitales.

En la actualidad, la mayoría de los instrumentos de laboratorio de media prestación incorporan capacidades de generación arbitraria, ampliando significativamente las posibilidades de ensayo y caracterización de sistemas electrónicos.

El presente desarrollo se basa en una arquitectura de **Síntesis Digital Directa (DDS)**, técnica de generación que permite obtener señales analógicas a partir del cálculo digital de muestras y su posterior conversión digital-analógica. Esta metodología ofrece elevada resolución en frecuencia, control preciso de fase, estabilidad y repetibilidad, constituyendo una solución adecuada para instrumentación electrónica de laboratorio.

A partir de este enfoque, el proyecto propone el diseño e implementación de un generador de funciones arbitrarias de doble canal, orientado a cumplir las especificaciones técnicas definidas en las secciones siguientes.



2 Propuesta de proyecto

El presente proyecto propone el desarrollo de un Generador de Funciones Arbitrarias basado en arquitectura de Síntesis Digital Directa (DDS). El equipo estará orientado a aplicaciones de laboratorio, desarrollo y enseñanza, priorizando precisión en frecuencia, estabilidad espectral y versatilidad en la generación de formas de onda.

La arquitectura general contempla un bloque de síntesis digital encargado de generar las muestras de la señal, una etapa de conversión digital-analógica y un acondicionamiento analógico de salida que permita alcanzar los niveles de tensión y corriente especificados.

Para garantizar el cumplimiento de las prestaciones definidas en la sección de especificaciones, el dispositivo DDS a seleccionar deberá cumplir con los requisitos técnicos mínimos indicados en la Tabla 1.

Parámetro	Requisito mínimo del proyecto
Resolución del DAC interno	≥ 14 bits
Frecuencia máxima de salida (Senoidal)	≥ 20 MHz
Frecuencia máxima de clock	≥ 150 MHz
Memoria interna para formas arbitrarias	Disponible
Tipo de salida	Diferencial o compatible con etapa externa
Control programable de fase	Sí
Resolución mínima de frecuencia	≤ 1 Hz
Interfaz de control digital	SPI o equivalente
Uso típico	Arbitrary WaveForm Generator

Tabla 1: Requisitos técnicos mínimos del bloque DDS

Actualmente el mercado ofrece múltiples familias de dispositivos DDS que cubren un amplio espectro de prestaciones, desde soluciones orientadas a instrumentación básica hasta arquitecturas de muy alta velocidad capaces de operar en múltiples zonas de Nyquist. La Tabla 2 presenta un panorama representativo de estas categorías tecnológicas.

Parámetro	DDS Baja Frecuencia	DDS Media Prestación	DDS Alta Prestación	DDS Multi-Nyquist
Resolución DAC	10 bits	14 bits	14 bits	14–16 bits
Frecuencia máx. salida	~ 1–5 MHz	~ 40 MHz	> 100 MHz	> 200 MHz
Frecuencia máx. clock	25–50 MHz	150–200 MHz	400 MHz	≥ 1 GSPS
Memoria para formas arbitrarias	No	Limitada	Sí	Sí
Tipo de salida	Tensión	Corriente diferencial	Corriente diferencial	Corriente diferencial
Aplicación típica	Generadores básicos	AWG laboratorio	RF / Instrumentación	RF avanzada

Tabla 2: Panorama representativo de dispositivos DDS disponibles en el mercado

De acuerdo con el panorama presentado, el alcance del presente desarrollo se encuadra dentro de la categoría de dispositivos DDS de media prestación, orientados a aplicaciones de laboratorio y enseñanza.

Esta categoría ofrece un equilibrio adecuado entre resolución, frecuencia máxima de operación y complejidad de implementación, permitiendo cumplir con las especificaciones definidas para el equipo sin incurrir en soluciones sobredimensionadas propias del ámbito RF de alta frecuencia.

2.1 Equipos de referencia en el mercado

Los generadores de funciones arbitrarias orientados a aplicaciones de laboratorio y enseñanza presentan un conjunto de características técnicas comunes que definen este segmento tecnológico. En términos generales, estos equipos ofrecen:

- ⚙ Rango de frecuencia senoidal típico entre 10 MHz a 30 MHz.
- ⚙ Resolución vertical comprendida entre 12 y 14 bits.
- ⚙ Impedancia de salida nominal de 50 Ω .
- ⚙ Amplitud máxima de hasta 20 Vpp en carga de alta impedancia.
- ⚙ Offset DC ajustable.
- ⚙ Control de fase relativo entre canales.
- ⚙ Formas de onda convencionales (senoidal, cuadrada, triangular) y formas arbitrarias previamente cargadas.

Adicionalmente, suelen incorporar funcionalidades como barrido de frecuencia (sweep), generación por ráfagas (burst), modulación básica (AM/FM) y sincronización entre canales.

En cuanto a la interfaz de usuario, es habitual la presencia de pantalla gráfica, control rotativo incremental y conectividad mediante interfaces digitales como USB o LAN para control remoto.

El presente desarrollo se posiciona dentro de este rango tecnológico, tomando como referencia las prestaciones comúnmente ofrecidas en el segmento de media prestación.



3 Características del equipo

A fin de definir el alcance del desarrollo y permitir la verificación objetiva del desempeño del instrumento, se establecen a continuación las especificaciones técnicas del equipo. Estas especificaciones constituyen los requisitos mínimos a cumplir y permiten comparar el resultado obtenido con instrumentos equivalentes del segmento de laboratorio y enseñanza.

3.1 Configuración general

- ⚙ **Cantidad de canales:** 2 canales de salida independientes y sincronizables.

3.2 Especificaciones de alimentación

La fuente de alimentación deberá permitir el correcto funcionamiento del sistema en las condiciones nominales de operación, incluyendo la provisión de rieles de tensión para las etapas digitales y analógicas.

- ⚙ **Rango de tensión de entrada:** $V_{ac} = 85$ a 265 Vrms (alimentación universal).
- ⚙ **Potencia máxima de entrada:** $P_{in,max} = 70$ W.

3.3 Especificaciones de forma de onda

Se definen a continuación las especificaciones eléctricas mínimas de salida del instrumento:

- ⚙ **Tensión pico a pico máxima:** $V_{pp,max} = 20$ Vpp en High-Z y 10 Vpp en $50\ \Omega$.
- ⚙ **Tensión de pico máxima:** $V_{p,max} = 15$ V en High-Z y 7.5 V en $50\ \Omega$.
- ⚙ **Resolución de amplitud:** ≤ 100 mVp.
- ⚙ **Corriente máxima de salida:** $I_{o,max} \geq 100$ mA.
- ⚙ **Impedancia de salida:** $Z_o = 50\ \Omega$.
- ⚙ **Frecuencia máxima de salida:** $f_{max} \simeq 15$ MHz (senoidal), 10 MHz (cuadrada/-triangular) y 10 MHz (arbitraria).
- ⚙ **Resolución de frecuencia:** ≤ 1 Hz.
- ⚙ **Generación arbitraria:** la forma arbitraria deberá permitir al menos $N \geq 16$ muestras por período a la frecuencia máxima especificada.

3.4 Formas de onda disponibles

El instrumento deberá permitir la generación de las siguientes formas de onda en cada canal de salida:

-  **Senoidal**
-  **Cuadrada**, con ciclo de trabajo ajustable
-  **Triangular**
-  **Diente de sierra**, ascendente y descendente
-  **Forma arbitraria** definida por el usuario
-  **Señal continua (DC)**

Cada forma de onda deberá ser configurable en términos de frecuencia, amplitud y offset dentro de los rangos especificados en las subsecciones correspondientes.

3.5 Interfaz de usuario

-  **Pantalla gráfica:** display gráfico integrado para visualización de parámetros y forma de onda.
-  **Método de control:** encoder rotativo incremental y pulsadores dedicados.



4 Arquitectura de implementación

Con el fin de cumplir con las especificaciones definidas en la Sección 3, se propone una arquitectura modular dividida en dos grandes bloques: **Hardware** y **Firmware**.

4.1 Arquitectura de Hardware

El sistema se organiza en tres placas principales:

-  **Placa de Control**
-  **Placa de Alimentación**
-  **Placa de Panel Frontal**

Placa de Control: integra los siguientes bloques funcionales (Figura 1):

- Núcleo de síntesis DDS.
- Unidad de control digital (microcontrolador).
- Etapa de conversión corriente–tensión diferencial.
- Conversión diferencial a simple.
- Control de amplitud (ajuste grueso y fino).
- Etapa de offset DC.
- Amplificación final y adaptación a 50Ω .
- Generación de reloj.
- Memoria no volátil.
- Etapa de alimentación y filtrado.
- Comunicación USB y/o LAN Ethernet.
- Comunicación con panel frontal.

Placa de alimentación: provee los rieles simétricos y digitales necesarios para el correcto funcionamiento de las etapas analógicas y de control (Figura 2).

Placa de panel frontal: permite la interacción con el usuario final, manipulando y visualizando los diferentes periféricos.




Figura 2: Diagrama en bloques de la Placa de Alimentación.




Figura 1: Diagrama en bloques del Hardware del Generador de Funciones Arbitrarias de la Placa de Control.

Se procede a continuación con la explicación detallada de cada diagrama en bloques, comenzando desde la placa de control hasta la placa de alimentación.

4.2 Diagrama en bloques de la placa de control

Núcleo de síntesis DDS: Bloque encargado de generar las muestras digitales correspondientes a la forma de onda seleccionada, permitiendo control de frecuencia, fase y forma arbitraria. En referencia a la Tabla 2 se tiene una salida de corriente diferencial para DDS de prestaciones medianas.

Los requisitos mínimos del bloque DDS son:

- Resolución del DAC interno ≥ 14 bits.
- Frecuencia máxima de salida senoidal ≥ 20 MHz.
- Frecuencia de clock máxima ≥ 150 MHz.
- Capacidad de generación de formas arbitrarias mediante memoria interna o mecanismo equivalente.
- Control programable de frecuencia, fase y amplitud.
- Resolución de frecuencia ≤ 1 Hz.
- Interfaz de control digital SPI o equivalente.
- Salida diferencial o compatible con una etapa externa de conversión corriente/tensión.

Unidad de control digital (Microcontrolador): La unidad de control digital constituye el núcleo de procesamiento del sistema, encargándose de la gestión de la lógica principal, configuración del bloque de síntesis, control de periféricos e interfaz con el usuario.

El microcontrolador seleccionado deberá cumplir con los siguientes requisitos mínimos:

- Frecuencia de operación ≥ 100 MHz.
- Memoria RAM interna suficiente para manejo de buffers y estructuras de configuración (mínimo 128 kB recomendados).
- Memoria no volátil interna/externa para almacenamiento de firmware.
- Interfaz SPI.
- Interfaz I²C.

- Múltiples temporizadores de propósito general.
- Interfaz USB nativa integrada.
- Controlador Ethernet externo compatible (mediante SPI o interfaz dedicada).
- Cantidad mínima de 30 GPIO configurables.
- Soporte para operación en entorno con sistema operativo embebido (RTOS) o scheduler equivalente.
- Arquitectura de 32 bits.

Eta de transimpedancia diferencial: Convierte la señal de corriente diferencial proveniente del DDS en una señal de tensión diferencial adecuada para su posterior procesamiento.

Los requisitos mínimos de esta etapa son:

- Ancho de banda suficiente para operar hasta 15 MHz sin atenuación significativa.
- Slew Rate $\geq 400 \text{ V}/\mu\text{s}$.
- Bajo ruido agregado.
- Buena linealidad en todo el rango dinámico.
- Capacidad de operación diferencial.

Eta de conversor de tensión diferencial a simple: Convierte la tensión diferencial proveniente de la anterior a una tensión de tipo simple, permitiendo adaptarle un conjunto de acondicionamientos de acuerdo a las especificaciones mencionadas.

Los requisitos mínimos de esta etapa son:

- Ancho de banda $\geq 100 \text{ MHz}$.
- Slew Rate $\geq 800 \text{ V}/\mu\text{s}$.
- Baja distorsión armónica en el rango operativo.
- Bajo nivel de ruido agregado.
- Buena precisión en la conversión diferencial-simple.

Control de amplitud (ajuste grueso): El sistema deberá incorporar un bloque de atenuación programable que permita ajustar la amplitud de la señal en pasos discretos dentro del rango especificado.

Los requisitos mínimos del bloque de atenuación son:

- Rango de atenuación ≥ 30 dB.
- Resolución de paso ≤ 1 dB.
- Operación en el rango de frecuencias del instrumento ≥ 50 MHz.
- Baja distorsión armónica introducida.
- Control digital programable.

Eta de Offset: Agrega un nivel de DC a la señal de salida del atenuador digital por pasos, según la configuración del usuario.

Los requisitos mínimos del bloque de offset son:

- Rango de offset ajustable compatible con ± 5 V en la salida.
- Resolución mínima de ajuste ≤ 100 mV.
- Bajo nivel de ruido agregado.
- Buena estabilidad térmica.
- Linealidad adecuada en todo el rango operativo.
- Control digital programable mediante SPI o I²C.
- Capacidad de operación bipolar.

Eta de amplificación de salida: La eta de salida es responsable de proporcionar el nivel final de tensión y corriente especificado, así como la adaptación a impedancia estándar de 50Ω .

El amplificador o conjunto de amplificadores seleccionados deberán cumplir con los siguientes requisitos mínimos:

- Capacidad de excursión de salida compatible con 20 V_{pp} en alta impedancia.
- Corriente de salida ≥ 100 mA.

- Ancho de banda en lazo cerrado ≥ 50 MHz.
- Slew Rate suficiente para señales de hasta 10 MHz ($SR \geq 4000$ V/ μ s recomendado).
- Operación con rieles de alimentación simétricos.
- Estabilidad con carga de 50Ω .

Generación de reloj: El núcleo de síntesis digital requiere una señal de reloj estable y de baja fluctuación temporal (jitter), que determine la frecuencia de muestreo del sistema.

El generador de clock deberá cumplir con los siguientes requisitos:

- Frecuencia de salida ≥ 150 MHz.
- Estabilidad adecuada para aplicaciones de instrumentación.
- Bajo jitter para preservar la calidad espectral de la señal generada.
- Posibilidad de configuración o ajuste programable.

Memoria no volátil: Con el objetivo de brindar al usuario la posibilidad de almacenar configuraciones, parámetros operativos y tablas de muestras correspondientes a formas de onda arbitrarias, el sistema incorpora un bloque de memoria no volátil. Este módulo permite conservar información incluso ante la pérdida de alimentación, facilitando la recuperación de estados previos y configuraciones personalizadas.

Interfaz de expansión de entradas/salidas: La interfaz hombre-máquina (HMI) requiere la gestión de múltiples señales provenientes del panel frontal, tales como pulsadores, encoder rotativo y display. Para ello se incorpora un bloque de expansión de entradas/salidas digitales, cuya función es ampliar la cantidad de líneas disponibles y permitir la correcta lectura y control de los periféricos asociados a la interacción con el usuario.

Interfaz USB: Permite la comunicación directa con una computadora u otros dispositivos externos para configuración remota, actualización de firmware y posible transferencia de datos. Este bloque amplía las capacidades del instrumento en entornos de laboratorio y automatización.

Interfaz Ethernet: El sistema incorpora una interfaz de comunicación Ethernet que permita la operación remota del instrumento e integración en entornos de laboratorio automatizado.

Los requisitos mínimos del bloque Ethernet son:

- Compatibilidad con estándar 10/100 Mbps.
- Soporte para pila TCP/IP.
- Interfaz de conexión con la unidad de control mediante bus digital dedicado (SPI o equivalente).
- Capacidad de control remoto de parámetros del instrumento.
- Aislamiento y protección adecuados para operación en red.

Filtrado y desacople: Dado que el sistema integra etapas digitales y analógicas en un mismo dispositivo, se implementan estrategias de filtrado y desacople destinadas a minimizar el acoplamiento de ruido entre dominios. Este bloque contempla el aislamiento funcional entre la alimentación digital y analógica, así como la mitigación de interferencias generadas por conmutaciones de alta frecuencia.

4.3 Diagrama en bloques de la placa de alimentación

Fuente primaria: El sistema es alimentado mediante una fuente de entrada externa de corriente continua. Este bloque proporciona el nivel de tensión principal a partir del cual se generan los rieles secundarios necesarios para el funcionamiento del equipo.

Generación de rieles analógicos: Con el fin de alcanzar la amplitud máxima especificada en la salida del instrumento, es necesario disponer de rieles de alimentación simétricos para las etapas analógicas de acondicionamiento y amplificación. Este bloque genera tensiones positivas y negativas adecuadas para permitir excursiones de señal dentro del rango definido en las especificaciones del equipo.

Generación de riel digital: Las etapas digitales del sistema, tales como la unidad de control, memoria e interfaces de comunicación, requieren una tensión regulada de menor nivel. Para ello se incorpora un bloque de regulación dedicado que garantiza estabilidad y bajo nivel de ruido en el dominio digital.

Separación de dominios y filtrado: Dado que el instrumento integra etapas analógicas de alta velocidad junto con circuitos digitales de conmutación, se implementa una separación funcional entre dominios de alimentación. Esta arquitectura contempla técnicas de filtrado, desacople y distribución adecuada de masa para minimizar el acoplamiento de ruido y preservar la integridad de la señal.

4.4 Firmware

La arquitectura de firmware se diseña con el objetivo de garantizar modularidad, escalabilidad y mantenimiento simplificado del sistema. Para ello se adopta una estructura organizada en bloques funcionales claramente definidos, como se muestra en la Figura 3.

4.4.1 Arquitectura de software

El firmware se estructura bajo un modelo modular, donde cada bloque representa una función específica del sistema. Esta organización permite desacoplar la lógica de alto nivel del control directo del hardware, favoreciendo la reutilización de código y la claridad estructural.

La arquitectura contempla la ejecución concurrente de tareas relacionadas con la interfaz de usuario, actualización de parámetros y control de periféricos, permitiendo una respuesta fluida ante la interacción del usuario.

4.4.2 Descripción de bloques

Lógica principal: Representa el nivel jerárquico superior del sistema. Gestiona la configuración global del instrumento, coordina la interacción entre módulos y mantiene el estado general del equipo.

Control de periféricos: Actúa como interfaz entre los elementos físicos de interacción (pulsadores, encoder, display) y la lógica principal. Su función es interpretar eventos externos y convertirlos en acciones internas del sistema.

Selección de configuración: Procesa las órdenes provenientes de la lógica principal y determina qué parámetro del instrumento debe modificarse (frecuencia, amplitud, fase, tipo de señal, entre otros).

Configuración de hardware: Recibe los valores finales a aplicar y se encarga de actualizar los bloques físicos correspondientes del sistema, garantizando que los cambios solicitados por el usuario se reflejen en la señal de salida.




Figura 3: Diagrama en bloques del firmware.



5 Metodología de ensayo y validación

La metodología de ensayo propuesta tiene como objetivo verificar el cumplimiento de las especificaciones funcionales y de desempeño del generador de funciones/arbitrario, en el dominio temporal. Se definen el instrumental, las condiciones de medición, los ensayos y los criterios de aceptación.

5.1 Instrumental y condiciones de medición

Los ensayos se realizarán bajo condiciones ambientales de laboratorio. Se utilizará el siguiente instrumental:

- ⚙ Osciloscopio con ancho de banda adecuado (idealmente $\geq 5 \times$ la frecuencia máxima a evaluar), sondas pasivas y entrada con terminación de 50Ω o alta impedancia según se disponga.
- ⚙ Analizador de espectro (si se dispone) o FFT del osciloscopio para evaluación espectral.
- ⚙ Multímetro TRMS para verificación de amplitud en baja frecuencia.
- ⚙ Cables coaxiales BNC de baja longitud y adaptadores/terminadores adecuados.

5.2 Ensayos funcionales

Se verificará el correcto funcionamiento de las funciones principales:

- ⚙ **Generación de formas de onda:** El usuario deberá seleccionar la función de *Tipo de señal* que permitirá cambiar entre las formas de ondas almacenadas previamente: senoidal, cuadrada, triangular/rampa, pulso, electrocardiograma, diente de sierra, gausseana, etc.
- ⚙ **Configuración de parámetros:** El usuario debe seleccionar el parámetro a configurar según corresponda frecuencia, amplitud, offset DC, duty cycle y fase. Con el encoder le permitirá ir variando el valor de cada uno y mediante botones de selección podrá cambiar el multiplicador.
- ⚙ **Visualización de Configuraciones:** definida a través de la interfaz de visualización que se use (display o PC).
- ⚙ Verificación de interfaz de control (USB/serial/Ethernet) y respuesta a comandos.

El resultado satisfactorio de esta etapa radica en la posibilidad de que el usuario/desarrollador pueda manejar de forma correcta las configuraciones mencionadas y que estas se vean claramente representadas en la interfaz de visualización elegida.

5.3 Ensayos de tipo de señal, frecuencia, amplitud y offset

En esta sección se presentan todos los tipos de ensayos que van a realizarse, con el fin de darle la mayor caracterización al equipo que se va a realizar. Cada ensayo debe hacerse para cada una de las señales convencionales (senoidal, cuadrada, triangular) y además para alguna arbitraria cargada con una cantidad de muestras definida.

5.3.1 Ensayo de frecuencia

Para realizar este ensayo el usuario deberá seleccionar primeramente el tipo de canal que quiere configurar y presionar OK. Luego mediante el encoder rotativo y los botones de cambio de multiplicador, deberá moverlos de acuerdo a la frecuencia que quiera a salida según la tabla proporcionada.

Tipo de señal	f_{set}	f_{med}	Observaciones
	1 Hz		
	10 Hz		
	100 Hz		
	1 kHz		
	10 kHz		
	100 kHz		
	1 MHz		
	3 MHz		
	5 MHz		
	10 MHz		
	15 MHz		
	20 MHz		
	25 MHz		

Tabla 3: **Ensayo frecuencia:** frecuencia configurada vs frecuencia medida (V_{pp} de 20 V, $V_{off} = 0$).

5.3.2 Ensayo de amplitud

Para dicho ensayo el usuario primeramente deberá seleccionar el canal que quiere cambiar la amplitud de salida en Volts de pico a pico o Volts de pico. Una vez seleccionada deberá hacer uso del encoder y botones de cambio de multiplicador para poder ajustar el valor final definido por la siguiente tabla.

Tipo de señal	$V_{pp,set}$	$V_{pp,med}$	$V_{off,med}$	Observaciones
	0.2 V			
	0.5 V			
	1.0 V			
	2.0 V			
	5.0 V			
	10.0 V			
	15.0 V			
	20.0 V			

Tabla 4: **Ensayo amplitud:** amplitud configurada vs amplitud medida (frecuencia 10 kHz, $V_{off} = 0$).

5.3.3 Ensayo de offset

El procedimiento es el mismo que los ensayos anteriores, seleccionando en este caso el boton de cambio de offset o señal de DC.

Tipo de señal	$V_{off,set}$	$V_{off,med}$	$V_{pp,med}$	Observaciones
	-5.0 V			
	-4.0 V			
	-3.0 V			
	-2.0 V			
	-1.0 V			
	-0.5 V			
	0.0 V			
	+0.5 V			
	+1.0 V			
	+2.0 V			
	+3.0 V			
	+4.0 V			
	+5.0 V			

Tabla 5: **Ensayo offset:** offset configurado vs offset medido (frecuencia 10 kHz, V_{pp} fijo).

5.3.4 Ensayo de planitud

A diferencia de los ensayos anteriores el usuario ahora deberá configurar tanto la amplitud en un valor definido (preferentemente el máximo) e ir incrementando la frecuencia y visualizar la tensión de salida máxima. Esto se hace con el fin de poder ver que tan estable es la salida frente a diferentes frecuencias y a su vez las limitaciones propias del equipo. Además al hacerlo tanto para alta impedancia como baja impedancia las condiciones serán distintas ya que en baja impedancia la exigencia será mucho mayor.

f	$V_{pp,med}$	Condición (Hi-Z / 50Ω)
1 kHz		
10 kHz		
100 kHz		
1 MHz		
5 MHz		
10 MHz		
20 MHz		
25 MHz		

Tabla 6: **Ensayo senoidal:** amplitud medida vs frecuencia.

5.3.5 Ensayos específicos

Incluyen todos los ensayos que depende exclusivamente del tipo de señal.

f_{set}	f_{med}	$V_{pp,set}$	$V_{pp,med}$	Duty _{set}	Duty _{med}	t_r / t_f	Obs.
1 kHz		1.0 V		50 %			
100 kHz		1.0 V		50 %			
1 MHz		1.0 V		50 %			

Tabla 7: Ensayo específico: señal cuadrada (duty y tiempos).



Referencias

- [1] Analog Devices. *AD9102: 12-Bit, 180 MSPS TxDAC with On-Chip Pattern Generator*. Datasheet.
- [2] Analog Devices. *LT8471: Dual Multitopology DC/DC Converters with 2A Switches and Synchronization*. Datasheet.
- [3] Texas Instruments. *LMH6611/LMH6612: Single Supply 345 MHz Rail-to-Rail Output Amplifiers*. Datasheet.
- [4] Texas Instruments. *THS4271: Low Noise, High Slew Rate, Unity Gain Stable Voltage Feedback Amplifier*. Datasheet.
- [5] Texas Instruments. *THS3091: THS309x High-Voltage, Low-Distortion, Current-Feedback Operational Amplifiers*, 2023. Datasheet.
- [6] Microchip Technology Inc. *24LC1025/24AA1025: 1024 Kbit I²C Serial EEPROM*. Datasheet.
- [7] Microchip Technology Inc. *MCP23017/MCP23S17: 16-Bit I/O Expander with Serial Interface*. Datasheet.
- [8] Microchip Technology Inc. *MCP4725: 12-Bit Digital-to-Analog Converter with EEPROM Memory*. Datasheet.
- [9] pSemi Corporation. *PE4312: UltraCMOS[®] RF Digital Step Attenuator (6-bit, 31.5 dB, 1 MHz–4 GHz)*. Datasheet.
- [10] Raspberry Pi Ltd. *RP2040 Datasheet*. Datasheet.
- [11] Skyworks Solutions, Inc. *Si5351A/B/C-B: I²C-Programmable Any-Frequency CMOS Clock Generator + VCXO*. Datasheet.