

Trabajo Práctico Final

Procesador MIPS Simplificado

Materia: Arquitectura de Computadoras

Alumnos: Coutinho, Juan Agustín Mat.:36548307

Malatini, Hernán Mat.:37196715

Profesor: Santiago Rodriguez

Año Lectivo: 2017

Introducción 3

Consigna	4
Desarrollo	5
Ensamblador	5
Análisis de Instrucciones	6
Prueba de Implementación	10
Unidad de Debug	11
Diagrama de Estado	11
Pipeline	14
Diagrama esquemático	14
Unidad de detección de riesgos (Hazards)	15
Análisis del reporte de tiempos	15
Test Bench	17
Prueba de Implementación	21
Código assembler cargado en la placa de desarrollo	21
Funcionamiento en modo "continuo":	22
Prueba de Implementación 2	23
Código assembler cargado en la placa de desarrollo	23
Conclusión	26

Introducción

En el presente trabajo práctico se implementará un procesador MIPS (Microprocessor without Interlocked Pipeline Stages) sobre la placa de desarrollo "Nexys 4 DDR", la cual contiene una FPGA "Artix-7".

El lenguaje de programación utilizado será Verilog y el entorno de desarrollo será el proporcionado por Xilinx (ISE Design Suite 14.9).

Consigna

Implementar el procesador MIPS, segmentado en las siguientes etapas:

- IF (Instruction Fetch): Búsqueda de la instrucción en la memoria del programa.
- ID (Instruction Decode): Decodificación de la instrucción y lectura de registros.
- EX (Execute): Ejecución de la instrucción propiamente dicha.
- MEM (Memory Access): Lectura o escritura desde/hacia la memoria de datos.
- WB (Write Back): Escritura de los resultados en los registros.

El procesador, debe tener soporte para los siguientes tipos de riesgos:

- Estructurales: Se producen cuando dos instrucciones tratan de utilizar el mismo recurso en el mismo ciclo.
 De datos: Se intenta utilizar un dato antes de que esté preparado. Mantenimiento.
- □ De datos: Se intenta utilizar un dato antes de que esté preparado. Mantenimiento del orden estricto de lecturas y escrituras.
- ☐ De control: Intentar tomar una decisión sobre una condición todavía no evaluada.

Por lo que deberá contar con una unidad de detección de riesgos y una unidad de cortocircuitos.

Los requerimientos son los siguientes:

- → La memoria de datos debe estar separada de la memoria de instrucciones.
- → El programa a ejecutar debe ser cargado en la memoria de programa mediante un archivo ensamblado.
 - ◆ Debe implementarse un programa ensamblador.
- → Se debe incluir una unidad de debug que envíe información a la pc mediante la uart.

En cuanto a la unidad de debug:

- > Se deben enviar a la PC a través de la uart:
 - o Contenido de los 32 registros.
 - o Contenidos de los latches intermedios.
 - o PC.
 - Contenido de la memoria de datos utilizada.
- > Debe permitir dos modos de operación:
 - Continuo: Se envía un comando a la fpga por la uart y esta inicia la ejecucion del programa hasta llegar al final del mismo. Llegado a ese punto, se muestran todos los valores indicados en pantalla.
 - Paso a paso: Enviando un comando por la uart se ejecuta un ciclo de clock.
 Se debe mostrar a cada paso los valores indicados.

Desarrollo

Ensamblador

El ensamblador es el programa encargado de traducir código en lenguaje assembler a código binario (lenguaje máquina), el cual está compuesto únicamente por '1's y '0's, y en el caso del programa ensamblador utilizado, el código binario resultante se representa en hexadecimal.

El programa ensamblador fue desarrollado en lenguaje Python, el cual recibe un archivo de entrada ".asm" con las instrucciones y lo transforma en un archivo ".coe" listo para ser cargado en la memoria del programa. Las instrucciones soportadas por el mismo son:

- R-type
 - o SLL, SRL, SRA, SLLV, SRLV, SRAV
 - o ADDU, SUBU
 - o AND, OR, XOR, NOR
 - o SLT
- I-Type
 - o LB, LH, LW, LWU, LBU, LHU, SB, SH, SW
 - o ADDI, ANDI, ORI, XORI, LUI
 - o SLTI, BEQ, BNE, J, JAL
- J-Type
 - o JR, JALR

Análisis de Instrucciones

SLL -- Shift left logical

	Shifts a register value left by the shift amount listed in the instruction and places the result in a third register. Zeroes are shifted in.
Operation:	\$d = \$t << h; advance_pc (4);
Syntax:	sll \$d, \$t, h
Encoding:	0000 00ss ssst tttt dddd dhhh hh00 0000

SRL -- Shift right logical

	Shifts a register value right by the shift amount (shamt) and places the value in the destination register. Zeroes are shifted in.
Operation:	\$d = \$t >> h; advance_pc (4);
Syntax:	srl \$d, \$t, h
Encoding:	0000 00t tttt dddd dhhh hh00 0010

SRA -- Shift right arithmetic

	Shifts a register value right by the shift amount (shamt) and places the value in the destination register. The sign bit is shifted in.
Operation:	\$d = \$t >> h; advance_pc (4);
Syntax:	sra \$d, \$t, h
Encoding:	0000 00t tttt dddd dhhh hh00 0011

SLLV -- Shift left logical variable

•	Shifts a register value left by the value in a second register and places the result in a third register. Zeroes are shifted in.
Operation:	\$d = \$t << \$s; advance_pc (4);
Syntax:	sllv \$d, \$t, \$s
Encoding:	0000 00ss ssst tttt dddd d00 0100

SRLV -- Shift right logical variable

	Shifts a register value right by the amount specified in \$s and places the value in the destination register. Zeroes are shifted in.
Operation:	\$d = \$t >> \$s; advance_pc (4);
Syntax:	srlv \$d, \$t, \$s
Encoding:	0000 00ss ssst tttt dddd d000 0000 0110

ADDU -- Add unsigned (no overflow)

Description:	Adds two registers and stores the result in a register
Operation:	\$d = \$s + \$t; advance_pc (4);
Syntax:	addu \$d, \$s, \$t

E	incoding:	0000 00ss ssst tttt dddd d000 0010 0001	
---	-----------	---	--

SUBU -- Subtract unsigned

Description:	Subtracts two registers and stores the result in a register
Operation:	\$d = \$s - \$t; advance_pc (4);
Syntax:	subu \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0011

AND -- Bitwise and

Description:	Bitwise ands two registers and stores the result in a register
Operation:	\$d = \$s & \$t; advance_pc (4);
Syntax:	and \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0100

OR -- Bitwise or

Description:	Bitwise logical ors two registers and stores the result in a register
Operation:	\$d = \$s \$t; advance_pc (4);
Syntax:	or \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0101

XOR -- Bitwise exclusive or

Description:	Exclusive ors two registers and stores the result in a register
Operation:	\$d = \$s ^ \$t; advance_pc (4);
Syntax:	xor \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d10 0110

SLT -- Set on less than (signed)

Description:	If \$s is less than \$t, \$d is set to one. It gets zero otherwise.
Operation:	if \$s < \$t \$d = 1; advance_pc (4); else \$d = 0; advance_pc (4);
Syntax:	slt \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 1010

LB -- Load byte

Description:	A byte is loaded into a register from the specified address.
Operation:	\$t = MEM[\$s + offset]; advance_pc (4);
Syntax:	lb \$t, offset(\$s)
Encoding:	1000 00ss ssst tttt iiii iiii iiii

LW -- Load word

Description:	A word is loaded into a register from the specified address.
Operation:	\$t = MEM[\$s + offset]; advance_pc (4);
Syntax:	lw \$t, offset(\$s)
Encoding:	1000 11ss ssst tttt iiii iiii iiii iiii

SB -- Store byte

Description:	The least significant byte of \$t is stored at the specified address.
Operation:	MEM[\$s + offset] = (0xff & \$t); advance_pc (4);
Syntax:	sb \$t, offset(\$s)
Encoding:	1010 00ss ssst tttt iiii iiii iiii iiii

SW -- Store word

Description:	The contents of \$t is stored at the specified address.
Operation:	MEM[\$s + offset] = \$t; advance_pc (4);
Syntax:	sw \$t, offset(\$s)
Encoding:	1010 11ss ssst tttt iiii iiii iiii iiii

ADDI -- Add immediate (with overflow)

	Adds a register and a sign-extended immediate value and stores the result in a register
Operation:	\$t = \$s + imm; advance_pc (4);
Syntax:	addi \$t, \$s, imm
Encoding:	0010 00ss ssst tttt iiii iiii iiii iiii

ANDI -- Bitwise and immediate

	Bitwise ands a register and an immediate value and stores the result in a register
Operation:	\$t = \$s & imm; advance_pc (4);
Syntax:	andi \$t, \$s, imm
Encoding:	0011 00ss ssst tttt iiii iiii iiii

ORI -- Bitwise or immediate

	Bitwise ors a register and an immediate value and stores the result in a register
Operation:	\$t = \$s imm; advance_pc (4);
Syntax:	ori \$t, \$s, imm
Encoding:	0011 01ss ssst tttt iiii iiii iiii

XORI -- Bitwise exclusive or immediate

	Bitwise exclusive ors a register and an immediate value and stores the result in a register
Operation:	\$t = \$s ^ imm; advance_pc (4);
Syntax:	xori \$t, \$s, imm
Encoding:	0011 10ss ssst tttt iiii iiii iiii

LUI -- Load upper immediate

	The immediate value is shifted left 16 bits and stored in the register. The lower 16 bits are zeroes.
Operation:	\$t = (imm << 16); advance_pc (4);
Syntax:	lui \$t, imm
Encoding:	0011 11t tttt iiii iiii iiii

SLTI -- Set on less than immediate (signed)

Description:	If \$s is less than immediate, \$t is set to one. It gets zero otherwise.
Operation:	if \$s < imm \$t = 1; advance_pc (4); else \$t = 0; advance_pc (4);
Syntax:	slti \$t, \$s, imm
Encoding:	0010 10ss ssst tttt iiii iiii iiii iiii

BEQ -- Branch on equal

Description:	Branches if the two registers are equal
Operation:	if \$s == \$t advance_pc (offset << 2)); else advance_pc (4);
Syntax:	beq \$s, \$t, offset
Encoding:	0001 00ss ssst tttt iiii iiii iiii iiii

BNE -- Branch on not equal

Description:	Branches if the two registers are not equal
Operation:	if \$s != \$t advance_pc (offset << 2)); else advance_pc (4);
Syntax:	bne \$s, \$t, offset
Encoding:	0001 01ss ssst tttt iiii iiii iiii iiii

J -- Jump

Description:	Jumps to the calculated address
Operation:	PC = nPC; nPC = (PC & 0xf0000000) (target << 2);
Syntax:	j target
Encoding:	0000 10ii iiii iiii iiii iiii iiii

JAL -- Jump and link

Description:	Jumps to the calculated address and stores the return address in \$31
Operation:	\$31 = PC + 8 (or nPC + 4); PC = nPC; nPC = (PC & 0xf0000000) (target << 2);
Syntax:	jal target
Encoding:	0000 11ii iiii iiii iiii iiii iiii iiii

JR -- Jump register

Description:	Jump to the address contained in register \$s
Operation:	PC = nPC; nPC = \$s;
Syntax:	jr \$s
Encoding:	0000 00ss sss0 0000 0000 0000 1000

Prueba de Implementación


A continuación, se presenta la traducción de cada una de las instrucciones que deben permitirse, con valores numéricos de ejemplo:

Código Assembler	Código Hexadecimal	Código Binario de 32 bits
srl 6, 4, 2	00043082h	0000 0000 0000 0100 0011 0000 1000 0010
sra 6, 4, 2	00043083h	0000 0000 0000 0100 0011 0000 1000 0011
srlv 4, 4, 2	00442006h	0000 0000 0100 0100 0010 0000 0000 0110
srav 4, 6, 5	00a62007h	0000 0000 1010 0110 0010 0000 0000 0111
sllv 6, 2, 4	00823004h	0000 0000 1000 0010 0011 0000 0000 0100
add 10, 4, 8	00885020h	0000 0000 1000 1000 0101 0000 0010 0000
sub 12, 6, 4	00c46022h	0000 0000 1100 0100 0110 0000 0010 0010
and 2, 2, 2	00421024h	0000 0000 0100 0010 0001 0000 0010 0100
or 4, 8, 4	01042025h	0000 0001 0000 0100 0010 0000 0010 0101
xor 5, 6, 7	00c72826h	0000 0000 1100 0111 0010 1000 0010 0110
nor 2, 4, 8	00881027h	0000 0000 1000 1000 0001 0000 0010 0111
slt 6, 10, 12	014c302ah	0000 0001 0100 1100 0011 0000 0010 1010
sll 6, 4, 2	00043080h	0000 0000 0000 0100 0011 0000 1000 0000
lb 3, 0(4)	80830000h	1000 0000 1000 0011 0000 0000 0000 0000
lh 4, 4(4)	84840004h	1000 0100 1000 0100 0000 0000 0000 0100
lw 5, 8(4)	8c850008h	1000 1100 1000 0101 0000 0000 0000 1000
lbu 6, 0(5)	90a60000h	1001 0000 1010 0110 0000 0000 0000 0000
lhu 7, 0(6)	94c70000h	1001 0100 1100 0111 0000 0000 0000 0000

9ce80000h	1001 1100 1110 1000 0000 0000 0000 0000
a1290000h	1010 0001 0010 1001 0000 0000 0000 0000
a54a0000h	1010 0101 0100 1010 0000 0000 0000 0000
ad6b0000h	1010 1101 0110 1011 0000 0000 0000 0000
20840002h	0010 0000 1000 0100 0000 0000 0000 0010
30820006h	0011 0000 1000 0010 0000 0000 0000 0110
34c404e8h	0011 0100 1100 0100 0000 0100 1110 1000
38e40006h	0011 1000 1110 0100 0000 0000 0000 0110
3c040008h	0011 1100 0000 0100 0000 0000 0000 1000
28840002h	0010 1000 1000 0100 0000 0000 0000 0010
10850008h	0001 0000 1000 0101 0000 0000 0000 1000
1486000ah	0001 0100 1000 0110 0000 0000 0000 1010
0800000ah	0000 1000 0000 0000 0000 0000 0000 1010
0c000018h	0000 1100 0000 0000 0000 0000 0001 1000
00c00008h	0000 0000 1100 0000 0000 0000 0000 1000
01801009h	0000 0001 1000 0000 0001 0000 0000 1001
fffffffh	1111 1111 1111 1111 1111 1111 1111 1111
	a1290000h a54a0000h a6b0000h 20840002h 30820006h 34c404e8h 38e40006h 3c040008h 28840002h 10850008h 1486000ah 0800000ah 0c000018h 00c00008h 01801009h

Unidad de Debug

Diagrama de Estado




Como se puede ver en el diagrama de estados, la unidad de debug se puede comportar de dos maneras. Si por la uart le llega un carácter "c", significa que se activa el modo continuo. En este modo se esperará a que el flag de end of program se active, para recién comenzar a transmitir todos los datos de los registros. Por otro lado, si por la uart se le envía un caracter "s", esta se pondrá a la espera de otra letra, la cual es el caracter "n" de next clock, por lo que entre clock y clock, se irá enviando por la uart el estado de todos los registros. Para controlar la ejecución del pipeline, la unidad de debug habilita o deshabilita la acción del clock sobre el datapath a través de la variable "datapathOn". Esto permite ejecutar instrucciones paso a paso y frenar la ejecución completamente a demanda del usuario. Por otro lado, este módulo cuenta con conexiones a los registros del procesador, registros de propósito general y a la memoria RAM para extraer datos de ellos.

La máquina de estados de la imagen anterior se compone de los siguientes: ☐ INIT: Inicialización de valores de la unidad de debug, para luego pasar al estado IDLE. ☐ IDLE: En este estado es donde se espera por el modo de ejecución a utilizar. Como se describió recientemente: ☐ Si recibe "c" pasa a modo continuo ☐ Si recibe "s" pasa a modo paso a paso (step) ☐ CONTINUO: habilita al pipeline y no lo interrumpe hasta que se llegue a la última instrucción END, momento en el cual se activa la bandera "endOfProgram" y se pasa al estado SEND. □ STEP: En este estado se queda a la espera del caracter "n", ya que solo se llega al mismo cuando el modo paso a paso es activado. En este estado se mantiene el pipeline inhabilitado. Cuando se detecta que llegó el caracter, habilita el datapath y pasa al estado WAIT (el cual desactiva el datapath ni bien se ingresa a este estado), lo que produce que se ejecute sólo un ciclo de instrucciones. ☐ WAIT: Se desactiva el datapath, y se pasa al estado SEND. Este estado es para esperar un ciclo de clock de modo que los datos estén listos. ☐ SEND: En la unidad de debug, se tiene inicializado un array con los datos de todos los registros a enviar, por lo que, cuando se llega a este estado se envia cada uno de los valores a la UART. Cuando un dato está listo se procede a enviar el próximo hasta completar la lista de todos los datos (recordar que por UART se envía de a 8 bits). Un caso particular es el envío de datos de la memoria RAM. Para lo cual existe un multiplexor "ramDataAddressMux" para darle el control a la unidad de Debug cuando se encuentre en estado SEND. Una vez finalizado: ☐ Si se detectó el fin del programa se pasa a IDLE □ De otro modo se pasa a STEP

Pipeline

Diagrama esquemático



Se presenta en un anexo, en formato PDF, el diagrama en máxima resolución (tamaño A0). La misma representa la interconexión de todas las unidades que conforman el procesador MIPS simplificado que se ha desarrollado.

Unidad de detección de riesgos (Hazards)

La unidad de detección de riesgos es la encargada de prevenir que no ocurran los diferentes riesgos identificados en un pipeline, los cuales pueden ser de datos o de control. Para ello tenemos tres tipos de control:

- Stall: Detener el avance de determinados datos que son inválidos momentáneamente, debido a que la operación actual necesita datos que todavía se están calculando dentro del pipeline. Se puede detener tanto el PC como cualquiera de los "Latches".
- Flush: Utilizado para introducir una burbuja, es decir, ingresando ceros a la "etapa de ejecución". Ésto se logra limpiando la salida del latch "ID_EX" cuando se activa la bandera correspondiente de "flush", evitando así que se propague información errónea.
- Forward (corto-circuito): Se encarga de proporcionar los datos necesarios en la "etapa de ejecución", proveniente de la etapa "Memory Access", cuando aún una instrucción no ha finalizado las 5 etapas del pipeline, pero estos datos ya están listos y no van a ser modificados.

Análisis del reporte de tiempos

Como se puede observar en el reporte obtenido del IDE Xilinx ISE (Design Summary -> Synthesis Report), la frecuencia máxima que es capaz de soportar nuestro pipeline es de 77.857 MHz. Esto es debido a los retardos que se tienen por los tiempos de propagación a lo largo de todo el pipeline.

```
Timing Summary:
 Speed Grade: -1
    Minimum period: 12.844ns (Maximum Frequency: 77.857MHz) ← Máxima frecuencia del clock
    Maximum output required time after clock: 3.615ns
    Maximum combinational path delay: 0.001ns
 All values displayed in nanoseconds (ns)
 Timing constraint: Default period analysis for Clock 'clock/clkout0
   Clock period: 12.844ns (frequency: 77.857MHz)
   Total number of paths / destination ports: 455574 / 2826
                               6.422ns (Levels of Logic = 17) \leftarrow Flujo de compuertas que más tiempo consume
Delay:
                                datapath/reg_bank/reg_file 0 832 (FF)
   Source:
   Destination:
                                 datapath/if_id/instruction_out_31 (FF)
   Source Clock:
                                     clock/clkout0 rising
   Destination Clock: clock/clkout0 falling
  Data Path: datapath/reg_bank/reg_file_0_832 to datapath/if_id/instruction_out_31
                                 fanout Delay Delay Logical Name (Net Name)
     Cell:in->out
1 0.029 0.000 datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<2> (datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<2> (datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<3> (datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<3> (datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<4> (datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_e
       MUXCY·CI->O
       MUXCY:CI->O
       MUXCY:CI->O
                                                                    0.000 datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<6> (datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<6>
      MUXCY:CI->O
                                                     0.029
                                                                    0.000 datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<7> (datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<7> 0.000 datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<7> 0.000 datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_cy<8>
                                                      0.029
       MUXCY:CI->O
                                                      0.029
       MUXCY:CI->O
                                                 1 0.029 0.000 datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2__c/<9> (datapath/Mcompar_branchSrcA[31]_branchSrcB[31]_equal_2_o_c/<9>
```

MUXCY:CI->O
UT6:I5->O
UT7:I4->O
UT7:

Total 6.422ns (2.322ns logic, 4.101ns route) (36.1% logic, 63.9% route)


A su vez, se puede observar el flujo que más tiempo consume. Este es el que va desde el "register_bank", analizando los parámetros de la instrucción, hacia el circuito combinacional que analiza si el salto puede ser tomado y el cálculo de la dirección del mismo, llegando el resultado al latch IF_ID. Este tiempo es de 6.422ns.

Test Bench


A través del programa ensamblador, se genera un archivo en formato ".coe" el cual contiene las siguientes instrucciones:

addi 1, 1, 3000	20210bb8h
addi 2, 2, 1500	204205dch
addi 3, 3, 1500	206305dch
beq 2, 3, 1	10430001h
addi 4, 4, 1	20840001h
sub 5, 1, 3	00232822h
beq 1, 2, 2	10220002h
addi 6, 6, 1	20c60001h
addi 7, 7, 1	20e70001h
END	fffffff;

En primera instancia, para poder simular localmente, se deben prefijar dos valores a la salida de la unidad UART. Uno de ellos es la bandera "uartDataAvailable" y se fija el valor "c" en la salida de la unidad UART, para simular el ingreso por teclado de la letra "c" y se desencadene así el modo de funcionamiento "continuo" que permite debuguear paso a paso el programa precargado en la memoria ROM de instrucciones que se auto generó mediante la herramienta IP Core (Intellectual Property Cores) provista por el framework Xilinx.



La carga de las instrucciones se realiza abriendo el módulo de memoria ROM IP Core e indicando la ubicación del archivo de programación como se muestra en la siguiente imagen:



Una vez seleccionado el archivo se presiona el botón "Generate" y se corre el test "Main Datapath Test".

A continuación se muestra el paso a paso (por clock) del banco de registros del procesador.

clock 0 clock with reset clock 6

	II. dk	1	_	U _b	dk	1	-	4	c/k	1
	reset	0		ų	reset	1		4	reset	0
	wr_enable3	0		Щ	wr_enable3	0		ч	wr_enable3	1
lb	** read addr1[4:0]	0	\triangleright	Y	read_addr1[4:0]	0	\triangleright	1	read_addr1[4:0]	2
lb.	read addr2[4:0]	0	b	Y	read_addr2[4:0]	0	⊳	1	read_addr2[4:0]	3
b	write addr3[4:0]	0	D	Y	write_addr3[4:0]	0	\triangleright	1	write_addr3[4:0]	1
Ь	write_data3[31:0]	0	>		write_data3[31:0]	0	⊳	I	write_data3[31:0]	3000
b	read data1[31:0]	0	D	- V	read_data1[31:0]	0	\triangleright		read_data1[31:0]	0
Ь	read data2[31:0]	0	>	- Ko	read_data2[31:0]	0	⊳	0	read_data2[31:0]	0
b	read data to debug 0[31:0]	0	D	- Vo	read_data_to_debug_0[31:0]	0	Þ	-0	read_data_to_debug_0[31:0]	0
b	read_data_to_debug_1[31:0]	0	>	-6	read_data_to_debug_1[31:0]	0	⊳	o	read_data_to_debug_1[31:0]	0
⊳	read data to debug 2[31:0]	0	>	-6	read_data_to_debug_2[31:0]	0	Þ	0	read_data_to_debug_2[31:0]	0
₽	read data to debug 3[31:0]	0	>		read_data_to_debug_3[31:0]	0	⊳	0	read_data_to_debug_3[31:0]	0
b	read data to debug 4[31:0]	0	>	-6	read_data_to_debug_4[31:0]	0	Þ	0	read_data_to_debug_4[31:0]	0
D	read_data_to_debug_5[31:0]	0	b	-6	read_data_to_debug_5[31:0]	0	₽	0	read_data_to_debug_5[31:0]	0
D	read_data_to_debug_6[31:0]	0	>	-6	read_data_to_debug_6[31:0]	0	Þ	0	read_data_to_debug_6[31:0]	0
⊳	read_data_to_debug_7[31:0]	0	>	0	read_data_to_debug_7[31:0]	0	⊳	0	read_data_to_debug_7[31:0]	0
\triangleright	read_data_to_debug_8[31:0]	0	>	-6	read_data_to_debug_8[31:0]	0	⊳		read_data_to_debug_8[31:0]	0
⊳	read_data_to_debug_9[31:0]	0	>	0	read_data_to_debug_9[31:0]	0	₽	0	read_data_to_debug_9[31:0]	0
D	Tead_data_to_debug_10[31:0]	0	\triangleright	-6	read_data_to_debug_10[31:0]	0	Þ	-6	read_data_to_debug_10[31:0]	0
⊳	Tead_data_to_debug_11[31:0]	0	⊳	0	read_data_to_debug_11[31:0]	0	₽		read_data_to_debug_11[31:0]	0
\triangleright	Tead_data_to_debug_12[31:0]	0	\triangleright	-6	read_data_to_debug_12[31:0]	0	Þ	-0	read_data_to_debug_12[31:0]	0
⊳	Tead_data_to_debug_13[31:0]	0	⊳	0	read_data_to_debug_13[31:0]	0	₽	0	read_data_to_debug_13[31:0]	0
\triangleright	read_data_to_debug_14[31:0]	0	>	- o	read_data_to_debug_14[31:0]	0	>	-0	read_data_to_debug_14[31:0]	0
⊳	Tead_data_to_debug_15[31:0]	0	\triangleright		read_data_to_debug_15[31:0]	0	⊳	0	read_data_to_debug_15[31:0]	0
\triangleright	₹ read_data_to_debug_16[31:0]	0	>	-6	read_data_to_debug_16[31:0]	0	Þ	-0	read_data_to_debug_16[31:0]	0
>	Tead_data_to_debug_17[31:0]	0	\triangleright	0	read_data_to_debug_17[31:0]	0	⊳	0	read_data_to_debug_17[31:0]	
>	Tead_data_to_debug_18[31:0]	0	>	-0	read_data_to_debug_18[31:0]	0	>	-0	read_data_to_debug_18[31:0]	
 	Tead_data_to_debug_19[31:0]	0	 >	O	read_data_to_debug_19[31:0]	0	⊳	0	read_data_to_debug_19[31:0]	0
>	Tead_data_to_debug_20[31:0]	0	>	-0	read_data_to_debug_20[31:0]	0	>	0	read_data_to_debug_20[31:0]	
\triangleright	Tead_data_to_debug_21[31:0]	0	⊳	0	read_data_to_debug_21[31:0]		⊳	-0	read_data_to_debug_21[31:0]	
>	Tead_data_to_debug_22[31:0]	0	\triangleright	-0	read_data_to_debug_22[31:0]		\triangleright	-0	read_data_to_debug_22[31:0]	
 	Tead_data_to_debug_23[31:0]	0	⊳	0	read_data_to_debug_23[31:0]		⊳	0	read_data_to_debug_23[31:0]	
>	Tead_data_to_debug_24[31:0]	0	⊳	-0	read_data_to_debug_24[31:0]	0	-	-0	read_data_to_debug_24[31:0]	0
la.		^	in.			^	in.			^
	clock 7				clock 8				clock 9	

clock 7 clock 8 clock 9

	Щ	clk	1	П	ч	clk	1		4	dk	1
	14	reset	0		ų.	reset	0		4	reset	0
	4	wr_enable3	1		ч	wr_enable3	1		Щ	wr_enable3	0
\triangleright	-	read_addr1[4:0]	2	Þ	1	read_addr1[4:0]	0	>	1	read_addr1[4:0]	1
- №	-	read_addr2[4:0]	3	Þ	I	read_addr2[4:0]	0	⊳	Ī	read_addr2[4:0]	3
⊳		write_addr3[4:0]	2	⊳		write_addr3[4:0]	3	⊳	1	write_addr3[4:0]	0
D	1	write_data3[31:0]	1500	⊳	1	write_data3[31:0]	1500	⊳	1	write_data3[31:0]	0
⊳	-6	read_data1[31:0]	0	⊳	-6	read_data1[31:0]	0	>	-0	read_data1[31:0]	3000
>		read_data2[31:0]	0	⊳		read_data2[31:0]	0	⊳	- O	read_data2[31:0]	1500
>	-6	read_data_to_debug_0[31:0]	0	⊳		read_data_to_debug_0[31:0]	0	>	-0	read_data_to_debug_0[31:0]	0
>		read_data_to_debug_1[31:0]	3000	⊳		read_data_to_debug_1[31:0]	3000	⊳	- O	read_data_to_debug_1[31:0]	3000
 	-6	read_data_to_debug_2[31:0]	0	⊳		read_data_to_debug_2[31:0]	1500	>	-0	read_data_to_debug_2[31:0]	1500
b	0	read_data_to_debug_3[31:0]	0	⊳	0	read_data_to_debug_3[31:0]	0	▶	- O	read_data_to_debug_3[31:0]	1500
>	-6	read_data_to_debug_4[31:0]	0	⊳	-6	read_data_to_debug_4[31:0]	0	>	-0	read_data_to_debug_4[31:0]	0
 	-0	read_data_to_debug_5[31:0]	0	⊳	-6	read_data_to_debug_5[31:0]	0	⊳	- O	read_data_to_debug_5[31:0]	0
>	-6	read_data_to_debug_6[31:0]	0	Þ	-6	read_data_to_debug_6[31:0]	0	>	- o	read_data_to_debug_6[31:0]	0
 	0	read_data_to_debug_7[31:0]	0	⊳	o	read_data_to_debug_7[31:0]	0	▶	0	read_data_to_debug_7[31:0]	0
\triangleright	-6	read_data_to_debug_8[31:0]	0	⊳	- to	read_data_to_debug_8[31:0]	0	>	-0	read_data_to_debug_8[31:0]	0
>	0	read_data_to_debug_9[31:0]	0	⊳	o	read_data_to_debug_9[31:0]	0	⊳	- O	read_data_to_debug_9[31:0]	0
\triangleright	-6	read_data_to_debug_10[31:0]	0	⊳	-6	read_data_to_debug_10[31:0]	0	>	- o	read_data_to_debug_10[31:0]	0
>	0	read_data_to_debug_11[31:0]	0	⊳	o	read_data_to_debug_11[31:0]	0	⊳	O	read_data_to_debug_11[31:0]	0
\triangleright	-6	read_data_to_debug_12[31:0]	0	⊳	-6	read_data_to_debug_12[31:0]	0	>	-0	read_data_to_debug_12[31:0]	0
⊳	0	read_data_to_debug_13[31:0]	0	⊳	- to	read_data_to_debug_13[31:0]	0	⊳	- to	read_data_to_debug_13[31:0]	
>	-0	read_data_to_debug_14[31:0]	0	⊳	-0	read_data_to_debug_14[31:0]	0	>	- o	read_data_to_debug_14[31:0]	0
>	0	read_data_to_debug_15[31:0]	0	⊳	- o	read_data_to_debug_15[31:0]	0	⊳	0	read_data_to_debug_15[31:0]	0
\triangleright	-0	read_data_to_debug_16[31:0]	0	⊳	-6	read_data_to_debug_16[31:0]	0	>	-0	read_data_to_debug_16[31:0]	0
>	0	read_data_to_debug_17[31:0]	0	⊳	O			>	- O	read_data_to_debug_17[31:0]	0
\triangleright	-0	read_data_to_debug_18[31:0]		⊳	-6			>	-0	read_data_to_debug_18[31:0]	0
⊳	0		0	⊳	- to	read_data_to_debug_19[31:0]		⊳	-O	read_data_to_debug_19[31:0]	0
\triangleright	-0		0	⊳	-6	read_data_to_debug_20[31:0]	0	>	-6	read_data_to_debug_20[31:0]	0
⊳	0		0	⊳	- to		0	⊳	0	read_data_to_debug_21[31:0]	0
 	-0	read_data_to_debug_22[31:0]		⊳	-0	read_data_to_debug_22[31:0]		\triangleright	-0	read_data_to_debug_22[31:0]	0
⊳	0	read_data_to_debug_23[31:0]	0	⊳	0	read_data_to_debug_23[31:0]		⊳	0	read_data_to_debug_23[31:0]	0
>	-0		0	⊳	-0	read_data_to_debug_24[31:0]		\triangleright	-0	read_data_to_debug_24[31:0]	0
la.			^	J 16.	-		^	la.	V	1 25(24.07	^

	4	dk	1		Щ	alk .	1		14	dk	1
	4	reset	0		Щ	reset	0		ч	reset	0
	4	wr_enable3	1		ч	wr_enable3	0		ч	wr_enable3	1
	¥	read_addr1[4:0]	7	\triangleright		read_addr1[4:0]	31	\triangleright		read_addr1[4:0]	31
 	I	read_addr2[4:0]	7	\triangleright	- I	read_addr2[4:0]	31	>		read_addr2[4:0]	31
>	1	write_addr3[4:0]	5	\triangleright	1	write_addr3[4:0]	2	\triangleright		write_addr3[4:0]	6
>	I	write_data3[31:0]	1500	\triangleright		write_data3[31:0]	1500	>	I	write_data3[31:0]	1
>	0	read_data1[31:0]	0	⊳		read_data1[31:0]	0	D		read_data1[31:0]	0
>	0	read_data2[31:0]	0	\triangleright		read_data2[31:0]	0	 		read_data2[31:0]	0
	0	read_data_to_debug_0[31:0]	0	\triangleright		read_data_to_debug_0[31:0]	0	\triangleright	-6	read_data_to_debug_0[31:0]	0
 	0	read_data_to_debug_1[31:0]	3000	\triangleright		read_data_to_debug_1[31:0]	3000	 		read_data_to_debug_1[31:0]	3000
>	ŏ	read_data_to_debug_2[31:0]	1500	\triangleright	-6	read_data_to_debug_2[31:0]	1500	>	-6	read_data_to_debug_2[31:0]	1500
 	o	read_data_to_debug_3[31:0]	1500	⊳	0	read_data_to_debug_3[31:0]	1500	>	0	read_data_to_debug_3[31:0]	1500
\triangleright	Ó	read_data_to_debug_4[31:0]	0	\triangleright	-6	read_data_to_debug_4[31:0]	0	>	-6	read_data_to_debug_4[31:0]	0
 	0	read_data_to_debug_5[31:0]	0	\triangleright	0	read_data_to_debug_5[31:0]	1500	>		read_data_to_debug_5[31:0]	1500
>	0	read_data_to_debug_6[31:0]	0	\triangleright		read_data_to_debug_6[31:0]	0	\triangleright		read_data_to_debug_6[31:0]	0
 	0	read_data_to_debug_7[31:0]	0	\triangleright		read_data_to_debug_7[31:0]	0	>	0	read_data_to_debug_7[31:0]	0
>	- o	read_data_to_debug_8[31:0]	0	\triangleright	-6	read_data_to_debug_8[31:0]	0	\triangleright			0
 	0	read_data_to_debug_9[31:0]	0	⊳	0	read_data_to_debug_9[31:0]	0	 	6	read_data_to_debug_9[31:0]	0
>	0	read_data_to_debug_10[31:0]	0	\triangleright		read_data_to_debug_10[31:0]	0	\triangleright	-6	read_data_to_debug_10[31:0]	0
 	0	read_data_to_debug_11[31:0]	0	\triangleright	0	read_data_to_debug_11[31:0]	0	>		read_data_to_debug_11[31:0]	0
>	- o	read_data_to_debug_12[31:0]	0	\triangleright	-0	read_data_to_debug_12[31:0]	0	\triangleright	-6	read_data_to_debug_12[31:0]	0
 	0	read_data_to_debug_13[31:0]	0	\triangleright		read_data_to_debug_13[31:0]	0	>	0	read_data_to_debug_13[31:0]	0
>	- o	read_data_to_debug_14[31:0]	0	\triangleright	-6	read_data_to_debug_14[31:0]	0	\triangleright		read_data_to_debug_14[31:0]	0
 	0	read_data_to_debug_15[31:0]	0	⊳	0	read_data_to_debug_15[31:0]	0	>	0	read_data_to_debug_15[31:0]	0
>	0	read_data_to_debug_16[31:0]	0	\triangleright		read_data_to_debug_16[31:0]	0	⊳	-6	read_data_to_debug_16[31:0]	0
 	0	read_data_to_debug_17[31:0]	0	\triangleright	0	read_data_to_debug_17[31:0]	0	\triangleright		read_data_to_debug_17[31:0]	0
>	0	read_data_to_debug_18[31:0]	0	\triangleright		read_data_to_debug_18[31:0]	0	\triangleright	-6	read_data_to_debug_18[31:0]	0
 	0	read_data_to_debug_19[31:0]	0	\triangleright	-0	read_data_to_debug_19[31:0]	0	>		read_data_to_debug_19[31:0]	0
>	0	read_data_to_debug_20[31:0]	0	\triangleright	-6	read_data_to_debug_20[31:0]	0	>	-6	read_data_to_debug_20[31:0]	0
 	0	read_data_to_debug_21[31:0]	0	\triangleright	-6	read_data_to_debug_21[31:0]	0	Þ		read_data_to_debug_21[31:0]	0
 	6	read_data_to_debug_22[31:0]	0	\triangleright	-6	read_data_to_debug_22[31:0]	0	>	-6		0
 	o	read_data_to_debug_23[31:0]	0	\triangleright	0	read_data_to_debug_23[31:0]	0	\triangleright		read_data_to_debug_23[31:0]	0
\triangleright	-6	read_data_to_debug_24[31:0]	0	\triangleright	-6	read_data_to_debug_24[31:0]	0	D	-	read_data_to_debug_24[31:0]	0
le.	-V	25524.07	^	la.	~	25521.07	^	la.	\rightarrow	25524.07	^

clock 15		clock 16

				_		
1	dk	1		1	alk .	1
1	reset	0		1	reset	0
Ų	wr_enable3	1		Щ	wr_enable3	0
>	read_addr1[4:0]	31	Þ		read_addr1[4:0]	31
I	read_addr2[4:0]	31	\triangleright		read_addr2[4:0]	31
▶ =	write_addr3[4:0]	7	\triangleright		write_addr3[4:0]	31
▶ ■	write_data3[31:0]	1	⊳		write_data3[31:0]	65535
▶ ■	read_data1[31:0]	0	\triangleright	-6	read_data1[31:0]	0
▶ ■	read_data2[31:0]	0	\triangleright	_0	read_data2[31:0]	0
▶ ■	read_data_to_debug_0[31:0]	0	\triangleright	-6	read_data_to_debug_0[31:0]	0
▶ ■	read_data_to_debug_1[31:0]	3000	\triangleright	0	read_data_to_debug_1[31:0]	3000
▶ ■	read_data_to_debug_2[31:0]	1500	Þ		read_data_to_debug_2[31:0]	1500
▶ ■	read_data_to_debug_3[31:0]	1500	⊳	0	read_data_to_debug_3[31:0]	1500
▶ ■	read_data_to_debug_4[31:0]	0	Þ		read_data_to_debug_4[31:0]	0
▶ ■	read_data_to_debug_5[31:0]	1500	⊳		read_data_to_debug_5[31:0]	1500
▶ ■	read_data_to_debug_6[31:0]	1	Þ		read_data_to_debug_6[31:0]	1
▶ ■	read_data_to_debug_7[31:0]	0	\triangleright		read_data_to_debug_7[31:0]	1
▶ ■	read_data_to_debug_8[31:0]	0	\triangleright	-6	read_data_to_debug_8[31:0]	0
>	read_data_to_debug_9[31:0]	0	\triangleright	-6	read_data_to_debug_9[31:0]	0
▶ ■	read_data_to_debug_10[31:0]	0	\triangleright	-6	read_data_to_debug_10[31:0]	0
>	read_data_to_debug_11[31:0]	0	\triangleright	-0	read_data_to_debug_11[31:0]	0
▶ ■	read_data_to_debug_12[31:0]	0	Þ	-6	read_data_to_debug_12[31:0]	0
▶ ■	read_data_to_debug_13[31:0]	0	Þ		read_data_to_debug_13[31:0]	0
▶ ■	read_data_to_debug_14[31:0]	0	Þ	-6	read_data_to_debug_14[31:0]	0
▶ ■	read_data_to_debug_15[31:0]	0	Þ	-6	read_data_to_debug_15[31:0]	0
▶ ■	read_data_to_debug_16[31:0]	0	Þ	-6	read_data_to_debug_16[31:0]	0
▶ ■	read_data_to_debug_17[31:0]	0	⊳		read_data_to_debug_17[31:0]	0
▶ ■	read_data_to_debug_18[31:0]	0	Þ		read_data_to_debug_18[31:0]	0
▶ ■	read_data_to_debug_19[31:0]	0	⊳		read_data_to_debug_19[31:0]	0
▶ ■	read_data_to_debug_20[31:0]	0	>	-6	read_data_to_debug_20[31:0]	0
▶ ■	read_data_to_debug_21[31:0]	0	⊳		read_data_to_debug_21[31:0]	0
▶ ■	read_data_to_debug_22[31:0]	0	>	-6	read_data_to_debug_22[31:0]	0
▶ ■	read_data_to_debug_23[31:0]	0	>	- K	read_data_to_debug_23[31:0]	0
▶ ■	read_data_to_debug_24[31:0]	0	>	-Y	read_data_to_debug_24[31:0]	0
. 7	25624.07	^	la.	~	25/24.07	^

Prueba de Implementación

Código assembler cargado en la placa de desarrollo


Archivo de Texto de Entrada (fuente.asm)	Archivo de Salida para Cargar en la Placa (salida.coe)
addi 1, 1, 3000	20210bb8,
addi 2, 2, 1500	204205dc,
addi 3, 3, 1000	206303e8,
addi 7, 7, 7	20e70007,
addi 9, 9, 15	2129000f,
addi 11, 11, 31	216b001f,
sw 9, 0(0)	ac090000,
add 1, 2, 3	00430820
sub 4, 1, 3	00232022
and 6, 1, 7	00273024
or 8, 1, 9	00294025
xor 10, 1, 11	002b5026,
addi 5, 5, 127	20a5007f,
lw 1, 0(0)	8c010000,
sub 12, 3, 1	00616022
END	fffffff;

Ejecución del ensamblador:


\$ python mipsAssembler.py fuente.asm -o salida.coe

Funcionamiento en modo "continuo":

Se envió el caracter "c" por UART, y se recibio el codigo binario de todos los registros:




Copiando el resultado en un archivo de texto plano con el nombre "binario.txt" y ejecutando "Debugger.py" (en la misma carpeta), se obtiene lo siguiente:



```
reg19: 0
reg20: 0
reg21: 0
reg22: 0
reg23: 0
reg24: 0
reg25: 0
reg26: 0
reg27: 0
rea28: 0
reg29: 0
reg30: 0
reg31: 0
MEMORIA RAM
memoryRamData[0]: 15
memoryRamData[1]: 0
memoryRamData[2]: 0
memoryRamData[3]: 0
memoryRamData[4]: 0
memoryRamData[5]: 0
memoryRamData[6]: 0
memoryRamData[7]: 0
memoryRamData[8]: 0
memoryRamData[9]: 0
memoryRamData[10]: 0
memoryRamData[11]: 0
memoryRamData[12]: 0
memoryRamData[13]: 0
memoryRamData[14]: 0
memoryRamData[15]: 0
```

Lo cual si lo comparamos con los registros de la simulación, obtenemos los mismos resultados:



Prueba de Implementación 2

Código assembler cargado en la placa de desarrollo


Archivo de Texto de Entrada (fuente.asm)	Archivo de Salida para Cargar en la Placa (salida.coe)
addi 1, 1, 3000	20210bb8,
addi 2, 2, 1500	204205dc,
addi 3, 3, 1000	206303e8,
beq 2, 3, 1	10430001,
addi 4, 4, 1	20840001,
sub 5, 1, 3	00232822,
beq 1, 1, 2	10220002,
addi 6, 6, 7	20c60001,
addi 6, 6, 7	20e70001,
END	fffffff;

Resultado obtenido

```
PC COUNTER
FE_pc / poFE: 13

LATCH IF-ID
IF_ID_pcNext / pcNextID: 0
IF_ID_pcNext / pcNextID: 13

LATCH ID-EX
ID_EX_aluControl / aluControlEX: 0
ID_EX_signimm / SigExtEX: 0
ID_EX_psignimm / SigExtEX: 0
ID_EX_readData1 / readData1EX: 0
ID_EX_readData1 / readData2/EX: 0
ID_EX_aluSrc / aluSnitItmm / aluSnitItmmEX: 1
ID_EX_mem/Vrite / mem/VriteEX: 0
ID_EX_mem/Tokeg / mem/Tokeg / m
```



Conclusión

Con el presente trabajo práctico, se ha podido dilucidar las bases que rigen el funcionamiento de los procesadores al día de hoy y nos ha permitido lograr entender cuáles son las limitaciones que se tienen a la hora de diseñar un procesador en cuanto a tiempos de respuesta de los circuitos, sincronización, consistencia y coherencia de datos, entre otros.