



תכן ספרתי וסינטיזה לוגית

פרויקט – חלק 2

אחמד מוחסן 324893197

עומר ותד 207510819

361.1.3611

הקדמה:

עיצוב המערכת מתאר מודול חומרה, אשר ככל הנראה מיישם פונקציות ליבה של אלגוריתם הצפנה כמו AES (Advanced Encryption Standard), והוא מאורגן סביב שלושה מצבי הפעלה עיקריים.

מקרה 1: איפוס המערכת (Reset State), הוא מצב יסודי וחיוני לשלמות המערכת. הוא מחייב ביצוע איפוס מלא של כל האותות הפנימיים, איפוס של משתנים, מונים ורגיסטרים למצב ההתחלתי שלהם. שלב זה מבטיח כי המערכת תתחיל כל פעולה ממצב נקי ומוגדר מראש, לפני ביצוע חישוב כלשהו.

מקרה 2: הפעלת פעולות SubBytes בלבד, מתמקד בטרנספורמציה הלא-לינארית של SubBytes. שלב זה כולל טעינת וקטור הקלט הנדרש למודול, ביצוע המרה של כל הבתים באמצעות טבלת S-Box (Substitution Box), ושמירת התוצאה ברגיסטר ייעודי. ביצוע זה מספק את הלא-לינאריות החיונית לצופן ומאפשר בדיקה נפרדת של רכיב קריטי זה.

מקרה 3: הפעלת פעולות SubBytes ולאחר מכן MixColumns, הוא המקרה המורכב ביותר ומדמה ביצוע שלב (Round) מלא של הצפנה על וקטור 128-ביט (בלוק הנתונים הסטנדרטי). הוא מתחיל בקבלת וקטור הקלט והחלוקה שלו למטריצת המצב בגודל בתים. לאחר מכן, מתבצעת הפעלת SubBytes, ותוצאתה מועברת מיד למודול MixColumns. ה-MixColumns מבצע פעולת ערבוב לינארית על עמודות המטריצה, פעולה המספקת פיזור (Diffusion) גבוה של הנתונים. התוצאה הסופית של שתי הטרנספורמציות הללו נשמרת לצורך הדפסה, בדיקה, או כקלט לשלב ההצפנה הבא. מבנה זה מבטיח כי ניתן לבדוק ולבצע בצורה ברורה הן את הרכיבים הבודדים והן את רצף הפעולות המלא.


איך עובד ה-TB:

הקוד משמש כסביבת אימות (verification) מסודרת שמפעילה את התכנון הדיגיטלי בסימולציה ובודקת את תקינותו באופן אוטומטי. מוגדר רצף עבודה מסונכרן לשעון כך שהגירויים מוזרמים בצורה מבוקרת וחוזרת, בדומה לאופן הפעולה בחומרה אמיתית. רצף הבדיקות מתקדם דרך מספר תרחישים פונקציונליים, כאשר כל תרחיש מופעל, ניתן לו זמן להתבצע, ולאחר מכן נבדקת התוצאה. Assertions משמשים לאכיפת התנהגות צפויה בנקודות זמן קריטיות, ומאפשרים גילוי מיידי של שגיאות או חריגות ללא תלות בצפייה ידנית בגלי האותות.


בנוסף לבדיקות מעבר/כישלון, הקוד כולל מנגנוני coverage למדידת עומק הבדיקה. Functional coverage עוקב אחר כך שכל מצבי הפעולה והמעברים החשובים אכן הופעלו במהלך הסימולציה, ובכך מספק אינדיקציה לשלמות תהליך האימות. השילוב בין assertions ל-coverage יוצר תמונה מלאה: assertions מבטיחים נכונות של מה שנבדק בפועל, בעוד coverage מראה עד כמה הבדיקה מקיפה. גישה זו מתאימה במיוחד להרצות רגרסיה, שבהן נדרש אימות אוטומטי, עקבי ומדיד של התכנון.

ה-RTL של המודול:


- ה-RTL של ה-FSM מ-QUARTUS:



- מערכת המצבים של ה-FSM מ-QUARTUS:




- ה-RTL של ה-FSM מ-Design Vision (עם Zoom-in):





מימוש ה-RTL של ה-FSM הגיוני משום שהוא תואם ישירות לדיאגרמת המצבים ולזרימת הבקרה המתוכננת: מצב האתחול מאפס ומכין את המערכת, ולאחריו המעברים בין SubBytes ו-MixColumns נקבעים בצורה דטרמיניסטית לפי אותות הבקרה. לוגיקת ה-next-state הקומבינטורית מופרדת בבירור מרגיסטר המצב הסקוונציאלי, מה שמבטיח התנהגות צפויה ונכונה בחומרה. התאמה זו בין קוד ה-RTL, הלוגיקה המסונתזת ותרשים המצבים מאשרת שה-FSM ממומש בצורה ברורה, נכונה ויעילה.

- ה-RTL של ה-subBytes ב-QUARTUS:





ה-RTL של ה-subBytes ב-Design Vision (עם Zoom-in):





הבלוק הזה מממש את שלב **SubBytes** של AES. הקלט ברוחב 128 סיביות מחולק ל-16 בתים של 8 סיביות כל אחד. עבור כל בית מופעל מופע נפרד של S-box (הריבועים הירוקים ב-RTL). כל S-box הוא טבלת חיפוש קומבינטורית שממירה בית אחד לבית אחר לפי טבלת ההצפנה של AES. כל ה-S-box פועלים במקביל, ולכן הפלט הוא פשוט 16 הבתים לאחר ההחלפה מחוברים יחד לרוחב של 128 סיביות.

- ה-RTL של ה-MixColumns ב-QUARTUS (גם עם zoom-in):




- ה-RTL של ה-MixColumns (גם עם zoom-in):



הבלוק הזה מממש את שלב **MixColumns** של AES. הקלט ברוחב 128 סיביות מפורק ל-16 בתים, שמסודרים לארבע עמודות של ארבעה בתים כל אחת. כל עמודה עוברת חישוב קבוע מראש: לכל אחד מארבעת הבתים בעמודה נוצרת גרסה חדשה שנבנית משילוב של כל ארבעת הבתים המקוריים, באמצעות הזזות ופעולות XOR כפי שמופיע ב-RTL. השילוב הזה יוצר ערבוב חזק בין הבתים בעמודה ומפזר מידע בין המיקומים השונים. לאחר שעובדים על כל ארבע העמודות, מחברים את התוצאות חזרה לפלט ברוחב 128 סיביות, שהוא תוצאת שלב MixColumns.

waveform עבור 2 ערכים:



הערכים שהשתמשנו בטסטבנץ' עם מה צפוי לקבל:

חישבנו את הערכים על נייר והשתמשנו בהם לבדוק אם המערכת שבנינו תקינה או לא.

Coverage report

בקובץ fsm.v:

Branch Coverage:				
Enabled Coverage	Bins	Hits	Misses	Coverage
-----	----	----	----	-----
Branches	20	20	0	100.00%

כיסוי הסעיפים הוא כעת 100% משום שה-testbench עודכן כך שיפעיל את כל צירופי הקלט הרלוונטיים, כולל המקרה שבו 1 = start ו-1 = chain במצב State_Reset. כתוצאה מכך, שני המסלולים של התנאי בשורה 41 מתבצעים, והכיסוי המלא של לוגיקת ה-FSM מושג.

Condition Coverage:				
Enabled Coverage	Bins	Covered	Misses	Coverage
-----	----	----	----	-----
Conditions	2	2	0	100.00%

כיסוי התנאים הוא 100% משום שכל התנאים הלוגיים בקוד נבדקו לשני הערכים האפשריים (אמת ושקר) במהלך הסימולציה. כלומר, ה-testbench הפעיל את כל צירופי התנאים הרלוונטיים, ולכן לא נותרו תנאים שלא כוסו.

Statement Coverage:				
Enabled Coverage	Bins	Hits	Misses	Coverage
-----	----	----	----	-----
Statements	28	28	0	100.00%

כיסוי הפקודות הוא 100%, כלומר כל פקודה ניתנת להרצה בקוד בוצעה לפחות פעם אחת במהלך הסימולציה. הדבר מעיד שכל לוגיקת ה-FSM הופעלה ושלא נותרו שורות קוד שלא נבדקו.

Toggle Coverage:				
Enabled Coverage	Bins	Hits	Misses	Coverage
-----	----	----	----	-----
Toggles	1308	1286	22	98.31%

כיסוי הטוגלים הוא 98.31%, כלומר רוב האותות בתכן עברו שינוי מ-0 ל-1 ומ-1 ל-0 במהלך הסימולציה. הטוגלים שלא כוסו שייכים בדרך כלל לביטים או מצבים שלא משתנים בתרחישי העבודה התקינים, ולכן ערך זה נחשב גבוה ומספק לאימות ה-FSM.

בקובץ ה-verification (ה-systemverilog):

COVERGROUP COVERAGE:				
Covergroup	Metric	Goal	Bins	Status

TYPE /fsm_tb_sv/fsm_states	100.00%	100	-	Covered
covered/total bins:	5	5	-	
missing/total bins:	0	5	-	
% Hit:	100.00%	100	-	
Coverpoint #coverpoint_0#	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
Coverpoint s	100.00%	100	-	Covered
covered/total bins:	2	2	-	
missing/total bins:	0	2	-	
% Hit:	100.00%	100	-	
Covergroup instance \fsm_tb_sv/cg_states	100.00%	100	-	Covered
covered/total bins:	5	5	-	
missing/total bins:	0	5	-	
% Hit:	100.00%	100	-	
Coverpoint #coverpoint_0#	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
bin reset	5	1	-	Covered
bin state1	18	1	-	Covered
bin state2	17	1	-	Covered
Coverpoint s	100.00%	100	-	Covered
covered/total bins:	2	2	-	
missing/total bins:	0	2	-	
% Hit:	100.00%	100	-	
bin reset_cmds	4	1	-	Covered
bin op_cmds	36	1	-	Covered
TYPE /fsm_tb_sv/fsm_transitions	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
Coverpoint #coverpoint_0#	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
Covergroup instance \fsm_tb_sv/cg_trans	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
Coverpoint #coverpoint_0#	100.00%	100	-	Covered
covered/total bins:	3	3	-	
missing/total bins:	0	3	-	
% Hit:	100.00%	100	-	
bin reset_to_s1	1	1	-	Covered
bin s1_to_s2	5	1	-	Covered
bin s2_to_s1	5	1	-	Covered
TOTAL COVERGROUP COVERAGE: 100.00% COVERGROUP TYPES: 2				

כיסוי ה-covergroups הוא 100%, מה שמעיד שכל התרחישים הפונקציונליים שהוגדרו נבדקו במהלך הסימולציה. המשמעות היא שכל הבינים הוגדרו והופעלו לפחות פעם אחת, ולכן ה-testbench עומד ביעדי האימות ומספק כיסוי פונקציונלי מלא של התכן.

ASSERTION RESULTS:			
Name	File(Line)	Failure Count	Pass Count

/fsm_tb_sv/assert__valid_data_when_done	sv_tb.sv(80)	0	1
/fsm_tb_sv/assert__one_cycle_done	sv_tb.sv(73)	0	1

תוצאות ה־assertions מראות כי לא התרחשו כשלים כלל במהלך הסימולציה, וכל האסרטים עברו בהצלחה. המשמעות היא שהתכונות הפונקציונליות שנבדקו נשמרו בכל מחזורי הפעולה, וה-FSM עומד בדרישות ההתנהגות שהוגדרו ללא הפרות.

Total Coverage By File (code coverage only, filtered view): 88.21%

כיסוי הקוד הכולל של 88.21% נחשב טוב משום שהוא משקף כיסוי מלא של הלוגיקה הפונקציונלית והתרחישים החוקיים של התכן. האזורים שלא כוסו שייכים בעיקר למסלולים שאינם קריטיים לפעולה התקינה או למצבים שאינם אמורים להתרחש לפי הגדרת המערכת וה-testbench. מאחר שכיסוי ה-FSM, המעברים, והדרישות ההתנהגותיות אומתו במלואם באמצעות covergroups ו-assertions, ניתן להסיק שרמת האימות גבוהה והמערכת פועלת כנדרש.

סינטזה לוגית:

בלי clock gating:

Area •

slow (File: /users_home/avivom/LibraryFiles/db/slow.db)

Number of ports:	261
Number of nets:	7692
Number of cells:	7560
Number of combinational cells:	7300
Number of sequential cells:	260
Number of macros/black boxes:	0
Number of buf/inv:	1158
Number of references:	39
Combinational area:	93302.195149
Buf/Inv area:	7703.942496
Noncombinational area:	13837.824173
Macro/Black Box area:	0.000000
Net Interconnect area:	undefined (No wire load specified)
Total cell area:	107140.019322
Total area:	undefined
Hierarchical area distribution	

	Global cell area

	Local cell area

Hierarchical cell	Absolute Percent Combi- Noncombi- Black- Design
	Total Total national national boxes

fsm	107140.0193 100.0 93302.1951 13837.8242 0.0000 fsm

Total	93302.1951 13837.8242 0.0000

Power •

Operating Conditions: slow Library: slow
Wire Load Model Mode: top

Global Operating Voltage = 1.62
Power-specific unit information :
Voltage Units = 1V
Capacitance Units = 1.000000pf
Time Units = 1ns
Dynamic Power Units = 1mW (derived from V,C,T units)
Leakage Power Units = 1pW

Attributes

i - Including register clock pin internal power

Cell Internal Power = 1.7049 mW (85%)
Net Switching Power = 309.6056 uW (15%)

Total Dynamic Power = 2.0145 mW (100%)

Cell Leakage Power = 2.5222 uW

Power Group	Internal Power	Switching Power	Leakage Power	Total Power	(%)	Attrs

io_pad	0.0000	0.0000	0.0000	0.0000	(0.00%)	
memory	0.0000	0.0000	0.0000	0.0000	(0.00%)	
black_box	0.0000	0.0000	0.0000	0.0000	(0.00%)	
clock_network	1.3083	0.0000	0.0000	1.3083	(64.87%)	i
register	0.1015	2.5713e-02	4.6134e+05	0.1276	(6.33%)	
sequential	0.0000	0.0000	0.0000	0.0000	(0.00%)	
combinational	0.2951	0.2839	2.0609e+06	0.5810	(28.81%)	

Total	1.7049 mW	0.3096 mW	2.5222e+06 pW	2.0170 mW		
i						

Timing •

Startpoint: data_out_reg[83]
(rising edge-triggered flip-flop clocked by clk)
Endpoint: data_out_reg[83]
(rising edge-triggered flip-flop clocked by clk)
Path Group: clk
Path Type: min

Point	Incr	Path

clock clk (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00
data_out_reg[83]/CK (DFFHQXL)	0.00	0.00 r
data_out_reg[83]/Q (DFFHQXL)	0.34	0.34 f
U14010/Y (AOI22XL)	0.16	0.50 r
U14016/Y (NAND2XL)	0.08	0.58 f
data_out_reg[83]/D (DFFHQXL)	0.00	0.58 f
data arrival time		0.58
clock clk (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00
data_out_reg[83]/CK (DFFHQXL)	0.00	0.00 r
library hold time	0.00	0.00
data required time		0.00

data required time		0.00
data arrival time		-0.58

slack (MET)		0.58

חישוב תדר מירבי:

$$f_{max} = \frac{1}{T_{current} - slack} = \frac{1}{(10 - 0.58) * 10^{-9}} \approx 106.157MHz$$

עם clock gating:

• Area

```
slow (File: /users_home/avivom/LibraryFiles/db/slow.db)
```

Number of ports:	267
Number of nets:	7422
Number of cells:	7286
Number of combinational cells:	7022
Number of sequential cells:	262
Number of macros/black boxes:	0
Number of buf/inv:	1027
Number of references:	42
Combinational area:	90371.636720
Buf/Inv area:	6832.425685
Noncombinational area:	13911.004974
Macro/Black Box area:	0.000000
Net Interconnect area:	undefined (No wire load specified)
Total cell area:	104282.641702
Total area:	undefined

Hierarchical area distribution

Hierarchical cell	Global cell area		Local cell area			Design
	Absolute Total	Percent Total	Combi-national	Noncombi-national	Black-boxes	
fsm	104282.6417	100.0	90345.0255	13837.8242	0.0000	fsm
clk_gate_data_out_reg	49.8960	0.0	13.3056	36.5904	0.0000	SNPS_CLOCK_GATE_HIGH_fsm_1
clk_gate_data_reg_reg	49.8960	0.0	13.3056	36.5904	0.0000	SNPS_CLOCK_GATE_HIGH_fsm_0
Total			90371.6367	13911.0050	0.0000	

• Power

Global Operating Voltage = 1.62
Power-specific unit information :
Voltage Units = 1V
Capacitance Units = 1.000000pf
Time Units = 1ns
Dynamic Power Units = 1mW (derived from V,C,T units)
Leakage Power Units = 1pW

Attributes

i - Including register clock pin internal power

Cell Internal Power	=	1.5149 mW	(77%)
Net Switching Power	=	465.1731 uW	(23%)

Total Dynamic Power	=	1.9801 mW	(100%)
Cell Leakage Power	=	2.5290 uW	

Power Group	Internal Power	Switching Power	Leakage Power	Total Power	(%)	Attr
io_pad	0.0000	0.0000	0.0000	0.0000	(0.00%)	
memory	0.0000	0.0000	0.0000	0.0000	(0.00%)	
black_box	0.0000	0.0000	0.0000	0.0000	(0.00%)	
clock_network	1.0554	0.1571	4.1486e+03	1.2126	(61.16%)	i
register	0.1412	1.6553e-02	4.0618e+05	0.1502	(7.98%)	
sequential	0.0000	0.0000	0.0000	0.0000	(0.00%)	
combinational	0.3183	0.2915	2.0386e+06	0.6118	(30.86%)	

Total	1.5149 mW	0.4652 mW	2.5290e+06 pW	1.9826 mW		
1						

• Timing:

Startpoint: current_state_reg[0]
(rising edge-triggered flip-flop clocked by clk)
Endpoint: calc_wait_reg
(rising edge-triggered flip-flop clocked by clk)
Path Group: clk
Path Type: min

Point	Incr	Path
clock clk (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00
current_state_reg[0]/CK (DFFHQX1)	0.00	0.00 r
current_state_reg[0]/Q (DFFHQX1)	0.29	0.29 f
U6950/Y (INVXL)	0.14	0.43 r
U6984/Y (AOI21XL)	0.10	0.53 f
calc_wait_reg/D (DFFHQX1)	0.00	0.53 f
data arrival time		0.53
clock clk (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00
calc_wait_reg/CK (DFFHQX1)	0.00	0.00 r
library hold time	-0.07	-0.07
data required time		-0.07
data required time		-0.07
data arrival time		-0.53
slack (MET)		0.61

חישוב תדר מירבי:

$$f_{max} = \frac{1}{T_{current} - slack} = \frac{1}{(10 - 0.61) * 10^{-9}} \approx 106.496 MHz$$

ב-area report ניתן לראות ששטח התאים הכולל של ה-FSM עם Clock Gating קטן מעט מזה של ה-FSM ללא Clock Gating, דבר שקורה משום ש-Design Vision משלב את ה-Clock Gating כחלק מתהליך האופטימיזציה הכללי של התכן. הפעלת ה-Clock Gating מאפשרת לכלי לארגן מחדש את מבנה הבקרה של ה-FSM ולבצע מיפוי יעיל יותר של הרכיבים, כך שההשפעה הכוללת על השטח היא קטנה מאוד ואף מובילה להקטנה קלה של השטח הכולל.

ב-power report ניתן לראות שה-FSM עם Clock Gating צורך פחות הספק דינמי לעומת ה-FSM ללא Clock Gating. הסיבה לכך היא ש-Clock Gating מפחית את פעילות השעון כאשר אין צורך בעדכון המצב, ולכן יש פחות מיתוג במהלך העבודה. כתוצאה מכך ההספק הדינמי הכולל קטן מעט, בעוד שההספק הסטטי (Leakage) נשאר כמעט זהה. ההבדל אינו גדול משום שה-FSM עצמו קטן יחסית, אך עדיין ניתן לראות חיסכון ברור בהספק, בעיקר בחלק הקשור לרשת השעון.

ב-timing report ניתן לראות שגם עם Clock Gating וגם בלעדיו כל מסלולי ה-timing עומדים בדרישות, עם Slack חיובי ודומה בשני המקרים. הוספת ה-Clock Gating לא יוצרת החמרה משמעותית בתזמון, משום שהיא משפיעה בעיקר על אופן הפעלת השעון ולא על המסלולים הקריטיים בין האוגרים. בהתאם לכך, תדר העבודה המרבי כמעט זהה: עם Clock Gating מתקבל $f_{max} \approx 106.496 MHz$ וללא Clock Gating $f_{max} \approx 106.157 MHz$, כאשר ההבדל הזניח נובע מאופטימיזציה פנימית מעט שונה של התכן.

לסיכום, שלושת הדו"חות מראים ש-Clock Gating הוטמע בצורה תקינה ויעילה. דו"ח השטח מצביע על שינוי זניח ואף הקטנה קלה בשטח הכולל, דו"ח ההספק מראה ירידה בהספק הדינמי בעיקר בזכות הפחתת פעילות השעון, ודו"ח התזמון מאשר שאין פגיעה בביצועים, עם f_{max} כמעט זהה ואף מעט גבוה יותר. יחד, התוצאות מדגימות ש-Clock Gating משיג חיסכון בהספק ללא מחיר משמעותי בשטח או בתזמון.