# بسم الله الرحمن الرحيم

# رحلتي من تغميس الشاي الى البروسيسور


جميع ما هو مكتوب خالى من حقوق الطبع والنشر وتمت كتابته لوجه الله عز وجل

# **Combinational Logic Design**

### Introduction:

في الاكترونيات الرقمية الدائرة عبارة عن شبكة تقوم بمعالجة المتغيرات ذات القيمة المنفصلة : ذات القيمة المنفصلة | discrete-valued variables

صورة لدائرة الرقمية:



- واحدة او اكثر من القيمة المنفصلة في الادخال •
- واحدة او اكثر من القيمة المنفصلة في الاخراج •
- functional specification : تصف العلاقة بين المدخلات
- timing specification : تصف التاخير بين تغيرات الادخال واستجابة


لما تشوف داخل الصندوق بتشوف تتكون الدوائر من

1. nodes : عقد .

2. elements: عناصر

العناصر هي بحد ذاتها عن دائرة ذات مدخلات ومخرجات و specification

العقد عبارة عن سلك ينقل الجهد متغيرا ذو قيمة منفصلة يتم تصنيف العقد على انها مدخلات ومخرجات او داخلية Internal.



توضح الصورة مكونة من ثلاث عناصر

E1,E2 & E3

و عقد

A ,B & C : مدخلات

مخرجات : Z & Y

والـ

هي عقدة داخلي بين الـ

E1 & E3

يتم تصنيف الدوائر الرقمية على انها متسلسلة

تعتمد مخرجات الدائرة فقط على القيم الحالية للمدخلات بمعنى اخر فهو يجمع القيم الادخال الحالية لحساب الاخراج

على سبيل المثال البوابة المنطقية

البوابة المنطقية: Logic Gate

هى دائرة تركيبية

تعتمد مخرجات الدائرة المتسلسلة على القيم للمخرجات بمعنى اخر يعتمد على تسلسل الادخال الدائرة المركبة combinational circuit

لا تحتوي على ذاكرة لكن الذاكرة التسلسلة لها ذاكرة

functional specification of a combinational circuit: يعتبر عن قيم الاخراج من حيث قيم الادخال الحالية

timing specification of a combinational circuit : تتكون من حدود منخفضة وعالية للتأخير منخفضة وعالية للتأخير

$$Y = F(A, B) = A + B$$

الصورة هاي بتوضح دائرة التركيبية مدخلين ومخرج واحد

على اليسار هيا المدخلات

A & B

والمخرجات على اليمين هيا


V

والرمز الداخل الصندوق CL

يشير الى انه يتم تنفيذه باستخدام المنطق التركيبي

هذا المثال تم تحديد الدالة او الوظيفة F عشان تعمل في منطق OR

Y = F(A,B) = A + B;



الصورة بتبين تطبيقين محتملين على الدائرة التركيبية


$$\begin{array}{cccc}
A & & & & & \\
B & & & & & \\
C_{\text{in}} & & & & & \\
\end{array}$$

$$\begin{array}{ccccc}
S & & & & & \\
C_{\text{out}} & & & & \\
\end{array}$$

$$S = A \oplus B \oplus C_{\text{in}}$$

 $C_{\text{out}} = AB + AC_{\text{in}} + BC_{\text{in}}$ 

الصورة هاي بتظهر دائرة تركابية يوجد لها اكثر من مدخل واحد تسمى full adder وراح نرجع لها بعدين




هذا الرسم ابسط بحيث نستخدم الشرطة المائلة ورقم بجوارة للاشارة يحدد الرقم عدد المدخلات 3 والاخر يحدد عدد المخرجات 2 والصورة التي في الاسفل تدل على ان لا يهم وجود عدد البتات او عدد بتات عشوائي من المدخلات والمخرجات

تعتبر دائرة تركيبية اذا كانت تتكون من عناصرة مترابطة

- كل عنصر من العناصر الدائرة هو مترابط بحد ذاته
- يتم تعين كل عقدة في الدائرة كمدخل لدائرة او يتم توصيلها بطرف اخراج واحد
- لا تحتوي المسائرات التراكبية على مسارات دائرية كل مسار عبر الدائرة يزور كل عقدة في الدائرة مرة واحدة او اكتر

مثال COMBINATIONAL CIRCUITS



اي من الدوائر في هاذي الصورة هي دوائر تركيبية حسب القواعد ؟

(a)
هي دائرة تركيبية مصنوعة من عنصرين تركيبين
I1 & I2

I2 & I8

لديها ثلاث عقد
N1,n2 & n3

العقدة الاوله هو مدخل الى الدائرة 12

العقدة الثانية هي عقدة داخلية وهي مخرجات 11 ومدخلات 12

العقدة الثالثة هي عقدة هو مخرج لدائرة 12

(b) ليست تراكبية بسبب وجود مسار XOR ويعود الى الادخال

(c) هی عقدة ترکیبیة

(d) ليست عقدة تركيبية بسبب العقدة تتصل بمخرج 14 & 13

(e) هي تركيبية دائرتين تراكبية تتصل الى دائرة تركيبية اكبر

(f) ليست تركيبية لانه المسار خلال عنصرين

# **BOOLEAN EQUATIONS**

المعادلات البولينية تتعامل مع المتغيرات التي تكون اما صحيحة او خاطئة لذا فهي مثالية لوصف المنطق الرقمي

راح نشرح بعض المصطلحات الشائعة الاستخدام في المعادلات البولينية بعدها نوضح كيفية كتابة معادلة منطقية لأى دالة منطقية في جدول الحقيقة الخاص بها

**Terminology:** 

الفكملة هاذي تسمى الناملة المكملة هاذي تسمى الناملة على سبيل المثال :
A,A`,B & B`

Literals
الـ A بنسميه

True Form
الـ `A بنسميه

در منسميه

لا يعني انه هو يحمل عدد 1 او من هذا القبيل بمعنى ان لا يوجد خط فوقه: True Form

يطلق على AND لواحد او اكثر من الحروف الـ
Literals
تسمى
product or an implicant
AB`C`
كلها
Implicants
لوظيفة مكونة من ثلاث متغيرات

هو منتج يشتمل جميع مدخلات الوظيفة: Minterm

AB'C'

: هو الـ مينتيرم للمتغيرات الثلاثة والحد الادنى لهذا الموضوع هو ان يكون يوجد 3 متغيرات لكن اذا كان AB لا يعتبر مينتيرم

وكمان الـ

OR

فان واحد او اكثر من القيم الحرفية يسمى

Sum

هو مجموع يجمع كافة مدخلات الدالة: Maxterm

يسمى هذا A + B + C : Maxterm

ترتیب المعادلات مهم عند تفسیر الـ
Boolean equations

Y = A + BC mean Y = (A OR B) or Y = A OR (B AND C)?

في المعادلات البولينية الاولوية لـ

NOT

وبعدها

AND

وبعدها

OR

يعني الصحيح هو

Y = A OR (B AND C)

اي تعبير بوليني يمكن كتابته باربع صور

**Sum-of-Products (SOP)** 

مثال F = ABC + ABC` + AB`C

لو تلاحظ مثل ما شرحنا احد رموز الـ AND مش لازم تنكتب بس هي بين الاحرف حاليا A AND B يعني مضربين في بعض عشان هيك اسمها تجميع حواصل الضرب

**Canonical SOP** 

مبدئیا بنرمز لها برمز سیقما (Σ) مجموع یعني

تعتبر  $F(A,B,C) = \Sigma(1,3,4,6)$  تكتب هكذا وهيا minterms تعتبر طيب كم متغير هو في 3 حلو على اي وبدنا نعمل على عدد الثنائي 2 يعني  $8 = 2^3$  عشان هيك بدنا 8 ارقام يعنى لو تلاحظ

مجموع عددهم مش بنجمع ارقام هم  $2^{8}$  هم  $2^{8}$  ارقام يعني راح يبدأ من  $2^{8}$  الى  $2^{8}$  يعني مستحيل نلاقي رقم اكبر من  $2^{8}$  هون

F(A,B,C) = Σ(0,1,3,6) يعني الارقام الي مش موجودة هون بتكتبها في الكانوكل الثاني و العكس صحيح شوف مثال في في الكانوكل تجميع حواصل الضرب مافيو 2 حطيناها في حواصل ضرب المجموع الخ.

 $F(A,B,C) = \Pi(0,2,5,7)$ 

**Product-of-Sum (POS)** 

مثال : (`F = (A+B+C)&(A+B`+C`)&(A`+B+C) هاي اسمها حواصل ضرب المجموع الي بين الاحرف مجموعين بينهم OR وفي الاخر بنضربهم في بعض

canonical POS


نرمز لها برمز باي (□)

 $2^3 = 8$ 

0 الى 7 راح نكتب الارقام الي مش موجود هناك راح نكتبو هون والعكس صحيح

 $F(A,B,C) = \Pi(0,2,5,7)$ 

تعال نستنتج الاربع صور هضولا من الـ truth table جدول الحقيقة وكيف من صورة وحدة نجيب منها 3 صور



لما نيجي نجيب الـ SoP اول اشئ بدنا نشوف صورة الـ F الي خرجو 1

عندي يعني 4 من قيم الواحد يعني 4 تيرم عندي F = ABC + ABC + ABC + ABC حاليا الرقم الي عليه 0 او نفي بدنا نحط عليه نفي

F = A'B'C + A'BC + AB'C' + ABC'

لما نيجي نجيب الـ Pos اول اشئ بدنا نشوف صورة الـ F الي خرجو 0

حاليا جبنا صورهم من جدول الحقيقة

**Canonical SOP** 

نفس الموضوع لكن بدنا نجيب الارقام الثنائية الموجودة في جدول الحقيقة

001 011 100 110

الان بدنا نحولها لعشري

001 -> 1

011 -> 3

100 -> 4

110 -> 6

 $F(A,B,C) = \Sigma(0,1,3,6)$ 

**Canonical POS** 

000 010 101 111

000 -> 0

010 -> 2

101 -> 5

111 -> 7

 $F(A,B,C) = \Pi(0,2,5,7)$ 

# **BOOLEAN ALGEBRA**

زي ما بتقدر في الجبر العادي انك تبني تعبير يكون ابسط بتقدر كمان تستخدم الجبر البوليني عشان تبني معادلات بسيطة عشان تبسطها تكون اكثر سهولة.

قواعدة الجبر البوليني بتشبه كثير قواعد الجبر العادي ولكن في بعض الحالات الجبر البوليني بكون ابسط لانو المتغيرات عندها قيمتين محتملين فقط الـ 0 و الـ 1.

بعتمد الجبر البوليني على مجموعة من الـ axioms التي نفترض انها صحيحة

الـ axioms : البديهات غير قابلة للاثبات بمعنى انه لا يمكن اثبات التعريف ومن هاي البديهيات نثبت جميع نظريات الجبر البوليني.

# جدول يبين ما نقصد به:

Axiom		Dual		Name
A1	B = 0 if B ≠ 1	A1`	<b>B</b> = 1 if B ≠ 0	Binary
				Field
A2	0` = 1	A2`	1`=0	NOT
А3	0 AND 0 =	A3`	1 + 1 = 1	AND/OR
	0			
A4	1 AND 1 =	A4`	0 + 0 = 0	AND/OR
	1			
A5	0 AND 1 =	A5`	1+0=0+	AND/OR
	1 AND 0 =		1 = 1	
	0			

### **Axioms**

الجدول هاض بنص على بديهيات الجبر البوليني تحدد هاذي البديهيات الخمسة الـ Dual تاعهم والـ NOT , AND & OR

الاولى بتنص على انو المتغير البوليني B يساوي 0 اذا لم تكن 1.

تنص البديهيه 'A1 على انو بكون 1 اذا لم تكن 0 .

A1 & A1 اذا كنا نعمل على حقل منطقى فيو 0 او 1.

الـ `A2 AND A2 بتحدد عملية NOT.

والـ AS الى A5 بتحدد AND والـ `AS الى `A5 بتحدد OR.

### **Theorems of One Variable**

	Theorem		Dual	Name
T6	$B \bullet C = C \bullet B$	T6'	B+C=C+B	Commutativity
T7	$(B \bullet C) \bullet D = B \bullet (C \bullet D)$	T7′	(B+C)+D=B+(C+D)	Associativity
Т8	$(B \bullet C) + (B \bullet D) = B \bullet (C + D)$	T8'	$(B+C) \bullet (B+D) = B + (C \bullet D)$	Distributivity
Т9	$B \bullet (B+C) = B$	T9′	$B + (B \bullet C) = B$	Covering
T10	$(B \bullet C) + (B \bullet \overline{C}) = B$	T10'	$(B+C) \bullet (B+\overline{C}) = B$	Combining
T11	$(B \bullet C) + (\overline{B} \bullet D) + (C \bullet D)$ = $B \bullet C + \overline{B} \bullet D$	T11′	$(B+C) \bullet (\overline{B}+D) \bullet (C+D)$ = $(B+C) \bullet (\overline{B}+D)$	Consensus
T12	$\overline{B_0 \bullet B_1 \bullet B_2 \dots} = (\overline{B_0} + \overline{B_1} + \overline{B_2} \dots)$	T12′	$ \overline{B_0 + B_1 + B_2 \dots}  = (\overline{B_0} \bullet \overline{B_1} \bullet \overline{B_2} \dots) $	De Morgan's Theorem


الجدول هاض بصف نظريات من T6 الى T12 كيفية تبسيط المعادلات التي تتضمن اكثر من متغير واحد. الـ T6 و T7 بعملو مثل الجبر العادي الي هو Commutativity and associativity. التبادل ما باثر ترتيب المدخلات لوظيفة AND او OR على قيمة المخرجات. من خلال العملية التجيمية او الترابطات لا تؤثر المجموعات المحددة على قيمة المخرجات. الـ T8 نظرية التوزيع هاي هي نفسها موجودة في الجبر العادي لكن الـ T8 ليست كذالك.

من خلال الـ T8 يتم توزيع الـ AND على الـ OR وفي `T8 العكس الـ OR يتم توزيعها على AND. في الجبر التقليدي يوزع الضرب على الجمع ولكن الجمع لا يوزع على الضرب.

الـ T9 الى الـ T12 بتسمح لنا من التخلص من المتغيرات الزائدة عند الحاجة.

نظرية T12 De Morgan's Theorem نظرية قوية في التصميم الرقمي توضح النظرية ان مكمل حاصل ضرب جميع تيرم يساوي مجموع مكمل تيرم والعكس صحيح.

وفقا لنظرية مورجان بوابة الـ NAND بتعادل الـ OR GATE ذات المدخلات المقلوبه. وكمان الـ NOR تعادل بوابة الـ AND ذات المدخلات المقلوبه.



بنقدر نستخدمها في التبادل.

الدائرة هاي الصغرة بتشوفها في البوابة هاي بكون اسمها bubble فقاعة الي بتادي الى انها تقلب القيمة مثال ممكن قلب من الـ AND الى الـ OR.

مثال في الصورة تتكون بوابة الـ NAND من الـ AND وجود فقاعه الي هي اصلا NOT ممكن تشوفها من الصورة.

اذا كانت اله الفقاعة في الادخال بتكون بتعكس القيمة نفسها واذا كانت في عند الاخراج بتعكس الاخراج.

# قواعدة اساسية لدفع الفقاعات:

- 1. Pushing bubbles backward : دفع الفقاعات من المخرج او الى الامام تغيير البوابة من OR الى OR و العكس صحيح.
  - 2. يؤدي دفع الفقاعة من المخرج آلى المدخلات الفقاعة تضع على مدخلات البوابة.
    - 3. دفع الفقاعات على بوابات الادخال يوضع الفقاعه على المخرج.

#### The Truth Behind It All

قد يتسأل القارئ الفضولي عن كيفية اثبات النظريات يمكن اثباتها عكس البديهيات الموضوع سهل كيف تثبتها للنظريات انك تحط القيم المحتمله يمكنك اثباتها عن طريق جدول الحقيقة.

### **Simplifying Equations**

النظريات الى شرحناها بتساعدنا على تبسيط الجبر البوليني.

### **FROM LOGIC TO GATES**

الرسم التخطيطي(schematic) هو الـ (diagram) رسم تخطيطي للدائرات الرقمية يوضح العناصر والاسلاك التي تربطها ببعضها البعض.




Figure 2.23 Schematic of  $Y = \overline{A} \overline{B} \overline{C} + A \overline{B} \overline{C} + A \overline{B} C$ 

على سبيل المثال هذا الرسم التخطيطي يوضح. Y = A`B`C` + AB`C` + AB`C:

ومن خلال رسم المخططات بطريقة متسقة نجعلها اسهل للقراءة وتصحيح الاخطاء.

- الادخالات موجودة في الاعلى او على اليمين
- المخرجات موجودة في الاسفل او على اليسار
  - تدفق البوابات من اليسار الى اليمين
- الاسلاك المستقيمة افضل في الاستخدام في من الاسلاك ذات زوابة متعددة
  - يتم توصيل دائما الاسلاك عند تقاطع على شكل T
  - تشير النقطة التي تتقاطع فيها الاسلاك الى وجود اتصال بين الاسلاك
    - الاسلاك المتقاطعة بدون نقاط لا تؤدي الى اي اتصال

التخطيط بشكل منهجي مثل الموجود في الصورة اول اشئ ارسم الاعمدة للمدخلات حط العاكسات في الاعمدة المجاورة لتوفير complementary للمدخلات اذا لزم الامر السم الـ AND لكل AND لكل مخرج ارسم بوابة OR متصلة في minterms المتعلقة بذالك المخرج.

يسمى هذا النمط بالمصفوفة المنطقية القابلة للبرمجة PLA) programmable logic array (PLA)




Figure 2.25 Schematic of  $Y = \overline{B} \overline{C} + A\overline{B}$ 

الصورة هاي بتظهر تنفيذ المعادلة المبسطة.

يمكننا تقليل عدد البوابات بشكل اكبر ولو عن طريق عاكس واحد من خلال الاستفادة من البوابات المعكوسة (inverting gates) لاحظ ان BC عبارة عن AND بمدخلات مقلوبة لنتخلص من العاكس الموجود في C

نتذكر ليش نظريات مورجان مهمه نظرا لنظريته فان AND مع مدخلات مقلوبة تفعادل الـ NOR

اعتمادا على تقنية التنفيذ قد يكون من الارخص استخدام اقل عدد من البوابات او استخدام انواع معينة من الابواب مثال يتم تفضيل الـ بوابات المعكسة على العادية مثل NAND NOR على OR AND في الـ CMOS implementations




Figure 2.26 Schematic using fewer gates

# KARNAUGH MAPS

بعد ما عملنا مع عدة عمليات من ناحية انو نصغر المعادلات البولينية باستخدام الجبر البوليني نفسو وكمان هذا الموضوع حذر اذا صار في اي غلط الموضوع راح يصير معادلة مختلفة بدلا من انها معادلة مسطة.

Karnaugh maps (K-maps) : هي طريقة روسمية لتبسيط المعادلات البولينية.

تعمل الـ k-maps بشكل جيد مع المشكلات التي تحتوي على ما يصل الى اربعة متغيرات.

والاهم من ذالك انها تعطي نظرة ثاقبة لمعالجة المعادلات الولينية يعني هي بتعطي معلومات اكثر من الـ Truth table

بتوخذ شكلين من الـ SoP & PoS هو بشبه الجدول ونقوم بملئها بصفر و الواحد بنظام العد الثنائي.

Α	В	C	Y	YA	D				Υ .	-			
0	0	0	1	C	00	01	11	10	CA	00 B	01	11	10
0	1	0	0	0	1	0	0	0	0	ABC		$AB\overline{C}$	ABC
0 1	0	0	0							7,00	7100	ADO	ABO
1 1	0 1	1	0	1	1	0	0	0	1	$\bar{A}\bar{B}C$	$\overline{A}BC$	ABC	ABC
1	1	1	0	l					J				
(a)				(b)					(c)				

الصورة هاي بتبين الـ K-Maps والـ Truth Table فيها 3 مدخلات. الصف العلوي من الـ k-maps القيم الاربعة المحتلمة للمدخلات B & A والعامود الايسار قيمتين المعتملين لـ C

A & B بمعنى قيمتين 2<sup>2</sup> بكون بساوي 4 يعني A 0 0 10 11 01

والـ C هي قيمة وحدة يعنى 21 بساوي 2 يعنى قيمتين 0 و 1

# كل مربع موجود في الـ K-Maps يشبه الـ Truth table ويحتوي على قيمة اخراج ٧

على سبيل المثال المربع العلوي على اليسار مع الصف الاول يتوافع مع الـ Truth Table وبشير انو على الدهاد. (0,0,0) ابكون الاخراج 1 بزبط نفس الـ Truth Table كل مربع في الـ k-maps بمثل single minterm


وكل مربع او مينيتيرم بختلف عن المربع المجاور في single variable هذا يعني ان المربعات المجاورة تشترك في نفس القيم الحرفية باستثناء واحد بشكل True في مربع واحد وبصورة مكملة.

على سبيل المثال المربعات التي تمثيل حدين الـ A BC متجاورين لكن تختلف قيمهم.

ربما لاحظت ان المجموعتين A & B في الصف العلوي مترتبه بترتيب 10 10 11 10 وهاض بكون اسمو الـ Gray code وهاض بختلف عن ترتيب الثنائي العادي الي هو 11 10 00 00 .

وحاليا بدنا نسوي K-map

# بدنا نحولها لخلاية للجدول هذا حاليا بدنا نسوى 4 خلايا و 4 خانات مربعات



الـ x بكون الها حالتين يا 0 او 1 و الـ y نفس الموضوع طيب حاليا صفر وصفر كـ مينتيرم كم بكون ؟ صفر طيب صفر و واحد راح يكون واحد طيب واحد وصفر راح يكون واحد يعني طيب واحد و واحد راح يكون كمان واحد وراح نرتبهم كـ  $m^n$ 


 $m^0$  الـ  $m^2$  الـ  $m^2$  الـ  $m^2$ 

قيمة الـ m0 هي 00 وقيمة الـ m2 هي 10 كم الاختلاف بينهم ؟ بختلفو برمز واحد فقط. نشوف حاليا كمان الـ m2 و الـ m3 قيمة الـ m3 هي 11 كم مقادر الاختلاف بيناتهم ؟ مختلفين في متغير واحد فقط.


X 4 5 -	Jz 2 8=1	- `ৠ	2 0 0	0 4	<b>1</b> 0	1_1
+ 42	σ <del></del> 4ረ	γ,				
0 1 0		1				
100						
104						

لو تلاحظ في بين الـ 01 و 10 مختلف بمتغيرين يعني الـ 0 هي في الخانه المجاوره 1 والعكس صحيح يعني متغيرين واحد فقط عشان هيك راح نستخدم الـ يعني متغيرين واحد فقط عشان هيك راح نستخدم الـ gray code ممكن تتعلمو لحالك مافي اي مشكله المهم تكون عارفو على الاقل المهم راح نقلب الـ 10 و الـ 11 بحيث يكون في اختلاف بمتغير واحد فقط

يعني راح يصير زي هيك:



# راح نعبي المربعات:



وكيفية القراءة مثال الـ MO راح تكون لو تشوف عند الـ x هي 0 وعند الـ yz هي 00 يعني راح تكون 000 الـ MI هي عند الـ x عند الـ x هي 01 يعني راح تكون 001 وهكذا الـ x هي 01 يعني راح تكون 001 وهكذا

تكتب الـ Kmap بطول بالعرض بلي تحبو المهم يكون الترتيب صح وهاي بداية عن الـ kmap

هون شرح لـ kmap افضل بكثير:

https://www.youtube.com/watch?v=Q8MULkpPFTo

# **COMBINATIONAL BUILDING BLOCKS**

Combinational logic : غالبا ما يتم تجميعه في وحدات بناء اكبر لبناء انظمة اكثر تعقيدا.

يعد هذا الموضوع تطبيقا لمبدأ التجريد حيث يقوم باخفاء التفاصيل غير الضروية على مستوى اله -AND AND بمعنى هو تصميم الكترونيه تقوم باداء وظائف هي تعتمد فقط على الدوائر الرقمية مثل OR NOT الامالات الداخله المبدأ الاساسي هنا هو تجميع البوابات الرقمية والـ Combinational logic الى كتل بنائية اكبر واكثر تعقيدا يساعد على تنظيم الدوائر وتقسيمها الى اقسام منفصلة بدل ما كل بوابة بتعمل لحالها هذه الكتل البنائيه تكون كانها وحدات او مكونات اساسية تتستخدم لبناء نظم اكبر مثل الـ Bit adders والـ DSP System

# **Multiplexers**


Multiplexers : هي بتكون بتستخدم كثير بين الـ Multiplexers


لانهم بتستخدمو مخرج واحد من بين عدة مدخلات محتملة مبنيه على قيمة الاشارة ويسمى ايضا MUX كاختصار

D <sub>0</sub>		S	· Y
S	0 0 1 1 0 0	D <sub>0</sub> 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1	
0 0 0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
		1	
1 1 1	1	0	
1	1	1	

الصورة هاي بتوضح الـ schematic and truth table لـ schematic and truth table الي هو S و مخرج واحد الي بناء على الـ S ويطلق كمان الملتيبلكسر بختار بين مدخلي البيانات بناء على الـ S ويطلق كمان على الـ S الـ S ويطلق كمان على الـ S الـ


2:1 multiplexer : يمكن انشاؤه من SoP مثل ما راح تشوف الصورة :





يمكن ان تستمدو المعادلة المنطقية لـ MUX باستخدام الـ K-maps او K-maps مكن ان تستمدو المعادلة المنطقية لـ MUX باستخدام الـ OR if S = 1 AND D1 is 1 (S' \* D1) + (S' \* D1) عند المعادلة المنطقية الـ Y = (S \* D1) + (S' \* D0)


وكمان بتقدر تبني الـ MUX من الـ tristate buffers




الـ tristate enables : يتم ترتيبها بحيث يكون الـ tristate buffer نشط دائما لما الـ S=0 يتم تشغيل S=0 مما يسمح لـ S=0 بتدفق الى S=0 لما الـ S=0 يتم تشغيل S=0 مما يسمح لـ S=0 بندفق الى S=0

# **Wider Multiplexers**

الـ 4:1 MUX يحتوي على اربعة مداخل بيانات ومخرج واحد



في select signals عند الشحطه لو تلاحظ عشان تختار بين مدخلات البيانات الاربعة. يمكن انشاء الـ Mux من خلال الـ Sop او Logic او multiple 2:1 mux مثل الي في الصورة




الـ product terms يمكن انها تشتغل باستخدام بوابات الـ AND والـ inverters . وكمان من الـ Decoder الي راح نشرحو. الـ wider mux 8:1 16:1 الخ يمكن بنائهم من خلال الطرق الموجودة في هاي الصورة.

بشكل عام يحتاج الـ MUX N:1 بحتاج الى خيوط بقدر log2<sup>N</sup> وفي الاخر يعتمد خيار التنفيذ الأفضل على التكنولوجيا المستهدفة.

### **Multiplexer Logic**

يمكن استخدام الـ MUX كجداول (lookup tables) لأنجاز الـ MUX





مثل الي في صورة بستخدام MUX يستخدم مدخلين بيانات لتنفيذ الـ AND Gate . المدخلات A & B مثل الخيوط.

الملتيبلكسر مدخلين البيانات الخاصه به يتم توصيله ب 0 او 1 وفقا لصف الي موجود امامه في الـ Truth Table

الـ 2N-Input MUX يمكن برمجته لأداء اي وظيفة منطقية ذات ادخال N-input logic function من خلال تطبيق الـ 0 و 1 على مدخلات البيانات المناسبة.

تغير مدخلات البيانات يمكن اعادة برمجة الـ MUX ويقوم بانجاز وظيفة اخرى.





الصورة هاي بتوضح وظائف الـ AND & XOR ذات مدخلين يتم تنفيذها من خلال 2:1 MUX . اول اشئ بدينا في Truth Table ثم نقوم بدمج ازواج من الصفوف لتخلص من الصف الي على اقصى اليمين من خلال انو نحط الـ output terms بس.


مثال في حالة الـ AND عندما يكون الـ A = 0 يكون الـ A = 0 بغض النظر عن B . اذا الـ A = 0 اذا الـ A = 0 اذا الـ A = 0 بكون A = 0 الـ A = 0 بمعنى رياضى افضل :

$$Y = 0$$
 if  $(B = 0 Y = 0)$ 

$$Y = 1 \text{ if } (B = 1 Y = B)$$

## **Decoders**

الـ Decoder عندو N Input وبخرج N Outputs يؤكد احد المخرجات على مجموعة المدخلات.



$A_1$	$A_0$	<i>Y</i> <sub>3</sub>	$Y_2$	$Y_1$	$Y_0$
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

### 2:4 Decoder

عندما:

A1:0 = 00

.Y0 = is 1

عندما:

A1:0 = 01

Y1 = 1

الخ

المخرج هون اسمو one-hot اسمو Hot لان حرفيا بكون hot بكون في احد حالاتو HIGH في وقت معين.

المثال هذا حلو بستخدم 4 AND Gate بوابات كل بوابة بتعتمد على الـ true او الـ

complementary لكل مدخل.


بشكل عام يمكن انشاء Decoder من N:2N يعني N-input و N-input تقبل مجموعات مختلفة من المدخلات الـ true او الـ complementary inputs بمعنى 0 او 1.

کل Decoder الله Decoder هاض بمثل output کل


1 = ٧٥ اذا كان الادخال 0 0 بمعنى هو يساوي صفر في العشري فهكذا يتم تمثيله

1 = 1 لما يكون 01 بمعنى انه واحد في العشري.

الرسم ديغرامي راح يكون بهاض الشكل:



يمكن دمج الـ OR Gate لكي تقوم ببناء



الصورة هاي بتوضح XNOR Gate ذات مدخلين باستخدام 2:4 Decoder لان كل مخرج فكل مخرج مخرج فكل مخرج مثل single minterm .  $Y = A \cap B$ 


عند استخدام الـ Decoder لبناء logic يكون من السهل تعبير عن الوظائف كـ Truth Table او SoP

في الاقسام السابقة كنا مهتمين في المقام الاول بما اذا كانت الدائرة تعمل بشكل مثالي ام لا من الناحية المثالية باستخدام اقل عدد من البوابات.

اي مصمم دوائر متمرس احد المشكلات الاكثر صعوبة في تصميم الداوئر هو التوقيت جعل الدائرة تعمل بسرعة.

الـ Output بوخذ وقت لتغير المدخلات.

الصورة هاي توضح التاخير بين الادخال والاخراج في الـ buffer gate .




الصوره هاي اسمها timing diagram يقوم بتصوير كيفية الاستجابة buffer circuit عندما يدخل متغير.

الموضوع الي بكون الانتقال بين الـ LOW الى HIGH اسمها rising edge . وبالمثل فان الانتقال الى الاعلى الى المنخفض غير موضح في الصورة الان يسمى falling edge .

السهم الازرق يشير ان الحافة الى rising edge لـ Y ناتجه عن الـ A rising edge . فقوم بقياس التاخير من نقطة 50% من اشارة الادخال A الى نقطة 50% من اشارة الاخراج Y . فقطة الـ 50% او 70int 50% هي النقطة التي يكون فيها الاشارة في منتصف الطريق بين الـ LOW . اثناء انتقالها (transitions).

## **Propagation and Contamination Delay**

الـ Combinational logic بتميز بـ Combinational logic بتميز بـ Combinational logic الدين النشر (propagation delay) الـ له الحد الاقصى او الـ maximum للوقت منذ تغير المدخلات حتى تصل للمخرجات الى قيمتها النهائية. تاخير التلوث (contamination delay) الـ له الحد الادنى(minimum) من الوقت منذ تغير المدخلات حتى يبدا اي مخرج بتغير قيمته.



الصورة هاي بتوضح تاخير الـ Buffer من الـ Buffer


بلون الازرق والرمادي عند الاسهم شكل A بوضح بتكون عالية او منخفضة وتتغير الى الحالة الاخرى في وقت معين ونحن مهتمون بحقيقة انه يتغير لا بقيمته. الـ Y يتغير في وقت لاحق الاقواس في Y الى ان يبدا التغير  $T_{cd}$  بعد تحولات الـ A وقيمة Y الجديده هي في الـ  $T_{cd}$ .

تشمل الاسباب الرئيسية في التاخير في دوائر الوقت لشحن السعة في الدائرة وسرعة الضوء السوء الـ لرئيسية في التاخير في دوائر الوقت لشحن السباب منها:

- 1. تاخير الصعود والهبوط مختلفة.
- 2. مدخلات ومخرجات متعددة بعضها اسرع من الاخر.
- 3. تتباطأ الدوائر عندما تكون ساخنة وتتسارع عندما تكون باردة.

يتطلب حساب الـ T<sub>cd</sub> & T<sub>pd</sub> الخوص في مستويات الادنى من التجريد لن نقوم بشرحه لكن مهندسين الكهرباء بنسبه لهم هذا شيء تافه وفي الشغل المحترم مصممين الدوائر بوفرو تقارير التي تحدد تاخير كل بوابه.

لكن يتم تحديد اشارات التاخير والتلوث من خلال المسار الذي تسلكه الاشارة من الادخال الى الاخراج.




الصورة هاي بتوضح دائرة منطقيه يوجد لها ABCD 4 مدخلات و مخرج واحد ٢ مسار الدائرة الموضوع بلون الازرق هو مسار الادخال بين الـ A & B الى اخراج ٢ هو المسار الاطول يعني الابطأ لان المدخلات تنتقل عبر ثلاث بوابات الى مخرج. يعد هذا المسار مهم لانه يحدد من سرعة التي تعمل بها الدائرة.

المساسر القصير الذي يسمى (Short Path) موجود في الدائرة باللون الرمادي يعمل من ادخال D الى اخراج Y .

هذا هو المسار الاقصر الاقصر يعني الاسرع لان الادخال زي ما انتا شايف بنتقل عبر بوابه وحده زي الطياره .

الـ propagation delay لدائرة هو اصلا عباره عن مجموع تاخيرات عبر كل عنصر على مسار الدائرة Critical Path او المسار الحرج يعني اجمع كل المسارات هاي مع بواباتها مع الخبصه كلها بطلع لك الـ propagation delay

الـ contamination delay لدائرة هو اصلا عبارة عن مجموع تاخيرات التلتوث الموجودة خلال كل عنصر موجود على المسار القصير short path هنا يتم تحديد .



الصورة هاي بتوضح التاخيرات التلوث خلال كل عنصر على المسار القصير

يتم وصفهم في المعادلات التالية :  $T_{pd} = 2t_{pd\_AND} + T_{pd\_OR}$   $T_{cd} = t_{cd\_AND}$ 

Table 2.7 circuit elements

Gate	$t_{pd}$ (ps)
NOT	30
2-input AND	60
3-input AND	80
4-input OR	90
tristate (A to Y)	50
tristate (enable to Y)	35

# Glitches

احنا شرحنا الحالة الي جنب الحيط يعني من الادخال الى الاخراج والسلام عليكم ومع ذالك فمن الممكن ان يؤدي انتقال ادخال واحد الى عدة مخرجات وهذا يسمى glitches or hazards صح انو قلتش لا يتسبب بمشاكل لكن من المهم ادراك انها موجودة وحل مشاكلها عند النظر الى الرسوم البيانيه الخاصه بتوقيت.

# الله المنظمة المنظمة المنطقة ا

بِسْدِ اللَّهُ الرَّهُ الرَّهُ الرَّهُ الرَّحِيبِ فِي اللَّهُ الرَّهُ الرَّحِيبِ فَيْ اللَّهُ الْمَا اللَّهُ اللْمُلْمُ الللَّهُ اللَّهُ اللَّهُ اللَّهُ اللَّهُ اللْمُلْمُ اللَّهُ اللْمُلْمُ اللللْمُ الللْمُلْمُ اللَّهُ اللَّهُ اللْمُلْمُ اللَّهُ اللْمُلْمُ اللَّهُ اللْمُلْمُ اللَّهُ اللْمُلْمُ اللْمُلْمُ اللَّهُ الْمُلْمُ اللَّهُ الْمُلْمُ اللْمُلْمُ اللْمُلْمُ اللْمُلْمُ اللْمُلْمُ اللْمُلْمُ اللْمُلْمُ اللْمُلْمُ اللَّهُ الْمُلْمُلِمُ اللْمُلْمُ اللْمُلْمُ اللَّهُ الْمُلْمُ اللَّهُ اللْمُلْمُ

# المَنْ وَاللَّهُ الْمِنْ اللَّهِ اللَّهُ اللَّلْمُ اللَّهُ اللللَّا الللَّهُ اللَّهُ اللَّهُ الللَّهُ اللَّهُ اللَّهُ اللَّهُ

بِسْمِ اللَّهِ الرَّحْمَٰزِ الرَّحِيمِ


قُلُ أَعُوذُ بِرَبِّ ٱلْفَلَقِ ﴿ مِن شَرِّ مَا خَلَقَ ﴿ وَمِن شَرِّ غَاسِقٍ إِذَا وَقَبَ ﴿ وَمِن شَرِّ ٱلنَّقَاتَ فِي ٱلْعُقَدِ ﴾ وَمِن شَرِّ حَاسِدٍ إِذَا حَسَدَ ۞ وَمِن شَرِّ حَاسِدٍ إِذَا حَسَدَ ۞


# سُنُونَ وَالْبَيْ السِنَ الْمُنْ لِلْمُنْ الْمُنْ الْم

بِنْ مِلْ ٱللَّهِ ٱلدَّهُ أَلدَّ عَمْنِ ٱلدَّحِيفِ


قُلْ أَعُوذُ بِرَبِّ النَّاسِ ﴿ مَلِكِ النَّاسِ ﴿ إِلَكِهِ النَّاسِ ﴿ مِن شَرِّ الْوَسُواسِ الْحَنَّاسِ ﴿ الَّذِي النَّاسِ ﴿ مِن شَرِّ الْوَسُواسِ الْحَنَّاسِ ﴿ اللَّذِي يُوسُوسُ فِي صُدُورِ النَّاسِ ﴿ مِنَ الْجِنَّةِ وَالنَّاسِ ﴾

# المصادر:










# **Ahmad AlFareed (rETKit)**



Twitter: <a href="https://twitter.com/dr\_retkit">https://twitter.com/dr\_retkit</a>

YouTube: https://www.youtube.com/@retkit1823