
## Cache Memory Principles

الـ Cache memory تم تصميمها لدمج وقت الوصول للذاكرة باهظة الثمن وعالية سرعة مع حجم ذاكرة الكبير للذاكرة واقل تكلفة والسرعة منخفضة.

## مثال:



توجد ذاكرة رئيسية كبيرة وبطيئة نسبيا بالأضافة الى ذاكرة تخزين اصغر واسرع التي هي cache . memory


الـ cache تحتوي على اجزاء من الذاكرة الرئيسية .

عندما المعالج يحتاج الى قراءة كلمة اول شيء سيذهب الى الـ cache يبحث ان كانت الكلمة موجودة ام لا اذا كان كذالك سيتم تسليم الكلمة للمعالج.

اذا لم يكن كذالك الامر تتم قراءة كتلة من الذاكرة الرئيسية تتكون من عدد محدد من الكلمات في cache ثم يتم تسليمها الى المعالج.

في صورة عند (b) يتم استخدام مستويات متعددة من cache .

الـ L2 هي ابطأ وعادة ما تكون اكبر من L1 و L3 ابطأ وعادة ما تكون اكبر من L2 .



هاذي الصورة توضح هيكل نظام Cache/main memory .

في الذاكرة الرئيسية ما يصل الى  $1-2^{n}$  عنوان قابل للعنونة ولكل word عنوان فريد.

ولغرض العام في الرسم تعتبر هذة الذاكرة مكونة من عدد من الكتل ذات طول ثابت لكل منها K . Words

اي ان هناك  $M = 2^n / K$  الذاكرة الرئيسية.

تتكون ذاكرة cache من كتل m تسمى lines.

وكل line يحتوي على K Words بالاضافة الى tag مكونة من بضع بتات.

وكل line يتضمن ايضا بتات تحكم (control bits) (غير موجودة في الصورة) مثل bit to . cache يشير الى ما اذا كان الـ line تم تعديله منذ تحميله في indicate .

الطول للخط بدون الـ tag و الـ control bit هو نفسه

قد يصل حجم الخط الى 32 بت بحيث تكون الـ word عبارة عن بايت واحد في هذه الحالة حجم الخط هو 4 byte عدد الخطوط اقل بكثير من عدد كتل الذاكرة الرئيسية (m << M).


في اي وقت توجد مجموعة فرعية من كتل الذاكرة في Lines cache .

اذا تمت قراءة word من الـ block من الذاكرة فسيتم نقل تلك الكلمة الى احد الـ lines في cache

نظرا لوجود blocks اكثر من الـ lines لا يمكن تخصيص خط فردي بشكل فريد ودائم لـ block معين.

لذالك كل Line يضتمن tag يعرف ويحدد الكتلة المعينة التي يتم تخزينها حاليا.

و عادة الـ tag تكون جزءا من عنوان الذاكرة الرئيسية كما هو موضح .




توضح هاذي الصورة عملية القراءة.

يقوم المعالج بانشاء عنوان قراءة (RA) read address للكلمة المراد قراءتها.

اذا كانت الكلمة موجودة في الـ Cache على عيني يتم تسليمها للمعالج.

اما اذا لا ؟ يتم تحميل الكتلة التي تحتوي على هاذي الكلمة في ذاكرة cache وبعدها يتم تسليمها الى المعالج.

توضح الصورة العمليتين الاخيرتين اللتينتحدثان بتوازي ويعكس التنظيم الموضح في صورة هاذي :




هو امر نموذجي لتنظيم التخزين cache .

في هذا التنظيم تتصل cache بالمعالج عبر data , control & address line في

والـ Address و Data Buffer خطوط تتصل ايضا بـ Data Buffer و الـ Data Buffer يتصل بـ System Bus الذي يتم منه الوصول الى الذاكرة الرئيسية منه.

عندما الـ hit cache يتم تعطيل data & address buffer ويتم الاتصال فقط بين المعالج والـ cache دون اي حركة من system bus .

وعند حدوث miss في cache يتم تحميل العنوان المطلوب على ناقل النظام ويتم ارجاع البيانات من خلال data buffer الى الـ cache & processor .



Twitter: <a href="https://twitter.com/dr\_retkit">https://twitter.com/dr\_retkit</a>

YouTube: https://www.youtube.com/@retkit1823