Hardware Description Languages

في الـ 90's المصممون اكتشفو راح يكون في اكثر انتاجية بكثير اذا عملوا على مستوى اعلى من التجريد مع تحديد الوظيفة المنطقية فقط.

يتم بشكل عام تقديم المواصفات بلغة HDL.

اللغتان الرائدتان لوصف الـ Hardware الـ HDL هم SystemVerilog و vhdl و

اللغتان على نفس المبادئ لكن بناء الجملة Syntax يختلف.

Modules

تسمى الاجهزة ذات المدخلات والمخرجات inputs & outputs تسمى 8.

الـ AND Gate و MUX الخ جميعها امثلة على AND Gate

النمطان العامان لوصف وظائف الـ Modules هم structural &behavioral .

Behavioral models : تصف ما تفعله الـ Behavioral

Structural models : تصف كيفية بناء Modules من قطع ابسط تطبيق لتسلسل الهرمي. كود الـ VHDL & SystemVerilog في مثال .

```
SystemVerilog

WHDL

library IEEE: use IEEE.STD_LOGIC_1164.all:

entity sillyfunction is

port(a.b.c: in STD_LOGIC:

y: out STD_LOGIC:

y: out STD_LOGIC:

a & ~b & ~c |

a & ~b & ~c |

a & ~b & ~c;

enditecture synth of sillyfunction is

begin

y <= (not a and not b and not c) or

(a and not b and not c) or

(a and not b and not c):

end:
```