به نام خدا



دانشگاه صنعتی اصفهان دانشکده برق و کامپیوتر

طراحی مدارهای فرکانس بالا

ترم پاییز ۱۴۰۱

گزارش پروژه


مینا احمدیان نجف آبادی ۹۸۱۶۸۱۳

طراحي تقسيمكننده توان ويلكينسون باند پهن^ا

۱. مقدمه

یک تقسیم کننده توان ویلکینسون، توان ورودی را به صورت مساوی میان دو پورت خروجی تقسیم می کند که در حالت ایده آل بدون تلفات است. در این تقسیم کننده دو پورت خروجی دارای تطبیق امپدانس بوده و از یکدیگر جدا و ایزوله هستند. با توجه به این که شبکههای سه پورتی نمی توانند هم زمان بدون تلفات و هم پاسخ باشند، در تقسیم کننده ی توان ویلکینسون یک مقاومت بین دو پورت خروجی قرار می گیرد که در صورت عدم تطبیق پورتهای خروجی انرژی جذب می کند؛ همچنین در هنگامی که مدار به عنوان یک جمع کننده ی توان مورد استفاده قرار می گیرد، باعث ایزوله شدن دو پورت ورودی (پورت ۲و۳) می شود.

در این پروژه، هدف ما آنالیز و طراحی یک تقسیم کننده توان ویلکینسون باند پهن در کاربردهای مخابرات بی سیم $^{\lambda}/_{4}$ میباشد. همان طور که در شکل ۱ مشاهده می شود، معمولا یک تقسیم کننده توان ویلکینسون با خطوط انتقال طراحی شده و دارای پهنای باند باریک در اطراف یک فرکانس یکتا میباشد. در طراحی ارائه شده، این خطوط انتقال را به خطوط π شکل معادل تبدیل شده و سپس پهنای باند مدار توسط نرم افزار ADS مورد بررسی و تحلیل قرار می گیرد.



شكل ١: يك تقسيم كننده توان ويلكينسون معمولي


-

¹ A Novel Design of a Wideband Wilkinson Power Divider

۲. طراحی


یکی از مهم ترین مشکلات تقسیم کننده ی توان ویلکینسون، پهنای باند بسیار باریک آن میباشد. در طراحی انجام شده هدف این است که با افزودن $\frac{\lambda}{4}$ در طول خطوط انتقال $\frac{\lambda}{4}$ این تقسیم کننده ی توان، پهنای باند بهبود پیدا کند.

 π تبدیل خطوط انتقال $\lambda/_4$ به معادل •



ماتریس ABCD برای خط انتقال به طول $\lambda_g/_4$ به صورت زیر میباشد:

$$M = \begin{bmatrix} A & B \\ C & D \end{bmatrix} = \begin{bmatrix} 0 & jZ_0 \\ jY_0 & 0 \end{bmatrix}$$



 $\left. rac{\lambda_g}{4} /_4
ight.$ شکل * : معادل π شکل برای خط انتقال


ماتریس ABCD برای خط انتقال معادل π شکل به صورت زیر است:

$$\begin{aligned} M_{a} &= \begin{bmatrix} cos\theta_{a} & jZ_{a}sin\theta_{a} \\ jY_{a}sin\theta_{a} & cos\theta_{a} \end{bmatrix} \\ M_{b} &= \begin{bmatrix} 1 & 0 \\ jY_{b}tan\theta_{b} & 1 \end{bmatrix} \end{aligned}$$

با درنظر گرفتن ماتریسهای M و M_π داریم:

$$Z_a = \frac{Z_0}{\sin(2\theta_a)}$$
$$Y_b \tan(\theta_b) = \frac{\cos(2\theta_b)}{Z_0}$$


بنابراین مدار معادل طراحی شده به صورت زیر میباشد:



با استفاده از مقادیر بدست آمده $(Z_a, \theta_a, Z_b, \theta_b)$ و ابزار LineCalc با استفاده از مقادیر بدست آمده $(Z_a, \theta_a, Z_b, \theta_b)$ و ابزار بدست می آیند:

جدول ۱: مقادیر طراحی شده بر حسب mm


پهنا (W)	طول (L)
$W_1 = 2$	$L_1 = 4$
$\mathbf{W}_2 = \mathbf{W}_3 = 2$	$L_2 = L_3 = 5$
$W_a = 1$	$L_{a} = 11$
$\mathbf{W}_{\mathrm{b}} = 1$	$L_b = 5$



شکل۵: شماتیک مدار طراحی شده


۳. شبیهسازی

مدار شبیه سازی شده در نرم افزار ADS به صورت زیر می باشد:




شکل۶: مدار شبیهسازی شده در ADS


دى الكتريك استفاده شده FR4 با ثابت دى الكتريك 4.4، تانژانت تلفات 0.025 و ارتفاع 1.58 ميلىمتر مىباشد. با اجراى شبيه سازى نتايج زير بدست مى آيند:



شکل۷: توان بازگشتی در هر پورت



شكل ٨: توان منتقل شده و ايزولاسيون



شکل ۹: فاز توان منتقل شده از پورت ۱ به پورتهای ۲ و ۳

همان طور که در شکل ۷ مشاهده می شود، در محدوده ی فرکانس $1~\mathrm{GHz}$ تا $3.8~\mathrm{GHz}$ توان بازگشتی در هر پورت از مقدار $10~\mathrm{dB}$ کمتر است.

در شکل ۹ نیز مشاهده می شود که توان منتقل شده از پورت ۱ به پورتهای ۲ و ۳ دارای فاز یکسانی می باشند.