TD LOGIQUE août 20

Travaux Dirigés de Logique Combinatoire et Séquentielle



TD n°1 Algébre de BOOLE Propriétés et formes canoniques

1. Méthode algébrique.

- a) Les 3 opérateurs de base de l'algèbre de Boole sont les opérateurs « non », « et », « ou ». Donner les tables de vérité de ces trois opérateurs.
- b) A partir des tables de vérité, vérifier l'égalité suivante par induction : a(b+c)=ab+ac
- c) Quelle est la propriété utilisée pour effectuer ce développement : a + bc = (a + b)(a + c) ?
- d) Retrouver les propriétés suivantes en utilisant les propriétés de l'éléments neutre et absorbant du « ET » logique et du « OU » logique :
 - a + ab = a;
 - a(a+b)=a;
 - $a + \overline{a}b = a + b$;
- e) Donner une expression booléenne pour les fonctions f et h spécifiées par les tables de vérité ci-dessous

a	b	c	f(a,b,c)	g(a,b,c)	h(a,b,c)
0	0	0	1	0	1
0	0	1	0	0	0
0	1	0	0	0	1
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	1	1	1
1	1	0	0	1	1
1	1	1	1	1	1

$$f(a, b, c) =$$

$$h(a, b, c) =$$

- f) En utilisant le théorème du consensus, réduire l'expression $F_2 = a\overline{c}de + \overline{de} + c$
- g) Comment appelle-t-on les lois logiques permettant d'effectuer les manipulations suivantes : $\overline{a+b} = \overline{a} \ \overline{b}, \overline{ab} = \overline{a} + \overline{b}$?
- h) Donner la forme minimale des expressions logiques suivantes :
 - $L_1 = \underline{ab}(\overline{a} + bc)$
 - $L_2 = \overline{a\overline{b}} + (\overline{\overline{c} + d})(a + b)$
 - $L_3 = \overline{a}\overline{b}c + bc + ac$

TD n°2 Algébre de BOOLE Propriétés et formes canoniques

1. Méthode algébrique.

- a) Vérifier ces égalités en simplifiant les expressions de gauche :
 - $abc + a\overline{b}\left(\overline{a} + \overline{c}\right) = ac$
 - $\bar{a} c \overline{(\bar{a} b d)} + \bar{a} b \overline{(cd)} + a \bar{b} c = \bar{b} c + \bar{a} c \bar{d} + \bar{a} b \bar{c}$

2. Modélisation d'un problème et simplification : Police d'assurance


Les conditions de délivrance d'une police d'assurance précisent que cette police ne peut être souscrite que par les personnes remplissant au moins l'une des conditions suivantes


- Avoir souscrit à la police n°19, être de sexe masculin et marié
- Avoir souscrit à la police n°19, être marié et âgé de moins de 25 ans
- Ne pas avoir souscrit à la police n°19, être marié et de sexe féminin
- Etre de sexe masculin et âgé de moins de 25 ans
- Etre marié et âgé de plus de 25 ans


La lecture de ces conditions donne l'impression d'une surabondance d'informations. Mais bien peu de gens, avec leur seule intuition, seront capables d'identifier toutes les informations redondantes et d'énoncer l'ensemble des règles le plus simplement possible. Pouvez donner les conditions les plus minimalistes permettant la souscription ?

3. Chronogramme et Logigramme


a) Completez le chronogramme avec les deux portes :








b) Ecrivez l'expression booléenne de x :



c) Donnez l'expression de la sortie S en fonction des entrées A_i . Vérifiez que S=1 si le mot d'entrée (codé en code ASCII) est un des chiffres 0 à 9.



4. Tableau de Karnaugh:	Donner la forme minimale	minterme	
A	В	С	
ab	00 01 ab	ab	
00 01 11 10	00 0 0 0 0	00 01 11 10	
01 0 0 0 0	01 0 0 0 0	01 0 0 0 0	
cd 11 0 0 1 0	cd 11 0 0 1 1	cd 11 0 0 1 1	
10 0 0 0 0	10 0 0 0	10 0 0 1 1	
équation de A :	équation de B :	équation de C :	
D	E	F	
ab	ab	ab	
00 01 11 10	00 01 11 10	00 01 11 10	
cd 11 0 0 1 1	01 0 0 0 0 Cd	01 1 1 1 1 Cd	
1 1 0 0 0 1 1	11 1 1 1	11 1 1 1	
10 0 0 1 1	10 1 1 1	10 0 0 0	
équation de D :	équation de E :	équation de F :	
G	${ m H}$	I	
ab 00 01 11 10	ab 00 01 11 10	ab 00 01 11 10	
00 1 1 0 0	00 1 0 0 0	00 0 0 0 0	
01 1 1 0 0	01 1 0 0 0	01 1 0 0 1	
11 0 0 1 1	11 0 0 0 1	11 1 0 0 1	
10 0 0 1 1	10 0 0 0 1	10 0 0 0 0	
équation de G :	équation de H :	équation de I :	

Annexe : Propriétés de l'algébre de BOOLE

1. Propriétés des opérations logiques élémentaires

Théorèmes d'idempotence	a.a=a a+a=a		
généralisation	$\prod a = a \sum a = a$		
Théorèmes des constantes	$a \cdot 0 = 0$ $a + 0 = a$ $a \cdot 1 = a$ $a + 1 = 1$		
Théorèmes de complémentation	$a.\bar{a} = 0 a + \bar{a} = 1$		
Théorèmes de commutativité	a.b = b.a $a + b = b + a$		
Théorèmes de distributivité	a.(b + c) = a . b + a . c a + b . c = (a + b).(a + c)		
Théorèmes d'associativité	a.(b . c)= (a . b). c = a . b . c a+(b + c)=(a + b)+c = a+b+c		
Relations d'absorption	$a + a \cdot b = a$ $a \cdot (a + b) = a$ $a + \bar{a} \cdot b = a + b$ $a \cdot b + a \cdot \overline{b} = a$		
Théorèmes du consensus	$a.x + b.\bar{x} + a.b = a.x + b.\bar{x}$ $(a + x). (b + \bar{x}). (a + b)$ $= (a + x). (b + \bar{x})$		

2. Théorèmes de DE MORGAN

Le complément d'une somme de variables logiques est égal au produit des compléments de ces variables : $\overline{a+b+c+...+n}=\overline{a}\cdot\overline{b}\cdot\overline{c}\,...\,\overline{n}$

Le complément d'un produit de variables logiques est égal à la somme des compléments de ces variables : \overline{a} , \overline{b} , \overline{c} , ..., \overline{n} = \overline{a} + \overline{b} + \overline{c} + ... + \overline{n}

3. Formes Canoniques

Première forme canonique **SOP** (sum of product): $\sum \prod$ (somme de mintermes).

$$f(a,b,c) = \underbrace{\overline{a}.\overline{b}.c}_{\text{minterme}} + a.\overline{b}.\overline{c} + ...$$

Deuxième forme canonique **POS** (product of sum): $\prod \sum$ (produit de maxtermes).


$$f(a,b,c) = \underbrace{(a+b+c)}_{\text{maxterme}} \cdot (a+\overline{b}+\overline{c}) \cdot (\dots$$


.----

TD n°3 : Tableau de Karnaugh

1. Tableau de Karnaugh

Donner la forme minimale (mintermes) des fonctions logiques :





équation de J:

équation de K:

équation de L :

1. Donner les équations simplifiées en utilisant les tableaux de KARNAUGH.

ab				
cd	00	01	11	10
00	0	0	1	0
01	1	0	1	1
11	1	1	1	1
10	0	0	1	0

	ab						
cd		00	01	11	10		
	00	0	1	1	0		
	01	1	0	0	1		
	11	1	0	0	1		
	10	0	1	1	0		
équation de N =							

\	ab					
cd		00	01	11	10	
	00	0	1	0	1	
	01	1	0	1	1	
	11	0	1	0	1	
	10	1	1	1	1	
équation de O =						

équation de **M** =

∖ab cd ∕	00	01	11	10		
00	φ	0	0	0		
01	1	0	1	1		
11	φ	φ	1	1		
10	φ	0	1	0		
équation de P =						

cd \				
cu \	00	01	11	10
00	φ	1	1	0
01	1	0	φ	1
11	1	φ	0	1
10	0	1	1	0
•				

∖ab				
cd	00	01	11	10
00	0	φ	φ	1
01	1	0	1	1
11	φ	1	0	1
10	1	1	φ	φ

équation de \mathbf{Q} =

équation de R =

2. Tableau de Karnaugh à 5 variables

• Une fonction logique A des variables « abcde » est donnée par la table de Karnaugh suivante:

Extraire l'expression minimale de la fonction logique A :

√ cde								
ab	000	001	011	010	110	111	101	100
00	0	1	1	0	0	1	0	0
01	0	1	1	0	0	1	0	0
11	0	1	1	0	0	1	0	0
10	0	1	1	0	0	1	0	0

Ré-écrire ce tableau sous forme de deux tableaux à 4 variables d'entrée et en extraire la forme minimale de A.

Donnez l'expression minimale de la fonction F(abcde) :

ab	00	01	11	10			
00	0	1	1	0			
01	1	1	1	1			
11	0	1	0	1			
10	0	1	1	φ			
e = 0							

00	01	11	10		
φ	1	φ	0		
0	φ	0	0		
1	0	φ	0		
0	1	1	1		
e = 1					

Une fonction de logique de 5 variables « a,b,c,d,e » est spécifiée par la table de karnaugh donnée ci-dessous. Donnez l'expression minimale de la fonction.

< cc	l							
ab	00	01	11	10				
00	0	1	1	0				
01	0	0	0	0				
11	1	0	1	1				
10	0	0	0	0				

00	01	11	10
0	1	1	0
0	1	0	0
0	0	1	1
0	0	1	1
		_ 1	

Ecrire une tableau de Karnaugh à 4 entrées de la fonction en prenant « e » comme variable introduite. Retrouver à l'aide de cette table le résultat précédent.

3. Tableau de Karnaugh à variables introduites

• Une fonction de logique de 6 variables « a,b,c,d,e,f » est spécifiée par le tableau de Karnaugh à variables introduites suivant :

cd	ab 00	01	11	10
00	0	1	1	0
01	1	e	e+f	0
11	0	0	$\bar{e} + f$	0
10	Ē	ēf	ef	0


En déduire l'expression de la fonction sous forme d'une somme minimale d'implicants premiers.

TD 4 : Analyse / Synthèse de circuits combinatoires


Exercice 1: analyse du circuit 74LS153

Le schéma interne du 74LS153 est donné par le logigramme suivant :

- 1) Ecrire l'expression reliant la sortie Z_a aux entrées S_0 , S_1 , I_{0a} , I_{1a} , I_{2a} , I_{3a} et $\overline{E_a}$.
- 2) Donner la table de vérité qui relie Z_a à S_0 , S_1 , et $\overline{E_a}$. Les entrées I_{0a} , I_{1a} , I_{2a} et I_{3a} seront traités comme des variables introduites.
- 3) Quelle est la fonction de ce circuit?



Exercice 2 : Détecteur de niveau dans un château d'eau



Un château d'eau est composé d'un réservoir de grande capacité qui alimente par gravité le circuit de distribution d'eau potable. Pour remplir ce château d'eau, deux pompes, reliées aux forages, puisent, dans la nappe phréatique, l'eau nécessaire à la distribution (nous ferons

abstraction ici du système de traitement de l'eau). La présence de deux pompes est nécessaire pour assurer le fonctionnement en cas de défaillance de l'une d'entre elles.

Deux capteurs de niveau N1 et N2 passent à 1 respectivement quand le niveau d'eau est inférieur à la moitié de la hauteur du réservoir et quand le réservoir est plein.

Le fonctionnement souhaité est le suivant (en situation normale) :

Réservoir plein pompes arrêtées

Réservoir à moitié une seule pompe fonctionne Réservoir vide les deux pompes fonctionnent.

Pour équilibrer l'usure des pompes, une variable, nommée c, passe à 1 les jours pairs, et est à 0 les jours impairs. Les jours pairs, si une seule pompe fonctionne, c'est P_1 , les jours impairs, c'est P_2 . En cas de défaillance sur P_1 un bit de sécurité H_1 passe à 1, $(H_2$ pour $P_2)$. Si P_1 est en panne, seule P_2 doit être activée (même si le jour est pair), si P_2 est en panne, seule P_1 doit être activée (même si le jour est impair). De plus, si P_1 ou P_2 sont en panne, un voyant défaut (D) doit s'allumer, et si P_1 et P_2 sont toutes deux en panne, une sonnerie S doit aussi se déclencher, de manière à ce que le défaut soit pris en compte au plus vite.

9.1. Etablir les tables de vérité correspondant au fonctionnement des pompes et de la signalisation 9.2. Dresser les tableaux de Karnaugh pour les deux pompes. En déduire les expressions logiques minimales.


Exercice 3 : Circuit arithmétique

On cherche à réaliser un circuit combinatoire qui réalise l'opération suivante $y = x^2 + 1$.

x est un nombre binaire codé sur 2 bits $(x=x_1x_0)$ et y sur 4 bits $(y=y_3y_2y_1y_0)$.

- a) Pour cela, compléter la table de vérité de cette fonction :
- b) Donner les expressions des bits de y.
- c) La PLD (Programmable Logic Device) ci-dessous sert à réaliser l'opération $y = x^2 + 1$, où x est un nombre binaire codé sur 2 bits, et y un nombre codé sur 4 bits. Quels fusibles faut-il détruire pour réaliser cette fonction (barrer les fusibles à détruire) ? Un fusible est représenté sur la figure de la

manière suivante : .



TD LOGIQUE n°5 : Bascules – Chronogrammes

Exercice 1 : Généralités - Cours

- 1.1. Expliquez la différence entre une bascule synchrone et asynchrone.
- 1.2. Expliquez la différence entre « Latch » et « Flip-Flop ».
- 1.3. Etude de la notice technique (« Data Sheet ») de l'annexe A . A quoi correspondent les temps T_{pd} , T_{plh} et T_{phl} ?
- 1.4. Que doit-on imposer comme contrainte sur les commandes (entrées) si l'on considère les temps de préparation/stabilisation (T_{su} : T_{SETUP}) et de maintien (T_h : T_{HOLD}) des bascules ?
- 1.5. Deux bascules D et JK possèdent les caractéristiques suivantes :


temps (ns)	T_{Su}	T_{H}	T_{PLH}	$T_{ m PHL}$	F_{MAX}
D (74 74)	20	5	25	40	15 (MHz)
JK (74 112)	20	0	16	24	30 (MHz)

Quelles sont les fréquences maximales d'utilisation si on les utilise avec un circuit combinatoire qui possède un temps de propagation $T_{pd} = 55 \ ns$?


Exercice 2 : Chronogrammes

PET: positive Edge Triggered; NET: Negative Edge Triggered


3.1. Avec des bascules D, complétez les chronogrammes suivants :



3.2. Avec des bascules JK, complétez les chronogrammes suivants :



3.3. Completez le chronogramme suivant pour la bascule T PET



TD LOGIQUE n°6 : Analyse

Exercice 1 : Analyse d'un montage à Bascules D

- 1. Les composants de cette machine sont-ils asynchrones ou synchrones ?
- 2. Pourquoi considère-t-on ce montage comme asynchrone ou synchrone ?
- 3. Combien d'événement peut-on dénombrer avec le montage de la figure 1.1. ?
- 4. Compléter le chronogramme de la figure 1.2. et discuter
- 5. En considérant Q₃ comme le MSB et Q₁ comme le LSB, indiquer les codes décimaux fournis par le montage.
- 6. Quelle est la fonction de cette machine logique ?
- 7. Quel problème peut apparaître si les bascules ont un temps de propagation non-négligeable devant la période de l'horloge ?
- 8. Quel est l'avantage de cette structure ?
- 9. Proposer des solutions et discuter les ? .




Figure 2.1.: Logigramme du montage




Fig. 13. - Chronogramme relatif au compteur modulo 8.

Figure 1.2.: Chronogramme

Exercice 2: Analyse (examen juin 2002)

Les sorties du système sont les sorties QA, QB, QC, QD des bascules A, B, C, D.




Figure 2.1: Compteur Synchrone

- 2.1. Etablir les équations d'excitation des différentes bascules.
- 2.2. Comment qualifie t'on la méthode de synthèse des siganux d'excitation (report) ?
- 2.3.En déduire la table de transition de la machine logique.
- 2.4. Déduire à partir de la table de sortie ou du graphe de la machine, la fonction logique réalisée.
- 2.5. Existe t-il des cycles piège?
- 2.6.Discuter sur les actions à mener en cas d'existence de cycle piège

TD LOGIQUE n°7-8 Synthèse Synchrone

Exercice 1 : Compteur de score (relatif)

On cherche à faire la synthèse d'une machine qui compte les scores de 2 joueurs de la manière suivante :

- A chaque tour, le joueur 1 ou 2 gagne obligatoirement un point,
- Quand un joueur possède 3 points d'avance, il gagne une partie,
- Le prochain point après une victoire est automatiquement le premier point de la partie d'après.

La fonction réalisée possède une entrée : P (P = 0 signifie que le joueur 1 gagne un point, P = 1 signifie que 2 gagne un point). Sorties : A et B (A = 1 signifie que 1 a gagné une partie, B = 1 idem). Entrées supplémentaires :

- Clr (revenir au début). Cette entrée est traitée comme entrée de forcçage.
- L'évolution du score se fait en actionnant un bouton poussoir. Ce bouton sert de signal d'horloge (Clk).

On utilisera des bascules D pour la synthèse de cette machine de Mealy. La synthèse est à coût minimal.

- 1.1.Dresser le graphe des états. Vérifier qu'il possède 5 états distincts. Si le graphe que vous obtenez, possède un nombre d'état supérieur à 5, il est quand même possible de synthétiser cette fonction.
- 1.2. Etablir la table de transition/sortie de la machine.
- 1.3. Construire la table d'excitation des bascules.
- 1.4.Déterminer l'équation du circuit combinatoire de sortie.
- 1.5. Vérifier, dans le cas où des états hors cycle existent, qu'il n'y a pas d'état piège.
- 1.6.Donner le logigramme de la fonction. (on pourra utiliser des portes logiques de base).

Exercice 2 : Reconnaissance de séquence ADN (juin 2006)

On veut réaliser la synthèse d'une machine logique séquentielle permettant la reconnaissance d'un certain type de gêne (assemblage de nucléotides) de l'ADN humain. L'ADN est une énorme molécule formée d'une chaîne de centaines de milliers de molécules plus petites appelées nucléotides. Il y a dans l'ADN quatre sortes de nucléotides que l'on désigne respectivement par les lettres A, C, G et T. Le système séquentiel de reconnaissance comporte une tête de lecture lisant à chaque instant d'horloge un nouveau nucléotide d'une chaîne. Cette machine doit être capable de reconnaître des séquences du type :

A * Gⁿ T

Le symbole « * » à la deuxième position de la séquence veut dire qu'on accepte n'importe lequel des nucléotides et l'exposant « n » à la troisième position de la séquence indique que l'on accepte un nombre non déterminé du même nucléotide.

Exemples de séquences **A*GnT**: ACGT, AAGGT, ACGGGGGT, ATGGGGT, AGGGGGT,...

Dans une première approche, on considère que cette machine possède 4 entrées A, C, G, T. Lorsque la tête de lecture identifie un nucléotide, la variable associée passe à l'état haut pendant une période d'horloge. Par exemple, si le nucléotide de type A est détecté alors A=1. La sortie F de cette machine passe à 1 pendant un cycle lorsqu'une séquence valide a été reconnue.

2.1.Réaliser le graphe des états qui permet la conception d'un tel système séquentiel pour détecter des séquences. Afin de réduire le nombre d'état, il est demandé de synthétiser une machine de Mealy.

2.2.Combien de cases contiendra la table de transition correspondante au graphe des états du 2.1. si l'on ne modifie pas la représentation entrées/sortie de cette machine ?


Afin de simplifier la synthèse, on se propose de coder les entrées avec 2 variables booléennes. Le codage retenu est le suivant :

Nucléotide détecté	X_2X_1
Α	0 0
С	0 1
G	1 0
Т	1 1

- 2.3. Avec ce codage, écrire la table de transition. Pour cela, on utilisera un code binaire naturel pour coder les différents états de la table des états.
- 2.4.Il est spécifié dans le cahier des charges que seules des bascules JK doivent être utilisées. Donner la table d'excitation d'une bascule de ce type.
- 2.5.Donner la table des excitations de cette machine.
- 2.6.Dessiner le logigramme.

Exercice 3 : Registre à décalage

Un registre est constitué de 4 bascules D mise en série comme indiqué sur la figure ci-dessous. Chaque bascule est reliée à une horloge commune non-représentée pour des raisons de clarté.



On a accès à l'entrée « E », à la sortie « S » et au mot de 4 bits (internes) $Q = Q_4Q_3Q_2Q_1$. A tout instant, l'état du registre est déterminé par la valeur de Q. On passe donc de Q à Q^+ à chaque front actif de l'horloge. A noter que $Q_1^+=E$.

- 1.1. Avec une valeur initiale de Q(0) = 1011. (0) représente le nombre de la période d'horloge écoulé. Quelle est la liste des 5 états suivants dans les 4 cas : E = 0, E = 1, $E = Q_3$ et E = S?
- 1.2. Préciser la valeur décimale de chaque état dans les 2 cas : entier non signé ou signé (MSB=Q₄).
- 1.3. Au bout de ces 5 états, quelle est la périodicité observée (valeurs successives de Q pour chaque cas) ?

	\sim
-	4 1
- ' · -	

n° Front	Q ₄	Q_3	Q_2	Q_1	Е	Décimal
0	1	0	1	1	0	
1					0	
2					0	
3					0	
4					0	
5					0	

E=1

n° Front	Q_4	\mathbf{Q}_3	\mathbb{Q}_2	Q_1	E	Décimal
0	1	0	1	1	1	
1					1	
2					1	
3					1	
4					1	
5					1	

E=	Q 3

n° Front	Q_4	\mathbf{Q}_3	\mathbf{Q}_2	Q_1	$E=Q_3$	Décimal
0	1	0	1	1		
1						
2						
3						
4						
5						

 $E = S = Q_4$

n° Front	Q4	Q_3	Q_2	Q_1	$E=Q_4$	Décimal
0	1	0	1	1		
1						
2						
3						
4						
5						

Commentaire : Il est possible de construire des générateurs de signaux à l'aide de registres à décalage. Ces signaux peuvent avoir des propriétés particulières. L'application la plus notable est celle du système de localisation GPS. Il est utilisé un signal périodique binaire généré par un registre à décalage. Ce signal a des propriétés proches d'une séquence aléatoire, ce qui permet de déterminer la distance recepteur-émetteur à l'aide d'une fonction de corrélation.

1.4. On part toujours de Q = 1011, mais cette fois on câble $E = /(Q_4 + Q_3 + Q_2)$. Donner alors la série complète des états obtenus.

 $E=S=O_4$

n° Front	Q_4	Q_3	Q_2	Q_1	$E=/(Q_4+Q_3+Q_2)$	Décimal
0	1	0	1	1		
1						
2						
3						
4						
5						
6						
7						
8						
9						
10						
11						

Commentaire: La longueur maximale atteignable de la période des signaux générés est de 2^n périodes d'horloge. (avec n bits, on représente 2^n codes)

SN54HC74, SN74HC74 DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PAESET SOLSOND - DECEMBER 1982 - REVISED JULY 2003

SN54HC74, SN74HC74 DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET

딦

INPUTS

OUTPUTS

FUNCTION TABLE

SN54HC74...JOR W PACKAGE

Outputs Can Drive Up To 10 LSTTL Loads Wide Operating Voltage Range of 2 V to 6 V

Low Power Consumption, 40-µA Max I_{CC}


- ±4-mA Output Drive at 5 V Typical $t_{pd} = 15 \text{ ns}$
- Low Input Current of 1 µA Max

description/ordering information

pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of CLK. on the positive-going edge of the clock (CLK) or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive D-type positive-edge-triggered flip-flops. A low level at the preset (PRE) or clear (CLR) inputs sets levels at the outputs Dinput can be changed without affecting the Following the hold-time interval, data at the time requirements are transferred to the outputs (high), data at the data (D) input meeting the setup The 'HC74 devices contain two independent







닺 PRE

NC - No internal connection

ı	
	0
ı	굔
ı	m
ı	2
ı	z
ı	ω
ı	Z
_	Ö
ı	ž
ı	₹
۱	4
	ō
١	Z

TA	PACKAGET	3E†	ORDERABLE PART NUMBER	TOP-SIDE MARKING
	N-AIDA	Tube of 25	N44C74N	SN74HC74N
		Tube of 50	SN74HC74D	
	SOIC - D	Reel of 2500	SN74HC74DR	HC74
		Reel of 250	SN74HC74DT	
-40°C to 85°C	SOP - NS	Reel of 2000	SN74HC74NSR	HC74
	SSOP - DB	Reel of 2000	SN74HC74DBR	HC74
		Tube of 90	SN74HC74PW	
	TSSOP - PW	Reel of 2000	SN74HC74PWR	HC74
		Reel of 250	SN74HC74PWT	
	CDIP - J	Tube of 25	SNJ54HC74J	SNJ54HC74J
-55°C to 125°C	CFP - W	Tube of 150	W470H45UNS	SNJ54HC74W
	LCCC - FK	Tube of 55	SNJ54HC74FK	SNJ54HC74FK

l Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at www.ti.com/sc/package.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

POST OFFICE BOX 655303 ◆ DALLAS, TEXAS 75265 TEXAS INSTRUMENTS

Copyright © 2003, Texas Instruments Incorporated On products compliant to ML-PR-5855, all parameters are tested unters otherwise noted. On all other products, productin processing does not necessarily include testing of all parameters.


TΑ	PACKAGET	3E†	ORDERABLE PART NUMBER	TOP-SIDE MARKING
	PDIP - N	Tube of 25	SN74HC74N	SN74HC74N
		Tube of 50	SN74HC74D	
	SOIC - D	Reel of 2500	SN74HC74DR	HC74
		Reel of 250	SN74HC74DT	
-40°C to 85°C	SOP - NS	Reel of 2000	SN74HC74NSR	HC74
	SSOP - DB	Reel of 2000	SN74HC74DBR	HC74
		Tube of 90	SN74HC74PW	
	TSSOP - PW	Reel of 2000	SN74HC74PWR	HC74
		Reel of 250	SN74HC74PWT	
	CDIP - J	Tube of 25	SNJ54HC74J	SNJ54HC74J
-55°C to 125°C	CFP - W	Tube of 150	SNJ54HC74W	SNJ54HC74W
	LCCC - FK	Tube of 55	SNJ54HC74FK	SNJ54HC74FK

SN74HC74...D, DB, N, NS, OR PW PACKAGE (TOP VIEW) 10 FR

logic diagram (positive logic)

persist when F (high) level.

PRE or CLR returns to its inactive



abso	Ş	0
lute maximum rating		
s ove		
r operating	•	
g free-air		
air temperature		
range		
e (unless otherwise		
otherwi		
ise noted)‡		

‡ Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. The input and output voltage ratings may be exceeded if the input and output current ratings are observed.

2. The package thermal impedance is calculated in accordance with JESD 51-7.





٧ و

VI = VIH or

lcc

단

QorQ

4.5 V

20

ns

20

ر ک

 $V_I = V_{IH} or$

PARAMETER

SN54HC74, SN74HC74
DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS
WITH CLEAR AND PRESET

recommended operating conditions (see Note 3)

			9	OND4TO /4	Ĺ	9	ON/400/4		
			MIN	MON NIM	MAX	MON NOM		MAX	N
VCC	Supply voltage		2	5	6	2	5	6	<
		V _{CC} = 2 V	1.5			1.5			
Ĭ	High-level input voltage	V _{CC} = 4.5 ∨	3.15			3.15			<
		V _{CC} = 6 V	4.2			4.2			
		V _{CC} = 2 ∨			0.5			0.5	
Ě	Low-level input voltage	V _{CC} = 4.5 V			1.35			1.35	<
		V _{CC} = 6 V			1.8			1.8	
٧ı	Input voltage		0		Vcc	0		Vcc	٧
Vo	Output voltage		0		Vcc	0		Vcc	٧
		V _{CC} = 2 V			1000			1000	
$\Delta t / \Delta v$	Input transition rise/fall time	V _{CC} = 4.5 V			500			500	ns
		V _{CC} = 6 V			400			400	
TΑ	Operating free-air temperature		-55		125	-40		85	ဝိ
	The second secon								

NOTE 3: All unused inputs of the device must be held at V_{CC} or GND to ensure proper device operation. Refer to the TI application report, Implications of Slow or Floating CMOS Inputs, literature number SCBA004.

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

		=	200	8		4		<	000		2
	7			1		1		1	ł		١
	o T	ΠA	±1000	8	±1000	±100	±0.1	<	6<		or O
			0.33	0.4		0.26	0.15	<	6 /	$I_{OL} = 5.2 \text{mA}$	
PRE OF CUR			0.33	0.4		0.26	0.17	٥ ٧	4.5 V	$I_{OL} = 4 \text{ mA}$	
		<	0.1	0.1		0.1	0.001	<	6 V		آلا
	, illax		0.1	0.1		0.1	0.001	٧	4.5 V	I _{OL} = 20 µA	
	-		0.1	0.1		0.1	0.002	\ 	2 V		
			5.34	Ç1	5.2		5.48 5.8		6 V	$I_{OH} = -5.2 \text{ mA}$	
(INPUT)	PARAMETER		3.84	ယ	3.7		3.98 4.3	H	4.5 V	lOH = -4 mA	
EBOM		<	5.9	_	5.9		5.9 5.999	L	6 V		۲
vise noted) (s	(unless otherwise noted) (s		4.4	_	4.4		4.4 4.499		4.5 V	loH = −20 µA	
racteristics	switching characteristics		1.9		1.9		1.9 1.998		2 V		
			MIN MAX	г	MIN MAX	MAX	MIN TYP	L			
		CNIT	SN74HC74	⊢		L	T _A = 25°C	s T	٧ ٢ ٢	EST CONDITIONS	ESTCC
Hold time, data after CLKI	th Hold time			4					1		l

tchi less	
ing c s oth	
cha	
arac vis	
e n	
isti	
g) (s	
tching characteristics over recommended operating free-air temperature range, $C_L=50$ less otherwise noted) (see Figure 1)	
r re Fig	
cor	
₽	
end	
ed	
ope	
erat	
ing	
fre	
e-a	
i i	
mg	
era	
Ē	
e ra	
ıng	
e, C	
ار ج	
= 50	

TO (OUTPUT)

Vcc

 $T_A = 25^{\circ}C$ SN54HC74 SN74HC74 MIN TYP MAX MIN MAX MIN MAX

UNIT

MHz

				N = 25°C	Č	SN54HC/4	C/4	SN74HC74	IC74	
			*CC	MIN	MAX	MIN	MAX	MIN	MAX	ONL
			27		6		4.2		5	
fdock	Clock frequency		4.5 V		31		21		25	MHz
			6 V	0	36	0	25	0	29	
			2 V	100		150		125		
		PRE or CLR low	4.5 V	20		30		25		
•	Distriction		6 ∨	17		25		21		3
W	Tuise qui anon		2٧	80		120		100		Ü
		CLK high or low	4.5 V	16		24		20		
			6 V	14		20		17		
			2 V	100		150		125		
		Data	4.5 V	20		30		25		
•	Set in time before CLK		6 V	17		25		21		3
ns,	Comp unite second CDS		2 V	25		40		30		ō
		PRE or CLR inactive	4.5 V	5		8		6		
			6 V	4		7		5		
			2 V	0		0		0		
Ţ,	Hold time, data after CLK↑		4.5 V	0		0		0		ns
			٧6	0		0		0		

operating characteristics, T_A = 25°C Power dissipation capacitance per flip-flop PARAMETER TEST CONDITIONS No load TYP UNIT

POST OFFICE BOX 655303 . DALLAS, TEXAS 75265 TEXAS INSTRUMENTS

TEXAS
INSTRUMENTS
POST OFFICE BOX 855303 • DALLAS, TEXAS 75285

timing requirements over recommended operating free-air temperature range (unless otherwise noted)



Figure 1. Load Circuit and Voltage Waveforms

- C. For clock inputs, f_{max} is measured w
 D. The outputs are measured one at a ti
 E. tpLH and tpHL are the same as t_{pd}.
- NOTES: A. CL includes probe and test-fixture capacitance.

 B. Phase relationships between waveforms were chosen arbitrarily. All input pulses are supplied by generators having the following characteristics. PRR 2.1 MHz, Zo = 50.12, t = 6 ns, t = 6 ns, t = 6 ns.

 C. For dock inputs, f_{max} is measured when the input duty cycle is 50%.

 D. The outputs are measured one at a time with one input transition per measurement.

Reference Input VOLTAGE WAVEFORMS
SETUP AND HOLD AND INPUT RISE AND FALL TIMES Data 50% Input 10% -♣ t_{Su} 10% 0V Out-of-Phase Output In-Phase Output VOLTAGE WAVEFORMS
PROPAGATION DELAY AND OUTPUT TRANSITION TIMES VOLTAGE WAVEFORMS
PULSE DURATIONS 50% . ₩ 50% 10% VOL ¥90% VOH ٠ د ا ۷٥ Vcc

Point
CL = 50 pF
(see Note A) PARAMETER MEASUREMENT INFORMATION SN54HC74, SN74HC74
DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS
WITH CLEAR AND PRESET
SCLSOND-DECEMBER 1982 - REVISED JULY 2003 High-Level Pulse 50% 50% Vcc

From Output Under Test

LOAD CIRCUIT

Low-Level Pulse

50%

0 V · Vcc 100