



BLM320

BİLGİSAYAR MİMARİSİ

Yrd. Doç. Dr. Salih GÖRGÜNOĞLU


sgorgunoglu@karabuk.edu.tr

KBUZEM

Karabük Üniversitesi Uzaktan Eğitim Uygulama ve AraştırmaMerkezi

8. Temel Bilgisayarın Donanı tasarımı

Bilgisayar komutlarının tamamının çalışmasını tanımlayan akış çizelgesi



Tablo I: Bilgisayar komutlarının tamamının çalışmasını tanımlayan tüm mikroişlemler

```
R′T₀:
                                                    AR ← PC
Fetch
                            R′T₁:
                                                    IR \leftarrow M[AR], PC \leftarrow PC + 1
                                                    D0, ..., D7 ← Decode IR(12 ~ 14).
Decode
                            R'T<sub>2</sub>:
                                                                   AR \leftarrow IR(0 \sim 11), I \leftarrow IR(15)
Indirect
                            D<sub>7</sub>'IT<sub>3</sub>:
                                                    AR \leftarrow M[AR]
Interrupt
       T_0'T_1'T_2'(IEN)(FGI + FGO):
                                                    R ←1
                                                    AR \leftarrow 0, TR \leftarrow PC
                            RT₀:
                            RT₁:
                                                    M[AR] \leftarrow TR, PC \leftarrow 0
                            RT<sub>2</sub>:
                                                    PC \leftarrow PC + 1, IEN \leftarrow 0, R \leftarrow 0, SC \leftarrow 0
Memory-Reference
   AND
                                                    DR \leftarrow M[AR]
                            D_0T_4:
                                                    AC \leftarrow AC \land DR, SC \leftarrow 0
                            D_0T_5:
   ADD
                            D_1T_4:
                                                    DR \leftarrow M[AR]
                            D<sub>1</sub>T<sub>5</sub>:
                                                    AC \leftarrow AC + DR, E \leftarrow C_{out}, SC \leftarrow 0
   LDA
                                                    DR \leftarrow M[AR]
                            D_2T_4:
                            D<sub>2</sub>T<sub>5</sub>:
                                                    AC \leftarrow DR, SC \leftarrow 0
   STA
                            D_3T_4:
                                                    M[AR] \leftarrow AC, SC \leftarrow 0
                            D_4T_4:
                                                    PC \leftarrow AR, SC \leftarrow 0
   BUN
                                                    M[AR] \leftarrow PC, AR \leftarrow AR + 1
   BSA
                            D_5T_4:
                            D_5T_5:
                                                    PC \leftarrow AR. SC \leftarrow 0
   ISZ
                                                    DR \leftarrow M[AR]
                            D_6T_4:
                                                    DR \leftarrow DR + 1
                            D_6T_5:
                                                    M[AR] \leftarrow DR, if(DR=0) then (PC \leftarrow PC + 1),
                            D_6T_6:
                                                    SC \leftarrow 0
Register-Reference
                           D_7I'T_3 = r
                                                (Common to all register-reference instr)
                           IR(i) = B_i
                                                (i = 0,1,2,...,11)
                                                SC ← 0
                             r:
    CLA
                                                AC \leftarrow 0
                             rB₁₁:
                             rB<sub>10</sub>:
    CLE
                                                E \leftarrow 0
                                                AC ← AC'
    CMA
                             rB<sub>9</sub>:
    CME
                                                E \leftarrow E'
                             rB<sub>8</sub>:
    CIR
                             rB<sub>7</sub>:
                                                AC \leftarrow shr AC, AC(15) \leftarrow E, E \leftarrow AC(0)
                                                AC \leftarrow shl AC, AC(0) \leftarrow E, E \leftarrow AC(15)
    CIL
                             rB<sub>6</sub>:
    INC
                                                AC \leftarrow AC + 1
                             rB<sub>5</sub>:
    SPA
                                                If(AC(15) =0) then (PC \leftarrow PC + 1)
                             rB₄:
    SNA
                                                If(AC(15) = 1) then (PC \leftarrow PC + 1)
                             rB<sub>3</sub>:
    SZA
                             rB<sub>2</sub>:
                                                If(AC = 0) then (PC \leftarrow PC + 1)
    SZE
                                                If(E=0) then (PC \leftarrow PC + 1)
                             rB₁:
    HLT
                                                S ← 0
                             rB₀:
Input-Output
                           D_7IT_3 = p
                                                (Common to all input-output instructions)
                           IR(i) = B_i
                                                (i = 6,7,8,9,10,11)
                                                SC ← 0
                             p:
    INP
                                                AC(0-7) \leftarrow INPR, FGI \leftarrow 0
                             pB₁₁:
    OUT
                             pB<sub>10</sub>:
                                                OUTR \leftarrow AC(0-7), FGO \leftarrow 0
    SKI
                                                If(FGI=1) then (PC ← PC + 1)
                             pB<sub>9</sub>:
    SKO
                                                If(FGO=1) then (PC \leftarrow PC + 1)
                             pB<sub>8</sub>:
    ION
                                                IEN \leftarrow 1
                             pB<sub>7</sub>:
    IOF
                                                IEN \leftarrow 0
                             pB<sub>6</sub>:
```

Temel Bilgisayarın Donanımsal tasarımı

Temel bilgisayarı oluşturan donanımsal elemanlar

Bellek: 4096x16

Kaydediciler: AR, PC, DR, AC, IR, TR, OUTR, INPR, ve SC

Flip Floplar: I, S, E, R, IEN, FGI ve FGO

Dekoderler: 3x8 opcode decoder (D0 ... d7)

4x16 zamanlama dekoder (T0 ... T15)

Ortak yol: 16 bit

Kontrol Sinyallerini üreten Kontrol birimi

- Kaydedicilere yükleme yapan LD, INC, CLR girişlerin kontrolü
- Bellekten okuma ve yazma yaptıran Read, Write sinyalleri
- Filip flopları Set, Clear, complement yapan girişler
- Ortak yolu kullanmak için kaydedicileri seçen S2, S1, S0 sinyalleri
- AC, ALU kontrolu yapan sinyallerin üretimi

Kontrol biriminin tasarımı


Kontrol birimi içinde her bir kaydedici ve birimlerin kontrolü için üretilmesi gereken kontrol sinyallerini üreten devrenin tasarımı ayrı ayrı verilecektir.

Adres Kaydedicisi AR için gerekli kontrol sinyallerinin üretilmesi.

AR ile ilgili tüm işlemler Tablo I incelenerek bulunur.

```
AR \leftarrow PC
                       LD(AR)
 AR \leftarrow IR(0-11)
                       LD(AR)
AR \leftarrow M[AR]
                       LD(AR)
AR \leftarrow 0
                       CLR(AR)
AR \leftarrow AR + 1
                      INR(AR)
```


Daha sonra AR kaydedicisini yükleyen (LD), içini temzleyen(CLR) ve içeriğini bir artıran (INR) mikroişlemler olarak bunlar kendi içinde aşağıda görüldüğü gibi ilgili giriş için gruplanır. Ve şeması çizilir.




IEN (interrupt enable flag) flip flopunun kontrolü

 pB_7 : IEN \leftarrow 1 (I/O Instruction) pB₆: IEN \leftarrow 0 (I/O Instruction) RT₂: IEN \leftarrow 0 (Interrupt)

 $p = D_7IT_3$ (Input/Output Instruction)




Ortak yolun kontrolu



х1	x2	х3	x4	х5	x6	х7	S2	S1	S0	selected register
0 1 0 0 0	0 0 1 0 0	0 0 0 1 0	0 0 0 0 1	0 0 0 0 1	0 0 0 0 0	0 0 0 0	0 0 0 1 1	0 0 1 1 0	0 1 0 1 0	none AR PC DR AC
0	0	0	0	0	0	0 1	1	1	0 1	TR Memory


Örnek olarak AR kaydedicisinin ortak yolu kullanması için encoderin x1 girişine verilmesi gereken giriş aşağıdaki gibi olmalıdır. Diğer kaydediciler için de Tablo I taranarak ilgili girişler bulunabilir.




X2,x3,x4,x5,x6,x7=?

AC kaydedicisinin kontrolü


AC kaydedicisi diğer kaydedicilerden biraz farklıdır. Çünkü ALU ile birlikte çalışmaktadır. Ve ALU danüretilen onuçlar AC de saklanmaktadır.



AC nin içeriğini değiştiren bütün miroişlemler şu şekildedir.



AC kaydedicisini kontrol eden devre aşağıdaki gibidir.



ALU devresinin bir biti

