# Preparation Report LAB4

# ADVANCED CPU ARCHITECTURE AND HARDWARE

**ACCELERATORS LAB** 

361.1.4693

Aram Khater 314813452

Ahseen Alazazma 324038132

#### מטרת המעבדה

במעבדה זו למדנו כיצד להשתמש ביכולותיה של תוכנת Quartus , ובפרט לבצע סינתזה עבור מודלים שפיתחנו במעבדה זו למדנו כיצד להשתמש ביכולותיה של חוכנת PWM בשלושה מצבים. את הסינתזה ביצענו על גבי רכיב במעבדה 1 עם תוספת של חלק סינכרוני שמייצר אות PE10-Standard באמצעות כרטיס Cyclone II, באמצעות כרטיס

### מימולצית ModelSim

י Y="FFFF", X="7FFF" ל ערכים ערכים שפיתחנו, נותנים שפיתחלק החדש של החלק החדש ערכים לראה ערכים ערכים אות אות אות ALUFN="00010" בדי לראות אות אות אות אות שיב.





Figure 1: Toggle במצב PWM סימלציה עבור אות

#### מציאת תדר מקסימלי

על מנת למצוא את התדר המקסימלי של המערכת, יש להוסיף רגיסטרים סינכרוניים בכניסה וביציאה של ה -ALU. לשם כך, יצרנו קובץ VHDL חדש אשר עוטף את מערכת ה ALU-ברגיסטרים, כאשר כולם מוזנים מאותו אות שעון. את תהליך הקימפול והסינתזה ביצענו ללא השמה לפינים, כולל אות השעון, בהתאם להנחיות. לאחר השלמת הקימפול והסינתזה, תוכנת Quartus מספקת את ערך התדר המקסימלי שבו יכולה המערכת לפעול, והתוצאה שהתקבלה היא: עבור החלק הקומבינטורי קיבלנו:





### עבור החלק הסנכרוני קיבלנו:





#### שיפור תדר השעון באמצעותPLL שיפור

בנוסף, כפי שלמדנו, ניתן להעלות את תדר השעון של המערכת בעזרת רכיב חומרה מסוג PLL הקיים בכרטיס הפיתוח שבו אנו משתמשים. רכיב זה מאפשר להכפיל או לשנות את תדר השעון הנכנס בהתאם לצרכי המערכת.

#### פירוט המערכת

בסעיף זה נציג סקירה כללית של המערכת שפיתחנו, וכן נפרט על תתי-המודולים המרכיבים אותה. עבור כל תת-מודול נסביר בקצרה את אופן פעולתו, נציג את תרשים ה RTL-שלו לאחר ביצוע הסינתזה, נפרט את הלוגיקה שבה הוא משתמש, ונאתר את הנתיב הקריטי לפעולתו. את הנתיב הקריטי נציג באמצעות כלים שמספקת תוכנת Quartus.

#### מערכת ה-ALU

המערכת נועדה לממש מספר מודולים שונים לביצוע פעולות לוגיות ואריתמטיות. כל מודול פועל באופן עצמאי ונפרד מהאחרים. הבחירה באיזה מודול להשתמש מתבצעת באמצעות אות בחירה הניתן על ידי המשתמש, אשר מפעיל את המודול הרלוונטי בהתאם לערך שנבחר.




Figure 2: מודל המערכת

#### מערכת ה – ALU –מבנה וכניסות/יציאות

בסקירה הבאה נסביר על כל אחד מתתי-המודולים בנפרד. מערכת ה ALU-מקבלת שלוש כניסות עיקריות:

- אות כניסהX •
- Yאות כניסה
- ים בקרה, ALUFN שבו: •
- ס הביטים **13-4** משמשים לבחירת המודול:
  - AdderSub מודול 01
    - Shifter מודול 10
      - Logic מודול 11
- הביטים 0,1,2משמשים כבקרת פעולה פנימית בתוך כל מודול, ומאפשרים לו לפעול במספר אופנים  $\circ$  שונים בהתאם לערכם.

### יציאות המערכת כוללות ארבעה רכיבים:

- שלושה דגלים:
- מסמן אם התוצאה שלילית N (Negative)  $\circ$ 
  - אפס  $\mathbf{Z}$  (Zero)  $\circ$
- (Carry)מסמן אם התרחשה נשיאה C(Carry)  $\circ$
- חיסור חיבור/חיסור (Overflow) מסמן אם התרחשה גלישה אריתמטית  $\mathbf{V}(\mathbf{Overflow})$  ס
- . ALUFN מייצג את התוצאה של המודול שנבחר לפעולה, בהתאם לערך שבקו הבקרה ALUFN •

# RTLה שרטוט

– של המודול entity של המודול




Figure 3: ALU Entity

– הודול של RTL שרטוט שרטוט




Figure 4: ALU RTL

#### שימוש בלוגיקה

כידוע, אנו מפתחים קוד לוגי המבוסס על רכיבים לוגיים הניתנים לקונפיגורציה בהתאם לקוד שנכתב – תהליך שמבוצע כחלק מתהליך הסינתזה. בניתוח זה נציג את הלוגיקה שנעשה בה שימוש עבור כל אחד מהמודולים, בהתאם לדרישות, ונפרט כיצד ממומשת כל פעולה ברמת השערים או המבנה הפנימי של המודול.

	D	Haras
	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	66
2		
3	<ul> <li>Combinational ALUT usage for logic</li> </ul>	94
1	7 input functions	1
2	6 input functions	34
3	5 input functions	26
4	4 input functions	16
5	<=3 input functions	17
4		
5	Dedicated logic registers	33
6		
7	I/O pins	34
8		
9	Total DSP Blocks	0
10		
11	Maximum fan-out node	ALUFN_i[0]
12	Maximum fan-out	38
13	Total fan-out	567
14	Average fan-out	2.91

Figure 5: System Logic Usage

#### נתיב קריטי

הנתיב הקריטי הוא מרכיב מרכזי להבנת זרימת המידע במערכת, והוא קובע את זמן ההתייצבות המינימלי הדרוש לפני שניתן לעבד קלט חדש. מאחר שלכל רכיב לוגי קיימת השהיה – גם כאשר הם פועלים במקביל – יש להביא בחשבון את זמן ההשהיה הכולל במערכת. לכן, איתור הנתיב הקריטי מאפשר לנו להעריך את ביצועי המערכת ולקבוע את התדר המקסימלי האפשרי לפעולה.

: Quartus אל תוכנת באמצעות כלי הניתוח של תוכנת בודול זה, כפי שנעשה באמצעות כלי הניתוח של תוכנת




Figure 6: ALU Critical Path

### AdderSub מודול

סקירת פעולת המודול

- ההה באורך סיגנלים שני אריתמטיות מספר מחוך מספר מתוך אחת באורך הבקרה הבקרה לקו הבקרה באורך מחוד מחוד מחוד מחוד מחוד אחת באורך הבקרה באורך הבקרה או באורך הבקרה באורך באורך הבקרה באורך באור

- (Full Adders FA) איבור שרשרת שרשרת ערשר X ו X איבור (Addition) היבור היבור
  - X באמצעות הוספת המשלים של (Subtraction) חיסור
    - היפוך ביטים (NEG) הפעלת היפוך ביט-ביט
    - Y + 1 ביצוע (Increment) Y ל ל הוספה של 1 ל -
    - Y-1 ביצוע (Decrement) –Y ביצוע  $\bullet$
  - Y של סדר הבתים (Swap) -Y בתים סדר ההחלפת •

הבחירה בפעולה המתבצעת נעשית לפי הביטים, ALUFN[2:0], הביטים לפעולה המתבצעת נעשית לפי הביטים

#### מרטוט הRTL




Figure 7: AdderSub Entity




Figure 8: AdderSub RTL

### Shifter – מודול

### סקירת פעולת המודול

מודול זה מבצע פעולת הזזה (Shift) על בסיס מבנה Barrel Shifter, על בסיס מבנה (Shift) אודול זה מבצע פעולת הזזה (ALUFN[2:0] בסיס מבנה כאשר הביטים

- מתבצעת הזזה שמאלה '000' -
  - מתבצעת הזזה ימינה '001' –

למימוש המודול, עברנו על כל אחת מ־ ${f k}$  **השכבות** כאשר אובכל שכבה מתבצעת הזזה מותנית. עבור כל שכבה:

- אם השכבה המתאים בשכבת הבקרה (ממוצא הX)הוא השכבה המתאים בשכבת המתאים בשכבת הבקרה (ממוצא הX
  - אחרת נבצע הזזה בהתאם לשכבה

בנוסף, לצורך חישוב ה Carry)-Carry (סיבית שנדחפה החוצה במהלך ההזזה), יצרנו סיגנל ייעודי אשר שומר את ערכי ה-Carry בנוסף, לצורך וממנו אנו מחזירים את הסיבית המתאימה (לרוב האחרונה) כמוצא

#### מרטוט הRTL




Figure 9: Shifter Entity

# – שרטוט הRTL של מודול זה




Figure 10: Shifter RTL

# במודול – Logic

### סקירת פעולת המודול

מודול זה מבצע פעולות לוגיות שונות בין הסיגנלים X בין הסיגנלים שונות בין הבקרה ALUFN מודול זה מבצע

הבחירה בפעולה המתאימה נעשית לפי ערכי הביטים , בביטים ALUFN[2:0], הביטים לפי ערכי הביטים בפעולה המתאימה נעשית לפי ערכי הביטים

מבנה המודול מאפשר הרחבה עתידית לפעולות לוגיות נוספות במידת הצורך, תוך שמירה על פשטות המימוש והיעילות בזמן סינתזה.

### מרטוט הRTL

– של המודול entity של המודול




Figure 11: Logic Entity

– שרטוט הRTL של מודול זה




Figure 12: Logic RTL

### מערכת ה PWM




Figure 13: PWM Module

בשלושה מצבים: PWM המערכת תקבל 6 כניסות ותייצר אות

- אות כניסה X.
- אות כניסה Y.
  - .CLK שעון
- שעוצר או מפעיל את המערכת. ENA קו
  - קו RST שמאפס את המערכת -
- קו בקרה ALUFN כאשר ביטים 0,1 קובעים את המודול הנבחר כך ש
  - Set/Reset במצב PWM בחר "00" -
  - Reset/Set במצב PWM נבחר "01" -
    - Toggle במצב PWM נבחר "10" -

#### מרטוט הRTL




Figure 14: PWM Entity

### – הודול של RTLה שרטוט




Figure 15: PWM RTL

# בשימוש בלוגיקה

כידוע אנחנו מפתחים קוד לוגי אשר משתמש באלמנטים לוגים שניתן לקנפג אותם בהתאם לקוד, דבר שנעשה כחלק מתהליך הסינתזה. בניתוח זה נציג את הלוגיה עבור כל מודול כנדרש –

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	38
2	Estimate of Eogle dataZation (VEF is neceed)	50
3	▼ Combinational ALUT usage for logic	56
1	7 input functions	0
2	6 input functions	19
3	5 input functions	1
4	4 input functions	7
5	<=3 input functions	29
4		
5	Dedicated logic registers	11
6		
7	I/O pins	22
8		
9	Total DSP Blocks	0
10		
11	Maximum fan-out node	clk~input
12	Maximum fan-out	11
13	Total fan-out	275
14	Average fan-out	2.48

Figure 16: System Logic Usage

#### נתיב קריטי

הבתים אם השהייה שלרכיבים שלרכיבים המידע במערכת. מפני שלרכיבים יש השהייה גם אם המ

מקביליים אזי עלינו לקחת בחשבון את אורך הזמן שלוקח למערכת להתייצב לפני הכנסת כניסה חדשה.

– זה במודול מציאת הנתיב הקריטי במודול




Figure 17: PWM Unit Critical Path

### Timer – מודול

מודול זה מבצע מנייה כלפי מעלה עד שיגיע לערך של Y מחדול מנייה מאפס.

#### שרטוט הRTL




Figure 18: Timer Entity

# – שרטוט הRTL של מודול זה




Figure 19: Timer RTL

# -בשימוש בלוגיקה עבור המערכת כולה-

•		148
1000	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	193
2		
3	<ul> <li>Combinational ALUT usage for logic</li> </ul>	318
1	7 input functions	1
2	6 input functions	66
3	5 input functions	32
4	4 input functions	80
5	<=3 input functions	139
4		
5	Dedicated logic registers	19
6		
7	I/O pins	68
8		
9	Total DSP Blocks	0
10		
11	▼ Total PLLs	1
1	PLLs	1
12		
13	Maximum fan-out node	ALUFN_r[1]
14	Maximum fan-out	44
15	Total fan-out	1442
16	Average fan-out	3.04

Figure 20: System Logic Usage

# – הנתיב הקריטי עבור המערכת כולה הוא




Figure 21: Top Critical Path

# **Signal Tap**

לצורך ביצוע ווריפיקציה של החומרה שפיתחנו, השתמשנו בכלי Signal Tap של תוכנת Quartus. הכלי מאפשר לתפוס את מצבי הסיגנלים ברכיב בזמן אמת, ולנתח את התנהגות המערכת במהלך הפעולה.

במסגרת הניסוי, הגדרנו את הסיגנלים אותם נרצה ללכוד – ובפרט את סיגנלי Keys , נלכוד אותם בעת עליית המתח (Rising Edge), כלומר כאשר נשחרר את המפתח. במהלך הריצה, אנו מדפיסים ומנתחים את ערכי הכניסות והמוצאים של המערכת בזמן אמת, לצורך בדיקת תקינות וביצועים.

– Shifter פעולת



Figure 22: SHL Operation

בפעולה זו, נרצה לבצע הזזה שמאלה לא ציקלית על ידי ה- Opcode = 10000 של הווקטור Y כמות

פעולת חיבור –



Figure 23: ADD Operation

בפעולה זו נרצה לבצע חיבור בין X ע"י ה- V ע"י ה- V ע"י הם 16 ניתן לראות שהערכים של V את הערך את הערך 17 מיבלנו ב ALUout את הערך את הערך 190