| 用 EDA 技术进行电子系统设计的目标是最终完成 <u>ASIC</u> 的设计与实现 |
|--|
| EDA 缩写的含义为。 |
| 基于查找表技术构造的可编程逻辑器件叫做 |
| 技术构造的可编程逻辑器件叫做cPLD。 |
| 可编程器件分为 <u>CPLD</u> 和 <u>FPGA</u> 。 |
| 有限状态机分为 |
| Verilog 的端口模式有_input、output和 inout 三种。 |
| 大型数字逻辑电路设计采用的 IP 核有 <u>软 IP</u> 、 <u>固 IP</u> 和 <u>硬 IP</u> 。 |
| 随着 EDA 技术的不断完善与成熟, <u>自顶向下</u> 的设计方法更多的被应用于 |
| Verilog HDL 设计当中。 |
| 完整的条件语句将产生组合电路,不完整的条件语句将产生时序电路。 |
| 写出下列缩写的含义 |
| LUT: 查找表 |
| HDL: 硬件描述语言 |
| IP: |
| ISP: 在系统可编程 |
| SOC: 片上系统 |
| 大规模可编程器件主要有 FPGA、CPLD 两类,下列对 FPGA 结构与工作原理的 |
| 描述中,正确的是:B |
| A. 采用 EEPROM 工艺 |
| B. 采用 SRAM 工艺 |
| C. 集成度比 PAL 和 GAL 低 |
| D. 断电后配置数据不丢失 |
| |
| IP 核在 EDA 技术和开发中具有十分重要的地位, IP 分软 IP、固 IP、硬 IP; 下 |
| 列所描述的 IP 核中,对于固 IP 的正确描述为:D |
| A. 提供用 VHDL 等硬件描述语言描述的功能块,但不涉及实现该功能块的具体 |
| 电路 |
| B. 提供设计的最总产品——模型库 |

| D. 都个是 |
|--|
| |
| 已知 "a=1'b1; b=3'b001;"那么{a,b}= C |
| A. 4'b0011 B. 3'b001 |
| C. 4'b1001 D3'b101 |
| |
| 下列标识符中,A是不合法的标识符。 |
| A. 9moon B. State0 C. Not_Ack_0 D. signall |
| |
| 下面 always 进程敏感信号的写法,哪种形式是错的 |
| A. always@(posedge clk or negedge clr) |
| B. always@(negedge clk or posedge clr) |
| C. always@(posedge clk or clr) |
| D. always@(posedge clk) |
| |
| 下列那个流程是正确的基于 EDA 软件的 FPGA / CPLD 设计流程:A |
| A.原理图/HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试 |
| B.原理图/HDL 文本输入→适配→综合→功能仿真→编程下载→硬件测试; |
| C.原理图/HDL 文本输入→功能仿真→综合→编程下载→→适配硬件测试; |
| D.原理图/HDL 文本输入→功能仿真→适配→编程下载→综合→硬件测试 |
| |
| 大规模可编程器件主要有 FPGA、CPLD 两类,下列对 CPLD 结构与工作原理的 |
| 描述中,正确的是:D |
| A. CPLD 是基于查找表结构的可编程逻辑器件 |
| B. CPLD 即是现场可编程逻辑器件的英文简称 |
| C. 早期的 CPLD 是从 FPGA 的结构扩展而来 |
| D. 在 Xilinx 公司生产的器件中,XC9500 系列属 CPLD 结构 |

C. 以可执行文件的形式提交用户,完成了综合的功能块

| A. | if-else | B. case | C. casez | D. repeat | |
|--------------------------|--|---|--|---|-------------------------|
| | | | · 句的是:B | _ | |
| | A. 进程i | | | | |
| | B.CASE C.元件例 | | | | |
| | | NELSE语 ⁷ | 句 | | |
| | | | • | | |
| | | | | | |
| 在 ve | erilog 语言 | 言中整型数据与 | ≒ <u>C</u> | _位寄存器数据在实际意义 | 义上是相同的 |
| | A.8 | B. 16 | C. 32 | D. 64 | |
| A. | | | _ | 择正确答案 <u>C</u> Ops C. 时间精度 100 ₁ | - os D. 时间 |
| A. 精度 | 时间精 不确定 og 连线类 | 度 10ns B. | 时间单位 10 | | |
| A. 精度 Veril 下面 | 时间精 不确定 og 连线类 A. sup | 度 10ns B. ^{美型的驱动强度} ply B. | 时间单位 10 时间单位 10 g说明被省略时 strong C. | Ops C. 时间精度 100p ,则默认的输出驱动强度 | 为 <u>B</u> |
| A. 精度 Veril 下级别 | 时间精 不确定 og 连线类 A. sup 哪个是可 | 度 10ns B. E型的驱动强度 ply B. U用 verilog i | 时间单位 10 更说明被省略时 strong C. | Ops C. 时间精度 100p ,则默认的输出驱动强度 pull D. weak | 为 <u>B</u> 亍描述的 |
| A. 精度 Veril 下级 在 ve | 时间精 不确定 og 连线 sup M. 开关 A. 开关级 | 度 10ns B. 型的驱动强度 ply B. 以用 verilog 语 B.门电路结 | 时间单位 10 更说明被省略时 strong C. | Ops C. 时间精度 100p , 则默认的输出驱动强度 pull D. weak 而不能用 VHDL 语言进行构级 D. 寄存器传输: | 为 <u>B</u> 行描述的 级 |