
طراحی و پیاده سازی یک پردازنده سینگل سایکل:


در این گزارش قصد داریم تا یک پردازنده مشابه MIPS طراحی کنیم که تقریبا مشابه 8 است اما پردازنده بجای 32 بیت ، محاسبات 16 بیتی را انجام می دهد و همچنین طول حافظه 8 بیتی می باشد ، بنابراین داده ها و دستور العمل های ما در دو خونه از حافظه جای میگیرند. شکل کلی بخش های مختلف آن را در زیر می توانید ببینید :




حال به تعریف اجمالی از بخش های مختلف این CPU می پردازیم :




رجیستر PC به آدرس دستور بعدی اشاره می کند و بعد از اجرای هر دستور 2 واحد به آن اضافه می شود (هر دستور 16 بیتی هستش و در دو خونه حافظه جا میشه بنابراین باید هر بار دو واحد به آدرسی که PC بهش اشاره می کنه اضافه کنیم)




عمل جمع توسط یک جمع کننده انجام می شود ، البته در تصویر جمع کننده با 4 رو میبینم ولی ما قصد داریم با جمع کنند عدد 2 پیاده سازی رو انجام بدیم .




واحد شیفت برای دستور های پرشی و جامپ کاربرد دارد که نیاز است عدد مورد در 4 ضرب شود که این کار با دوبار شیفت به چپ انجام می شود .




یک مالتی پلکسر که توسط واحد کنترل ، کنترل می شود و تعیین می کند آدرس PC به عنوان دستور بعدی اجرا شود و یا آدرس دستور های پرشی و جامپ .




یک رجیستر 16 بیتی که دستورالعمل Fetch شده از حافظه را در خود نگه میدارد تا بخش های مختلف دستورالعمل به واحد های مختلف ارسال شود و دستور بعد از دیکُد شدن اجرا شود .




یک رجیستر فایل که رجیستر های مختلفی در آن قرارداده شده تا در انجام محاسبات و اجرای دستورات از آنها استفاده کنیم.



واحد کنترل مغز متفکر سیستم ماست که قرار است به کمک دستورالعملی که بصورت ورودی دریافت میکند سیگنال های خروجی کنترلی را صادر کند . این سیگنال ها به بخش های مختلفی ورود پیدا کرده و مشخص میکنند هر قسمت به چه صورت و با چه ترتیبی کار کند .



واحد توسعه کمک میکند یک عدد را با حفظ ارزش اش ، به بیت های بیشتری توسعه دهیم ، که در پروژه ما یک عدد هشت بیتی را با حفظ ارزش به یک عدد 16 بیتی تبدیل میکند.



واحد ALU Control مشخص میکند که چه عملی روی داده های ورودی ALU باید صورت گیرد (جمع ؟ تفریق ؟ ...) . خود واحد ALU نیز دو ورودی گرفته و طبق مقدار سیگنالی که از ALU می آید ، پردازش موردنظر را روی دو داده ورودی انجام می دهد .

نکته : خود واحد ALU Contorl نیز توسط یک ورودی که از سمت ALU Control می آید کنترل می شود .



واحد حافظه که می تواند تعدادی رجیستر در کنار پردازنده باشد ، برنامه های اسمبلی (کد ماشین) در این حافظه نوشته می شود ، البته کاربرد دیگه حافظه نوشتن و خواندن در آن است که می توان اعدادی رو در آن نوشت و از آن خواند.

با بررسی بخش های مختلف سخت افزاری پردازنده ، در قسمت بعدی گزارشکار به بررسی کد های وریلاگ میپردازیم .

```
1 'timescale lns / lps
 2
   module Sign Ex(
 3
        input [5:0] in6,
        output reg [15:0] out16
 5
 6
 7
          always @(*)
         begin
 8
          if (in6[5]==1)
 9
10
             out16={16'blllllllllll, in6};
11
             out16={16'b0000000000, in6};
12
13
          end
14
15
    endmodule
16
```

ماژول بخش توسعه که عدد شش بیتی مورد نیاز را گرفته و به عددی 16 بیتی تبدیل می کند .

```
13
          always @(*) begin
              if (inpl > inp2) begin
14
             Zero=0;
15
             Gt=1;
16
             Lt=0:
17
18
             end
19
             else if (inp2 > inpl)begin
20
             Zero=0;
             Gt=0;
21
             Lt=1;
22
             end
23
             else begin
24
             Zero=1;
25
             Gt=0;
26
27
             Lt=0;
28
             end
29
30
             case (ControlALU)
31
             4'b0000 : Result=inpl+inp2;
32
              4'b0001 : Result=inpl-inp2;
33
             4'b0010 : Result=inpl&inp2;
34
             4'b0011 : Result=inpl|inp2;
35
             4'b0100 : Result=inpl^inp2;
36
           //4'b0111 : Result= set on less than;
37
38
             4'b0101 : Result=~(inpl|inp2);
39
             endcase
40
41
          end
42
```

ماژول بالا ، مربوط به واحد ALU می باشد که با توجه به سیگنال کنترلی اش یکی از اعمال جمع تفریق ، اند و اور یا ایکسور و یا نور را انجام می دهد .

```
3 module ControlUnit(
        input [15:0] Instr,
 5
        input Gt,
 6
        input Lt,
 7
        input Zero,
        output reg Branch,
        output reg RegDest,
9
        output reg MemRd,
10
11
        output reg MemWr,
        output reg [3:0] ALUOp,
12
        output reg ALUSrc,
13
14
        output reg MemReg,
15
        output reg Jum,
16
        output reg RegWr
17
```

واحد کنترل به دلیل طولانی بودن حجم کد آن ، فقط ورودی و خروجی های آن را اینجا میبینیم ، تمام سیگنال های خروجی دارای اهمیت ویژه ای هستند که باید بصورت صحیح در این ماژول مقداردهی شوند .

```
39 reg [15:0] PC=0;
40 reg [15:0] K=0;
41 reg [15:0] Instr;
42 wire [15:0] OutSign;
43 wire Branch, RegDest, MemRd, MemWr, ALUSrc, MemReg, RegWr, Jum, Gt, Lt;
44 wire [3:0] ALUOp;
45 wire Zero;
46 wire [15:0] Result;
47
48 reg [2:0] R1;
49 reg [2:0] R2;
50 reg [2:0] WR; // RD
51 reg [15:0] WrightData; //writer reg >>> write data
52 reg [15:0] Datal;
53 reg [15:0] Data2;
54 reg [15:0] Data2ALU;
55
```

حال نوبت به ماژول اصلی پردازنده می رسد ، تمام رجیستر های مختلفی که به آنها نیاز داریم تعریف شدند (توجه : کد پردازنده را بصورت رفتاری نوشته ایم) .

```
60
                              //Instanc SignExt (ok)
        Sign Ex Ul (
61
62
         .in6(Instr[5:0]),
         .out16(OutSign)
63
64
         );
65
66
67
         ControlUnit U2(
                             //Instanc Control
         .Instr(Instr),
68
         .Zero(Zero),
69
         .Gt (Gt),
70
         .Lt(Lt),
71
72
         .Branch (Branch),
73
         .RegDest (RegDest),
74
         .MemRd (MemRd) ,
         .MemWr (MemWr),
75
         .ALUOp (ALUOp),
76
77
         .ALUSrc (ALUSrc) ,
         .MemReg (MemReg) ,
78
         .Jum (Jum),
79
         .RegWr (RegWr)
80
81
82
                      //Instanc ALU
83
         ALU U3 (
         .inpl(Datal),
84
         .inp2(Data2ALU),
85
86
         .Result (Result),
87
         .ControlALU(ALUOp),
         .Gt(Gt),
88
89
         .Lt(Lt),
         .Zero(Zero)
90
91
         );
```

هر سه واحدی که در صفحه قبل معرفی شدند به صورت ماژول مجزا ، درون ماژول اصلی پردازنده فراخوانی می شوند و سیگنال های مرتبط با هر ماژول به سیگنال های درونی ماژول مذکور وصل می شوند و سیگنال های مرتبط با هر ماژول به سیگنال های درونی ماژول مذکور وصل می شوند و سیگنال های مرتبط با آنها داشته باشیم و بتوانیم با آنها ارتباط برقرار کنیم .

```
116
117
         if (MemRd==1 && MemReg==0) //Load
               WrightData=Result;
118
               else if (MemRd==1 && MemReg==1)
119
                  WrightData={MEM[Result+1],MEM[Result]};
120
121
122
123
         if (RegWr==1 && MemReg==0) //R-Typ
124
125
               WrightData=Result;
126
127
128
         if (MemWr==1 && MemReg==0) //Store
               MEM[Result]=Data2;
129
130
         if (RegWr==1)
131
132
        begin
         File[WR]=WrightData;
133
134
         File[0]=0;
135
         end
136
```

در این بخش دستور های مختلف اجرا می شوند البته همگی با شروطی قابل اجرا هستند که تمام شروط از سوی واحد کنترل تعیین می شوند .

```
142 always @(posedge Clk)
143 begin
144
    if (Branch) //BUN
145
    begin
146
           K=(OutSign)*2;
147
           PC=PC+2+K;
148
149
    end
150
    if(Jum) //JUMP
151
152 begin
           PC=PC+2:
153
154
           PC={PC[15:13],Instr[11:0]*2};
155
    end
156
    if (Branch==0 && Jum==0)
157
       begin
158
159
        PC=PC+2;
160
    end
161
162
    end
163
```

واحد PC نیز با توجه به اینکه دستور جامپ در پیش داریم و یا پرش و یا اینکه در حالت عادی خودش قرار دارد ، مقدار خود را با هر لبه کلاک آپدیت میکند . (نکته هر دستور در یک لبه کلاک انجام می شود)

حال که بخش های مختلف پردازنده تعیین و ارتباط ها برقرار شد ، زمان آن رسیده است تا حافظه و رجیستر فایل ها را تعریف کرده و با مقادیر مناسب آنها را پر کنیم .

```
7 reg [7:0 ] MEM [0:33];
    reg [15:0] File [0:7];
    initial begin
10 File[0]=16'b0000000000000000;
11 File[1]=16'b0000000000000000;
12 File[2]=16'b00000000000000101;
13 File[3]=16'b00000000000010000;
14 File[4]=16'b0000000000000000;
    File[5]=16'b00000000000000100;
    File[6]=16'b00000000000000000;
    File[7]=16'b0000000000001000;
17
18
19 MEM[1]=8'b00000111; MEM[0]=8'b01110000; // F(6) = F(3) + F(5) = 16 + 4 = 20
20 MEM[3 ]=8'bl1110000; MEM[2 ]=8'b00000100; // Jump To Address 8
21 MEM[5 ]=8'b00000000; MEM[4 ]=8'b00000000;
22 MEM[7 ]=8'b00000000; MEM[6 ]=8'b10000000;
23 MEM[9]=8'b00001110; MEM[8]=8'b10001001;
                                               // F(1) = F(7) - F(2) = 8 - 5 = 3
24 MEM[11]=8'b01110111; MEM[10]=8'b00010000;
                                               // Load F(4)=MEM[16+F(3)] = MEM[32] = 2;
25 MEM[13]=8'b00000000; MEM[12]=8'b00000000;
26 MEM[15]=8'b000000000; MEM[14]=8'b000000000;
27 MEM[17]=8'b000000000; MEM[16]=8'b000000000;
28 MEM[19]=8'b00000000; MEM[18]=8'b00000000;
29 MEM[21]=8'b00000000; MEM[20]=8'b00000000;
30 MEM[23]=8'b000000000; MEM[22]=8'b000000000;
   MEM[25]=8'b000000000; MEM[24]=8'b000000000;
32 MEM[27]=8'b00000000; MEM[26]=8'b00000000;
33 MEM[29]=8'b000000000; MEM[28]=8'b000000000;
34 MEM[31]=8'b000000000; MEM[30]=8'b000000000;
35 MEM[33]=8'b000000000; MEM[32]=8'b00000010;
36
37
```

تعداد هشت عدد رجیستر فایل تعریف شده و با مقادیر دلخواه مقداردهی اولیه شده اند . سپس 34 بایت حافظه برنامه اسمبلی فوق نیز تعریف شد که درون خونه های ابتدایی حافظه برنامه اسمبلی فوق نوشته است .

در دستور اول محتوای رجیستر فایل 5 و 3 باهم جمع شده و در رجیستر فایل 6 ریخته می شود ، یعنی جمع عدد 16 و 4 که 20 خواهد بود .


در دستور بعدی به آدرس 8 حافظه جامپ می کنیم تا دستور موجود در 8 را اجرا نماییم . که در این خونه تفریق رجیستر فایل هفتم و دوم قرار دارد یعنی مقدار 8 منهای 5 که 3 می شود و در رجیستر فایل یک ریخته می شود .

در دستور آخر عمل Load را انجام داده ایم ، محتوای خونه 32 حافظه که مقدار آن 2 می باشد در رجیستر فایل چهارم قرارداده می شود .

مشاهده خروجی برنامه:

Ī	Name			Value	20 ns			40 ns		60 ns		80 ns 100		100 ns	
١	٦	o	Clk	1											
	×	0	OutSign[15:0]	0000000000000000	11111	(00000000	00000	00000000	00001	(0000000	000010	X			
	\vdash	0	ALUOp[3:0]	0000	0000	X 11	11	00	01	X					
	×	0	Result[15:0]	0000000000000000	00000	(00000000	00000	00000000	00000	(0000000	00100	X			
	×	0	MEM[0:33,7:0]	[01110000,0000011	[0111000	0,0000011	1,0000010	0,111100	0,000000	00,000000	00,10000	000,00000	000,100010	01,00001	110,000
ı	×	Ö	File[0:7,15:0]	[00000000000000000	[0000	([0000000	000000	([0000000	000000	([0000000]	000000	[0000000	000000000	,0000000	0000000
1	×	0	PC[15:0]	0000000000001110	00000	0000000	00000	0000000	00001	0000000	00001	(0000000	000001		
ı	×	Ö	K[15:0]	00000000000000000									00000	0000000	0000
1	×	0	Instr[15:0]	0000000000000000	00000	11110000	00000	00001110	10001	0111011	100010	X			
ı	×	0	R1[2:0]	000	011	X 00	0	(1	1	(0:	1	X			
	×	Ö	R2[2:0]	000	101	X 00	0	0:	.0	10	0	X			
ı	×	0	WR[2:0]	000	110	X 00	0	00	1	X 10	0	X			
	×	O	WrightData[15:0]	0000000000000000	0000	000000010	100	0000000	00000	0000000	00000	X			
1	×	Ö	Data1[15:0]	00000000000000000	00000	0000000	00000	0000000	00001	0000000	00010	X			
ı	×	0	Data2[15:0]	00000000000000000	00000	(00000000	00000	0000000	00000	X					
	×	O	Data2ALU[15:0]	00000000000000000	00000	(0000000	00000	0000000	00000	(0000000	00010	X			


که البته چیز واضحی مشاهده نمی شود بنابراین بصورت مجزا در زیر دستورات اجرا شده را نمایش می دهیم .



در دستور اول : محتوای دو رجیستر مذکور یعنی 4 و 16 جمع شده و در رجیستر بعدی عدد 20 قرار گرفته است .



در دستور دوم : همانطور که می بینید مقدار PC بعد از اجرای دستور اول ناگهان به عدد 8 پرش می کند .



در دستور سوم محتوای رجیستر هفت و دو از هم تفریق می شود یعنی 8 منهای 5 که حاصل 3 است و در رجیستر فایل اول ریخته شده است .

▼ 51e[0:7,15:0]	[0,3,3,16,2,4,20,	([0,0,5)	[0,0,5,16	,0,4,20	[0,3,5,16	,0,4,20	[0,3,3,16	,2,4,20	X		[0,3,3	,16,2,4,20,8]	
[0,15:0]	0	0 (()			X			0	
[1,15:0]	3		0	X						3			
[2,15:0]	3			5						3			
[3,15:0]	16							1	16				
► (4,15:0)	2			0						2			
[5,15:0]	4								4				
[6,15:0]	20							2	20				
[7,15:0]	8								8				

و در دستور آخر محتوای حافظه 32 که دو است در رجیستر فایل چهارم قرار گرفته است.