

به نام خدا

گزارش فنی پروژه: طراحی سیستم دیجیتال آبیاری هوشمند مبتنی بر FPGA

هدف از این پروژه، طراحی یک سیستم کنترلی هوشمند برای مدیریت آبیاری گیاهان است که بر اساس پارامترهای محیطی تصمیم‌گیری می‌کند. این سیستم با پایش مداوم سه پارامتر کلیدی، وضعیت پمپ آب و نمایشگر وضعیت را کنترل می‌کند:

ورودی	نوع	خروجی ها	نوع
رطوبت خاک (0-7)	M (3-bit): STD_LOGIC_VEC	7-Segment	SEG (7-bit): STD_LOGIC_VEC
نور (0=ایده آل، 1=بد)	L (1-bit): STD_LOGIC	وضعیت FSM	STATE (2-bit): Signal
دما (0=ایده آل، 1=بد)	T (1-bit): STD_LOGIC	نمایش وضعیت سنسورها	LEDs: STD_LOGIC

جدول ۱-۱

جدول ۱-۲

ساختار پروژه: ورودی ها

خروجی ها


- **Top Module (SmartWateringSystem):** وظیفه اتصال ماژول‌ها به یکدیگر و مدیریت پورت‌های ورودی/خروجی فیزیکی FPGA را بر عهده دارد.
- **Control Unit (WateringFSM):** مغز متفکر سیستم که بر اساس ماشین حالت محدود (FSM) پیاده‌سازی شده است.
- **Display Unit (SevenSegmentDecoder):** وظیفه تبدیل وضعیت داخلی سیستم به سیگنال‌های قابل نمایش روی سون‌سگمنت را دارد.

منطق کنترلی (FSM):

ماشین حالت دارای دو وضعیت اصلی است که با استفاده از سیگنال در **WateringFSM** طراحی شده‌اند.

- **ST0 (Idle):** وضعیت غیرفعال (پمپ خاموش).
- **ST1 (Watering):** وضعیت آبیاری (پمپ روشن).

که متناسب با شکل روبه‌رو پیاده‌سازی شده‌اند



شکل ۱


DFA حالات موجود

خطا ها در طول پیاده سازی:

۱. خطا در ورودی ها که m, l, t و خروجی ها که M, L, T تعریف شده بودند که با تغییر نام ورودی به M, L, T و خروجی به M_OUT, L_OUT, T_OUT رفع شد.
۲. مشکل در ذخیره حالت FSM که با جستجو در اینترنت مشخص شد میتوان یک آرایه از حالات تعریف کرد. سپس حالت فعلی و حالت بعدی را در آن مشخص نمود.
۳. مقایسه مقدار M : این عملیات با استفاده از طراحی یک مقایسه گر سه بیتی ممکن بود ولی به دلیل پیچیدگی زیاد و پس از جستجو برای سادگی و همچنین بهینه سازی کد منجر به استفاده از `ieee.std_logic_unsigned` شد که البته با توجه به توصیه یکی از دوستان به دلیل استاندارد نبودن کتابخانه فوق تصمیم بر استفاده از `use ieee.numeric_std.all` شد.
۴. مواجه شدن با خطای زیر
`Error:C:\modeltech64_2020.4\examples\SmartWateringSystem.vh`
`d(71): Component instantiation statement must have a label`
که دلیل آن استفاده نکردن از لیبل برای پورت مپ های موجود در فایل `SmartWateringSystem` بود.


شبیه سازی:

- برای شبیه سازی از برنامه `modelsim` استفاده شد. برای راحتی کار مرحله اول شبیه سازی با ابزار `force` در برنامه و بدون استفاده از `testbench` انجام شد. تمامی خروجی ها پس از رفع چند خطای جزعی در پیاده سازی شرط های `if else` به حالت مورد دلخواه رسیدند.
- سپس به وسیلهی اضافه کردن ماژول `SmartWatering_TB` و استفاده از پورت مپ مرحله نهایی شبیه سازی انجام شد.
- مدت زمان شبیه سازی با توجه به $20ns$ بودن هر بخش در TB به $240ns$ رسید (شکل ۲).



شکل ۲-۱

شبیه سازی ns ۰-۱۲۰



شکل ۲-۲


شبیه سازی ns ۱۲۰-۲۴۰

گزارش سنتز :

سنتز با استفاده از ابزار Quartus انجام شد که البته با مشکلاتی هم همراه بود.

۱. اضافه کردن فایل tb به سنتز موجب خطا در پروژه شد که با حذف فایل رفع گردید.

۲. اسم پروژه در این ابزار باید به اسم Top Module باشد. در اولین تلاش به دلیل اختلاف اسم پروژه قادر به شناسایی قطعه اصلی نبود



شکل ۳

گزارش سنتز

پین های ورودی و خروجی ۲۱ عدد میباشد که با مجموع ورودی و خروجی های مورد انتظار برابر است.

یک رجیستر وجود دارد که احتمالاً برای ذخیره state های ماشین طراحی شده (st0,st1) استفاده میشود.

ISSUE: دو عدد le در عکس بالا برای چه چیزی استفاده میشوند؟