



个人练习结果解析

考生: Aix 总分: 100 分 得分: 12 分



百分制得分

所得得分换算成百分制得分

12分



答题用时

测试成绩答题时长

14'00"

1

单选题 | 1.5 分 | 一般



一个触发器可记录一位二进制代码，它有（ ）个稳态。

- A : 0  
B : 1  
C : 2  
D : 3

正确答案: C 你的作答: C 本题得分: 1.5 分

题目解析

一个触发器可记录一位二进制代码，它有两个稳态，0和1。

2

单选题 | 1.5 分 | 简单



有一个左移位寄存器，当预先置入1101后，其串行输入固定接0，在4个移位脉冲作用下移位过程是（ ）。

- A : 1101-1010-0100-1000-0000  
B : 1101-0110-0011-0001-0000  
C : 1011-0110-1100-1000-0000  
D : 1011-0101-0010-0001-0000

正确答案: A 你的作答: A 本题得分: 1.5 分

题目解析

串行输入接0，则每次左移后在右边补零。

开始时为1101，下一个脉冲到来后，1101左移变成101，在后面补一个0，变成1010，以此类推。

3

单选题 | 1.5 分 | 简单



Verilog HDL中用于定义模块内不可修改的常量的关键字是（ ）

- A : integer  
B : parameter  
C : reg  
D : wire

正确答案: B 你的作答: B 本题得分: 1.5 分



暂无解析

4 单选题 | 1.5 分 | 简单



以下哪种触发器属于边沿触发型触发器 ( )

- A : RS触发器
- B : D触发器
- C : 主从JK触发器
- D : 电平触发T触发器

正确答案: B 你的作答: B 本题得分: 1.5 分

题目解析

暂无解析

5 单选题 | 1.5 分 | 简单



关于 LUT (查找表) 的描述, 错误的是 ( )

- A : 本质是 SRAM 存储单元
- B : 可实现任意组合逻辑函数
- C : 输出直接驱动外部 I/O
- D : 通常与触发器构成逻辑单元

正确答案: C 你的作答: C 本题得分: 1.5 分

题目解析

暂无解析

6 单选题 | 1.5 分 | 一般



数字电路中同步信号的主要作用是 ( )。

- A : 同步时钟
- B : 同步数据
- C : 同步电源
- D : 同步信号源

正确答案: A 你的作答: A 本题得分: 1.5 分

题目解析

暂无解析

7 多选题 | 1.5 分 | 简单



下列属于同步串行总线的是 ( )

- A : I2C
- B : UART
- C : SPI
- D : CAN



[题目解析](#)

暂无解析

8 多选题 | 1.5 分 | 简单



以下表示十进制数值187的是（ ）

- A : 16'd187  
B : 16'hBB  
C : 16'o273  
D : 16'b10110111

正确答案: B,A,C 你的作答: B,A,C 本题得分: 1.5 分

[题目解析](#)

暂无解析

9 多选题 | 1.5 分 | 简单



FPGA中用于时钟同步和频率合成的模块是（ ）

- A : PLL  
B : DCM  
C : FIFO  
D : DMA

正确答案: A,B 你的作答: A 本题得分: 0 分

[题目解析](#)

暂无解析

10 多选题 | 1.5 分 | 简单



以下属于Verilog HDL循环语句的是（ ）

- A : jump  
B : for  
C : while  
D : repeat

正确答案: B,C,D 你的作答: C,B,D 本题得分: 1.5 分

[题目解析](#)

暂无解析

11 编程题 | 85 分 | 简单



一、基本要求

- 1、使用大赛组委会提供的四梯FPGA竞赛实训平台，完成试题要求的设计与调试。  
2、参考资料：选手在程序设计与调试过程中，可参考组委会提供的“资源数据包”。

Xilinx 平台配置文件: .bit 文件, 以11位手机号命名。

Altera 平台配置文件: .sof 文件, 以11位手机号命名。

\*\* 不符合提交要求的作品将被酌情扣分或记零分。

工程压缩包文件格式为.zip、.rar 或.7z格式。

4、设计要求

试题所要求的功能逻辑, 须自行设计、编写Verilog/VHDL代码实现。除试题明确允许使用的IP核或第三方库外, 禁止使用其他此类资源。

在完成功能要求的基础上, 通过逻辑复用、状态机简化等手段实现面积优化, 减少FPGA内部资源占用。

二、硬件配置

利用给定的FPGA芯片内部资源, 根据功能要求编写硬件描述语言源程序, 并下载至FPGA 竞赛实训平台进行功能验证。

本试题涉及的硬件资源包括:

1、核心器件

FPGA / 50MHz时钟源

1复位按键

2、人机交互单元

4位独立按键

LED指示灯

2个4位8段数码管

3、AD转换

型号: ADC081C021 (SOT23-6)

器件地址: 1010100+W/R

三、功能要求

1、功能概述

- ① 基于FPGA实现音量调节功能。
- ② 通过ADC和按键控制音量调整。
- ③ 通过数码管显示音量和调整方式。
- ④ 通过按键实现模式切换等功能。
- ⑤ 试题要求的其它功能。

2、性能要求

- ① 按键动作响应时间:  $\leq 1$ 秒。
- ② 数码管显示清晰、稳定无重影。

3、音量控制功能

音量等级从0到3逐步递增, 蜂鸣器的驱动占空比同步提升, 发声强度逐级增大, 实现从静音到最大音量的阶梯式可控调节。

在旋钮调整模式下, 通过AD转换单元, 将电位器输出的连续模拟信号转换为0-3共4个等级音量, 全量程、等间距映射, 实现音量的调节。

在按键调整模式下, 通过按键调整音量大小。

音量等级与蜂鸣器驱动占空比对应关系如下:

- 0级对应0% (静音状态)
- 1级对应30% (低音量)
- 2级对应60% (中音量)
- 3级对应100% (静音状态)



|     |    |   |    |     |     |   |   |
|-----|----|---|----|-----|-----|---|---|
| U   | 8  | 8 | 1  | -   | 8   | 3 | 0 |
| 标识符 | 熄灭 |   | 音量 | 间隔符 | 占空比 |   |   |

图1.1 计算界面（旋钮调整模式）

|     |    |   |    |     |     |   |   |
|-----|----|---|----|-----|-----|---|---|
| E   | 8  | 8 | 1  | -   | 8   | 3 | 0 |
| 标识符 | 熄灭 |   | 音量 | 间隔符 | 占空比 |   |   |

图1.2 计算界面（按键调整模式）

② 数码管功能设计要求：

- 1) 占空比固定使用3位数码管显示，不足3位时，高位（左侧）数码管熄灭。
- 2) 显示稳定、清晰，无重影、闪烁、过暗、亮度不均匀等设计缺陷。

5、按键功能

1) S1：按下S1按键，切换音量调整模式，切换过程如图2所示。




图2 音量调整模式切换

2) S2：在按键调整模式下，按下S2按键，音量等级增加，增加过程如下：

0->1->2->3->0...

3) S3：在按键调整模式下，按下S3按键，音量等级降低，降低过程如下：

3->2->1->0->3...

④ 按键功能设计要求：

- 1) 复位按键按下后，返回四、初始状态。
- 2) 按键S2和S3仅在按键调整模式下生效。
- 3) 当前界面下未定义功能的按键按下时，系统保持当前状态且无响应；按键应进行有效的防抖处理，避免出现一次按键动作触发多次功能等情形。

6、LED指示灯功能

通过LD8-LD5指示灯指示音量和LD1指示灯指示音量调整方式，试题中未提到的指示灯，始终处于熄灭状态。

- ① 按键调整模式下：LD1点亮，否则熄灭；
- ② 音量等级0：LD5-LD8均熄灭；
- ③ 音量等级1：LD8点亮，LD7、LD5、LD6熄灭；
- ④ 音量等级2：LD7点亮，LD8、LD5、LD6熄灭；
- ⑤ 音量等级3：LD7、LD8点亮，LD5、LD6熄灭；

四、 初始状态

须严格按照以下要求设计作品的初始状态。

- ① 音量调整方式：按键调整；
- ② 初始音量等级：1。

评测状态：评测完成

正确答案: 17V2\_FPGA\_X.zip    本题得分: 0分

题目解析    你的附件



扫一扫,关注四梯公众号

4T评测网

4T网秉承打通教育与人才培育的四个环节  
Teaching教学、Training实训、Testing测试、Talent人才的目标，  
以科学评测为核心，构建电子信息领域完整的人才培养和就业的生态。  
关于我们 | 问题反馈 | 新闻中心

公司地址: 北京市丰台区西四环中路112号阅园1区

联系方式: ☎ (+86) 010-88252799 | 0731-856603

Email: ✉ tech@4t.wiki

🇨🇳 京ICP备17055986号-2