Laporan Layout ASIC ColdTrack: Mesin Inferensi XGBoost

Proses layout RTL ke GDS di SKY130 dengan LibreLane dan hasil signoff

Proyek ColdTrack (PAKAR) · Faza Dzil · 31 Oktober 2026 · layout final: RUN_AK, wrapper Caravel: WR4

Ringkasan

Laporan ini membahas proses layout versi ASIC dari mesin inferensi XGBoost ColdTrack di proses SKY130 (130 nm, sel standar sky130_fd_sc_hd) memakai LibreLane 3.0.17. Chip berukuran 2,2 × 2,2 mm, berjalan pada 10 MHz, dan memakai empat makro RAM DFFRAM 256 × 32 bit untuk ring buffer fitur. Layout final lolos semua pemeriksaan signoff. DRC (Magic, KLayout, routing), LVS, XOR, dan antena bernilai nol, setup dan hold terpenuhi di sembilan corner, dan tingkat atas bebas pelanggaran slew, kapasitansi, dan fanout.

Pemeriksaan	Hasil RUN_AK	Target
DRC Magic / KLayout / routing	0 / 0 / 0	0
LVS (error, device, net, pin, property)	0	0
XOR Magic vs KLayout	0	0
Antena (net / pin), di top-level dan di dalam makro	0 / 0	0
Setup WNS (ss / tt / ff)	+36,13 / +42,77 / +45,38 ns	≥ 0
Hold WNS (ff / tt / ss)	+0,022 / +0,188 / +0,650 ns	≥ 0
Slew, kapasitansi, fanout top-level (9 corner)	0 / 0 / 0	0
IR drop terburuk	0,11 mV	< 18 mV (1 % VDD)
Daya total (nom tt)	28,8 mW	-

Netlist final juga lolos gate-level simulation. Skenario ujung-ke-ujung tanpa delay identik bit per bit dengan golden, dan skenario pendek dengan SDF pasca-layout lolos di corner tt, ss, dan ff (bagian 8). Makro kemudian ditempatkan di wrapper Caravel untuk shuttle ChipFoundry. Wrapper lolos signoff dan precheck ChipFoundry 13/13 (bagian 9).

Hasil ini dicapai setelah 3 putaran makro DFFRAM dan belasan run top-level (bagian 5). Ada dua temuan yang paling menentukan. Pertama, pelanggaran fanout berasal dari dioda antena, sehingga diperbaiki lewat strategi antena. Kedua, perbaikan setelah routing hanya konvergen bila dilakukan secara inkremental, dengan sel lama dikunci dan hanya net yang diubah yang di-route ulang.

1. Desain yang di-layout

RTL FPGA di hw/rtl tidak diubah. Versi ASIC (hw/asic/xgboost) mengganti beberapa modul dengan antarmuka yang sama, dan hasil keluarannya tetap bit-exact dengan golden model maupun RTL FPGA.

- Ring buffer dipindah ke makro RAM. Array 256 × 111 bit yang di FPGA menjadi BRAM akan menjadi 28.416 flip-flop bila disintesis apa adanya. Di ASIC array ini diganti 4 makro DFFRAM RAM256 (32 bit × 256, latch, satu port).
- Pengali diserialkan. Empat perkalian lebar di physics memakai satu pengali serial 41 × 82 bit, dan 13 pengkuadrat paralel di features diganti satu pengkuadrat bergiliran. Pipeline L=3 dihapus karena clock 10 MHz tidak memerlukannya.
- Reset: rst_n lewat sinkroniser 2 flip-flop. Shift register riwayat memakai flip-flop tanpa reset yang lebih kecil.

- Model bisa diganti tanpa chip baru. Model di flash diverifikasi dengan tag HMAC-SHA256 memakai kunci 32 byte yang ditanam saat sintesis (lihat bagian 7).


Hasil sintesis versi FPGA apa adanya sekitar 2,75 mm² sel standar dengan ±46.000 flip-flop. Versi ASIC final memakai 1,56 mm² sel standar dengan 17.795 flip-flop, ditambah 1,73 mm² makro.

2. Alat dan parameter

Kelompok	Nilai
Alat	LibreLane 3.0.17 (Docker), OpenROAD 2026-02-17, Magic, KLayout, Netgen; PDK sky130A 8afc8346
Clock	10 MHz (periode 100 ns); clock uncertainty 0,25 ns; transisi clock 0,15 ns; derate ±5 %
Die / core	2200 × 2200 µm (4,84 mm²) / 4,76 mm²; 800 baris unithd
Makro	4 × RAM256 809,6 × 533,12 µm di pojok die; halo 45 µm (horizontal) dan 40 µm (vertikal)
Penempatan	kepadatan target 62 %; utilisasi sel standar akhir 51,4 %
SDC	PnR: fanout maksimal 9; signoff: fanout 10; slew maksimal 0,75 ns di semua corner
CTS	clkbuf_16/8/4/2, cluster 10 sink, kabel clock maksimal 600 µm
Perbaikan otomatis	sebelum GRT: slew 40 %, cap 40 %, kabel maksimal 600 µm. Perbaikan setelah GRT dimatikan dan diganti ECO manual (bagian 4)
Antena	jumper di tahap GRT (jumper-only), sisanya dioda oleh DRT (6 iterasi, margin rasio 10 %)
STA	9 corner: proses ff/tt/ss × RC min/nom/max

3. Floorplan dan makro DFFRAM

Keempat makro ditaruh di pojok die (u_ram0 N, u_ram1 FN, u_ram2 FS, u_ram3 S), sehingga logika mengisi pita horizontal di tengah dan kanal vertikal di antara makro. Gambar 1 memperlihatkan penempatan final. Sel hold tambahan dari ECO terlihat menumpuk di dua area rantai flip-flop yang padat (kanan tengah dan kanal bawah). Kepadatan inilah yang membatasi margin hold (bagian 5.6).



Gambar 1. Penempatan sel pada layout final RUN_AK (diekspor dari ODB, tanpa filler dan tap).

Makro DFFRAM sendiri di-harden tiga putaran lagi, karena masalah di top-level ternyata berasal dari dalam makro. Semua versi mempertahankan ukuran dan posisi pin, jadi makro bisa ditukar tanpa mengubah top-level.

Versi	Perubahan	Efek yang terukur
v1	DFFRAM asli + mux keluaran Do memakai mux2_4	slew pin Do 1,79 → < 0,75 ns
v3	buffer dan dioda di semua pin masukan	cap pin A0[7] 0,332 → 0,031 pF
v4	langkah baru PinBufPlace: buffer pin masukan dipindah ke dekat pinnya	cap pin Di dari top-level ≤ 0,18 → 0,019 pF; cap top-level 0/0
v5	LibreLane 3.0.17: RepairAntennas setelah GRT, 5 iterasi antena DRT, FillInsertion setelah DRT	antena dalam makro 19 net → 0; tetapi cap pin Do naik ke 0,224 pF
v6	mux keluaran Do0MUX dan diodanya juga dipindah ke dekat pin Do	cap pin Do 0,224 → 0,0011 pF

Makro v6 di-harden dengan DRC Magic, LVS, XOR, dan antena semuanya nol. Patch lengkapnya ada di `ram256/dffram_coldtrack.diff`.

4. Alur layout final

Layout final dibuat dalam lima tahap:

- Alur penuh LibreLane dari RTL sampai GDS dengan `run_layout.sh`.
- ECO sebelum GRT pada ODB hasil penempatan dan CTS, dengan skrip OpenROAD `layout/eco/eco_all.tcl`: buffer di belakang driver lemah, repeater di tengah net panjang, pemecahan net dengan beban banyak, dan sel hold untuk jalur makro → flip-flop.
- Routing ulang dari GRT dengan jumper antena di tahap GRT.
- Dua putaran ECO inkremental setelah DRT. Sel lama dikunci, sel baru ditaruh di slot kosong, dan kabel hanya dihapus pada net yang diubah.

- Signoff, dilanjutkan dari state STA: IR drop, GDS (Magic dan KLayout), XOR, DRC, ekstraksi SPICE, LVS, dan semua checker.


Daftar ECO disusun otomatis dari laporan STA (`ecolist.py`, `diodenets.py`). Daftar endpoint hold diambil lengkap lewat skrip yang disisipkan ke STA LibreLane (`holdall.tcl`), karena laporan bawaannya hanya memuat 2.000 jalur.

5. Kronologi iterasi: masalah dan solusinya

Tabel 1 merangkum run penting. Iterasi awal (RUN_I sampai RUN_S) menetapkan floorplan makro di pojok dan margin perbaikan hold. Setelah itu, setiap masalah ditelusuri ke akar penyebabnya sebelum run berikutnya dijalankan.

Run	Perubahan	Hasil
T	makro v3, OBS gabungan, SDC PnR fanout 9	signoff bersih; slew tt 0/5, cap 10/19, fanout 5
U sampai W	posisi makro y 80/1586; ECO buffer	cap nom 0, tetapi cap pin Di ±0,2 pF tetap ada (akar di makro)
X	makro v4; ECO yang menghapus dioda	OpenROAD repair_antennas crash di DRT
Y / Z	makro v4; ECO dengan dioda dipertahankan	signoff bersih; cap 0/0, slew tt 0/3, fanout 10; 19 net antena di dalam makro
AB	makro v6	fisik bersih; hold −0,054 ns (jalur makro Do lebih cepat)
AC	+11 sel hold	hold −0,021 ns (endpoint lain bergeser)
AD	+640 buffer, 66 repeater, 5 pecahan, 16 hold	signoff bersih; hold +0,0023, slew tt 0/0, slew ss 537, fanout 8
AE	perbaikan antena DRT jumper-only	0 jumper terpasang, 900 net antena; dihentikan
AF	jumper di tahap GRT	signoff bersih; dioda 1.655 → 654, fanout 5, slew ss 292
AG	7.170 sel hold (target +0,05)	GRT overflow 2.529; dihentikan
AH / AI	2.072 sel hold, lalu ECO sisa	hold membaik, tetapi slew ss naik turun (642, 481) dan tidak konvergen
AJ	ECO inkremental di atas AF	hold +0,019, slew ss 35/0/0, fanout 5
AK	penyeimbangan dioda, 7 buffer, 13 hold	semua nol; signoff bersih

Tabel 1. Run penting (slew ss dihitung sebagai pin pelanggar top-level di corner max_ss).



Gambar 2. Perkembangan metrik top-level dari RUN_AB sampai RUN_AK.

5.1 Kapasitansi pin makro berasal dari dalam makro

Di RUN_U sampai RUN_W, kapasitansi net ke pin Di makro tetap sekitar 0,2 pF walaupun buffer top-level sudah dipindah. Halo 40 µm membuat buffer tidak bisa didekatkan ke pin. Akar masalahnya ada di dalam makro: DFFRAM menaruh buffer pin masukan (DIBUF) berderet di pojok kiri bawah, padahal pin Di tersebar sepanjang 797 µm, sehingga kabel internal satu pin bisa ratusan mikron. Langkah baru `PinBufPlace` memindahkan setiap buffer ke baris terdekat dari pinnya (v4), lalu hal yang sama dilakukan untuk mux keluaran Do (v6).

5.2 Menghapus dioda membuat OpenROAD crash

ECO di RUN_X menghapus dioda antena lama sebelum routing ulang, dan `repair_antennas` crash. Kasusnya direproduksi secara terpisah: ODB tanpa dioda yang dihapus tidak crash. Sejak itu dioda tidak pernah dihapus (`KEEP_DIODES`), dan dioda lama yang berlebih dipindahkan ke net lain.

5.3 Fanout berasal dari dioda antena

Setelah perbaikan buffer, sisa pelanggaran fanout ternyata ada di net yang beban aslinya hanya 1 sampai 3 sel, tetapi mendapat 8 sampai 12 dioda dari perbaikan antena DRT. STA menghitung setiap dioda sebagai beban. Setelah routing awal ada 922 net yang melanggar aturan antena, dan DRT memperbaikinya hanya dengan dioda (1.655 dioda). Repeater per net hanya memindahkan masalah, karena routing ulang membuat dioda menumpuk di net lain. Mode jumper-only di DRT (RUN_AE) tidak memasang satu jumper pun. Jumper baru bekerja di tahap GRT: 1.264 jumper menurunkan net antena dari 927 ke 101 sebelum DRT, sehingga dioda tinggal 654.

5.4 Slew corner ss: buffer di belakang driver lemah

Pelanggar slew di corner ss (100 °C, 1,6 V) didominasi sel hold dlygate yang keluarannya memang lemah, serta clkbuf_2 dengan kabel ±330 µm. Memperbesar driver mempercepat jalur dan bisa merusak hold, jadi ECO memasang buf_4 tepat di belakang driver lemah. Tunda bertambah sedikit (aman untuk setup yang punya ruang +36 ns), dan driver lemah hanya mendorong satu masukan buffer di dekatnya.

5.5 ECO + routing ulang penuh tidak konvergen

RUN_AH dan RUN_AI memperlihatkan polanya. Setiap ECO yang diikuti routing ulang dari awal memang memperbaiki pelanggar yang dituju, tetapi menggeser ribuan net lain, sehingga pelanggar baru muncul di tempat lain. Slew tt sempat mundur dari 0 ke 9. Solusinya ECO inkremental: sel lama dikunci (`FIRM`), sel baru dilegalisasi ke slot kosong, dan kabel hanya dihapus pada net yang diubah. GRT lalu hanya me-route sekitar 1.900 net (66 mm kabel, 9 detik), dan DRT mempertahankan routing yang ada (±7 menit, dibanding ±30 menit). RUN_AJ dan RUN_AK dibuat dengan cara ini.

5.6 Batas margin hold

Daftar lengkap menunjukkan 7.170 endpoint (hampir semuanya rantai flip-flop Q → D) dengan slack hold di bawah +0,05 ns. Menutup semuanya membuat GRT overflow 2.529, dan target +0,03 ns (3.287 sel) sudah overflow. Margin akhir dipilih +0,022 ns. Slack ini sudah termasuk clock uncertainty 0,25 ns dan derate 5 %, sehingga cadangan nyata di silikon lebih besar.

5.7 Penyeimbangan dioda

Di RUN_AJ, repeater baru ikut membawa dioda lama ke net keluarannya, sehingga 5 repeater itu sendiri melanggar fanout. RUN_AK memindahkan sebagian dioda ke net masukan repeater, sehingga keluaran paling banyak 8 beban dan masukan paling banyak 5 beban. DRT lalu hanya perlu menambah 3 dioda.

6. Hasil signoff layout final

Kelompok	Metrik	Nilai
Fisik	DRC Magic / KLayout / routing	0 / 0 / 0
	LVS: error, unmatched device/net/pin, property	0
	XOR, illegal overlap, pin terputus, pelanggaran power grid	0
	Antena net / pin	0 / 0
Timing	Setup WNS max_ss / nom_tt / min_ff	+36,128 / +42,765 / +45,384 ns
	Hold WNS min_ff / nom_ff / max_ff	+0,0220 / +0,0225 / +0,0221 ns
	Hold WNS nom_tt / max_ss	+0,188 / +0,650 ns
	TNS setup / hold	0 / 0
DRV top-level	Slew / kapasitansi / fanout, 9 corner	0 / 0 / 0
Daya	Total / internal / switching / bocor (nom tt)	28,79 / 18,58 / 10,21 / 0,0045 mW
	IR drop terburuk VPWR / VGND	0,106 / 0,111 mV
Luas	Sel standar / makro	1,561 mm² (51,4 %) / 1,726 mm²
	Sel logika / flip-flop / dioda antena	165.585 / 17.795 / 1.862
	Total sel (dengan filler dan tap)	467.973
Routing	Panjang kabel / via / net	5,64 m / 980.471 / 125.789

Metrik pelanggaran slew, kapasitansi, dan fanout di `metrics.json` LibreLane tidak nol (misalnya 34.060 pin slew di nom tt), tetapi seluruhnya berasal dari bagian dalam makro DFFRAM. Bus bit DFFRAM dibaca lewat buffer tri-state dari banyak word, sehingga transisinya lambat. Hal ini bawaan arsitektur DFFRAM. Makro sudah dikarakterisasi di 9 corner, dan timing yang melewatinya terpenuhi di STA top-level.

7. Catatan kunci HMAC

Kunci HMAC 32 byte ditanam sebagai konstanta logika saat sintesis, sehingga ikut terbaca dari GDS, netlist, DEF, dan SPEF.

> **Kunci layout ini adalah kunci lomba yang dipublikasikan.** Layout dibuat untuk lomba dan verifikasi. Kunci dipublikasikan bersama berkas layout agar juri dan siapa pun bisa memeriksa tag model dan mengulang verifikasi, sehingga chip dari layout ini tidak melindungi model. Tapeout sungguhan memerlukan kunci rahasia baru, sintesis dan layout penuh beserta ECO-nya, serta GDS dan netlist yang tidak dipublikasikan.

8. Gate-level simulation

Netlist final RUN_AK disimulasikan dengan model Verilog sel sky130 dari PDK dan skenario yang sama dengan tes RTL (`hw/asic/xgboost/tb/test_gls.py`). Kunci HMAC sudah tertanam di gerbang, jadi image flash ditandai dengan kunci layout.


Tes	DUT dan simulator	Hasil
Fungsional	netlist + RAM256 perilaku, Verilator 5.053, tanpa delay; 2 trip × 75 menit, 15 diagnosis, 8 HMAC, image rusak ditolak	lolos, bit-exact (43 menit)
SDF nom_tt	netlist + netlist gerbang RAM256, Icarus + SDF, clock 100 ns; 3 menit fisika, segel, HMAC	lolos (2 jam 20 menit)
SDF max_ss	idem	lolos (1 jam 58 menit)
SDF min_ff	idem	lolos (1 jam 48 menit)

Tiga kendala Icarus diselesaikan tanpa mengubah netlist secara logika. (1) Parser SDF-nya crash pada titik ber-escape di path hierarki, jadi nama escaped di netlist dan SDF diganti secara konsisten. (2) Nama instance dicari secara linear di scope top (±230 ribu instance), sehingga 555 ribu entri INTERCONNECT butuh lebih dari 1 jam per corner. Delay kabel dilipat ke IOPATH sel penggerak (median 0,001 ns, maks 0,326 ns, kecil dibanding delay sel median 0,279 ns). (3) SDF final memuat delay di dalam makro (STA memakai netlist gerbang makro), jadi RAM256 disimulasikan dari netlist gerbangnya. Icarus tidak menjalankan TIMINGCHECK, jadi setup/hold tetap dijamin STA signoff. GLS SDF memastikan logika benar dengan delay nyata, termasuk latch dan clock gating di dalam DFFRAM.

Dua "floating net" di metrik LibreLane berasal dari langkah awal alur. Pada ODB final tidak ada net tanpa driver maupun multi-driver.

9. Integrasi Caravel dan precheck

Makro `coldtrack_asic` ditempatkan di `user_project_wrapper` Caravel (area user 2920 × 3520 µm) untuk shuttle ChipFoundry chipIgnite, dengan templat ChipFoundry `caravel_user_project` dan Caravel Lite tag CC2509. Clock dan reset berasal dari SoC manajemen (`wb_clk_i`, `wb_rst_i`). SPI slave, flash QSPI, dan tiga alarm memakai 13 pin `mprj_io`, dan alarm juga dikirim ke `user_irq`.



Gambar 3. Layout user_project_wrapper (render KLayout run WR4): makro di tengah atas, grid daya wrapper dan core ring Caravel di sekelilingnya.

Tiga masalah muncul selama empat run wrapper (dari jatah lima):

- PDN. Makro memakai grid daya met4 + met5, dan OBS met5 mengisi celah di antara strapnya, sehingga strap standar wrapper tidak bisa melewati makro. Strap vccd1/vssd1 wrapper dibuat berimpit persis dengan grid makro (lebar, jarak, pitch, offset yang sama). Pdngen tetap menghentikan strap 0,6 µm (met4) dan 3,2 µm (met5) sebelum ujung pin makro, jadi skrip ODB menutup 120 celah sebelum flow dilanjutkan.
- Sel fill. Baris sel standar di seluruh area menghasilkan 1,4 juta sel fill untuk glue logic yang hanya ±400 sel, dan Magic kehabisan memori. Baris dibatasi ke pita bawah, kanal kiri dan kanan, serta pita atas, sehingga sel fill turun ke 185 ribu.
- Slew kabel panjang. Pin clk makro tidak dikenali CTS sebagai sink, jadi clock dibuffer dengan rantai 6 clkbuf_8 di RTL. Net user_irq ke pojok kanan bawah butuh kanal kanan untuk repeater.

Pemeriksaan	Hasil
Signoff wrapper WR4: DRC Magic / KLayout / routing, XOR, antena	0 / 0 / 0, 0, 0
LVS LibreLane / slew, cap, fanout (9 corner)	lolos / 0, 0, 0
Setup / hold WS	+50,2 / +4,86 ns
CF Precheck v1.3.7 (XOR, KLayout FEOL/BEOL/offgrid/density/pin/zero-area, spike, cellname, GPIO, OEB)	13/13 lolos
LVS precheck penuh (wrapper + makro + RAM256)	lolos (29 menit)

Cek OEB memberi empat peringatan yang sesuai desain: IO1 sampai IO3 flash hanya masukan pada perintah 0x6B, WP#/HOLD# ditahan tinggi, dan MISO adalah keluaran tri-state.

10. Keterbatasan dan langkah berikutnya

- Margin hold +0,022 ns dibatasi kepadatan area rantai flip-flop. Menaikkannya butuh floorplan yang memberi ruang lebih di area itu, atau struktur rantai dengan tunda bawaan.
- Slew di dalam makro adalah bawaan arsitektur DFFRAM dan tidak bisa diperbaiki dari top-level.
- Sel tunda dlygate4sd1_1 dipakai manual oleh ECO hold walaupun dikecualikan dari resizer. Sel ini bagian standar library dan lolos DRC serta LVS.

- GLS SDF hanya menjalankan skenario pendek (3 menit) karena Icarus lambat untuk ±230 ribu sel, dan delay kabel dilipat ke sel penggerak. Pemeriksaan setup/hold tetap dari STA.
- Testbench Caravel (`verilog/dv`, firmware SoC manajemen) belum disesuaikan. Pengiriman ke shuttle juga butuh akun ChipFoundry (`cf login`, `cf push`).
- Mesin GRU (`hw/asic/GRU`) belum di-layout karena keterbatasan waktu: waktu lomba habis untuk menutup timing dan signoff chip XGBoost, lalu integrasi Caravel. RTL GRU sudah terverifikasi bit-exact terhadap golden, jadi layout-nya bisa menyusul dengan alur yang sama.

Lampiran: reproduksi

Konfigurasi, SDC, dan skrip ada di `hw/asic/xgboost/layout`, dan skrip ECO di `layout/eco`. Metrik ringkas ada di `hw/asic/xgboost/metrics.csv`, sedangkan langkah lengkap dan parameter ada di `hw/asic/xgboost/README.md`. Makro dibangun ulang dari DFFRAM commit ba5268492 dengan patch `ram256/dffram_coldtrack.diff`. GLS ada di `hw/asic/xgboost/tb/test_gls.py`, dan sumber wrapper Caravel (konfigurasi, skrip PDN, RTL, log precheck) di `hw/asic/xgboost/caravel`.