

PERURI Digital Summit · CHIP 2026 Hackathon — Tim J5 (ITB)

# Laporan Lengkap

## Fase 0 sampai Fase 9M

Akselerator ML-KEM-768 (NIST FIPS 203) pada Terasic DE10-Nano · Intel/Altera Cyclone V SE  
5CSEBA6U23I7

Status: simulasi, formal, dan analisis Quartus *kernel-only*; ACVP ML-KEM-768 100 % pada RTL di dua simulator;  
tidak ada pengukuran papan; ADR 0035-0043 Proposed; kotak Approval Fase 9 dan 9M kosong  
Repositori: [github.com/Ajilaca/peruri-chipathon-2026](https://github.com/Ajilaca/peruri-chipathon-2026) · disusun 2026-10-05

**Ditulis untuk: Tim J5.** Berkas di repo tetap sumber kebenaran (docs/results/, evidence/, docs/decisions/). Label: **MEASURED** (laporan Quartus atau log simulasi di repo), **INFERENCE**, **ESTIMATE**, *perhitungan tim*. Tidak ada pengukuran pada papan; semua hasil berasal dari simulasi, analisis formal, dan analisis Quartus (*kernel-only*, *virtual pin*). Dokumen ini bukan teks proposal; klaim untuk juri harus melewati /proposal-claims.

# 1. Ringkasan eksekutif

- **Tujuan proyek:** merancang, memverifikasi, dan mengukur akselerator ML-KEM-768 (NIST FIPS 203) dengan Keccak-f[1600] dan NTT/INTT di fabric, alur protokol dan baseline perangkat lunak di HPS, dengan perilaku konstan-waktu dibuktikan lewat invarian jumlah siklus. **Matematika dikunci** (ADR 0002):  $q$ ,  $n$ ,  $k$ ,  $\eta$ ,  $du$ ,  $dv$ , akar satuan, dan aritmetika FIPS 203 tidak berubah di fase mana pun; inovasi hanya pada arsitektur.
- **Status teknis (simulasi):** inti ML-KEM-768 lengkap (KeyGen, Encaps, Decaps) berjalan di RTL dan **lulus semua vektor ACVP resmi yang dipin di dua simulator: keyGen 25, encapsulation 25, decapsulation 10** (termasuk ciphertext yang dimodifikasi). Fase 0–9 selesai dan disetujui (kecuali Fase 9 yang kotak Approval-nya kosong); Fase 9M selesai sebagian (lihat butir terakhir).
- **Angka akhir (K4, mlkem\_core4, MEASURED kernel-only):** 14.222,0 ALM pada 40 ns (34 % dari 41.910), 53–54 blok RAM, 28 DSP; 8.416 / 9.611 / 12.989 siklus untuk KeyGen / Encaps / Decaps; timing terpenuhi pada 15,000 ns di 6 dari 6 seed (median Fmax 76,665 MHz); latensi pada 15 ns **109,8 / 125,4 / 169,4  $\mu$ s** (perhitungan tim, siklus dibagi Fmax, bukan waktu di papan).
- **Dari titik awal ke akhir:** inti pertama (C0, L = 1) tidak memenuhi timing pada 20 ns (Fmax 14,64 MHz, 897 siklus per NTT); inti Fase 9 (17.620,5 ALM, 9.095 / 10.735 / 16.667 siklus, median Fmax 49,28 MHz pada 40 ns) menjadi K4 dengan  $-19$  % ALM dan  $-7,5$  % /  $-10,5$  % /  $-22,1$  % siklus.
- **Disiplin bukti:** setiap langkah punya rencana uji dan aturan adopsi yang ditulis sebelum pengukuran; angka hanya dari laporan Quartus atau log di repo; estimasi yang meleset dicatat (Bagian 7). Hasil yang tidak mendukung hipotesis ditulis apa adanya (misalnya S2 netral, S2b tidak lolos aturannya seperti tertulis).
- **Batas yang harus diketahui:** tanpa papan, tanpa integrasi HPS, tanpa perbandingan dengan perangkat lunak; konstan-waktu hanya berarti invarian siklus (bukan ketahanan side-channel); tiga bukti formal berbatas habis waktu (P1 dan NC-E1-4 pada core4, NC-B7 pada core3); rantai adopsi ADR 0035–0043 semuanya **Proposed** dan menunggu tim.

# 2. Tujuan, batasan, dan cara kerja

## 2.1 Batasan keras (CLAUDE.md §0)

| #  | Batasan                                                                                                                               | Penegak                                 |
|----|---------------------------------------------------------------------------------------------------------------------------------------|-----------------------------------------|
| C1 | Matematika dikunci; hanya arsitektur yang berinovasi                                                                                  | /mlkem-guard, ADR 0002, check_params.py |
| C2 | Tidak ada angka karangan: angka dari Quartus atau papan; selain itu ESTIMATE, sumber bersitasi, atau "perhitungan tim"                | /quartus-report, /proposal-claims       |
| C3 | Tidak ada overclaim: bukan "quantum-proof", bukan ketahanan side-channel, bukan klaim percepatan terhadap perangkat lunak tanpa bukti | /proposal-claims                        |
| C4 | Proposal 6 halaman; Bagian 3 belum ditulis                                                                                            | docs/proposal/README.md                 |
| C5 | Tidak memutuskan atas nama tim: pilihan terbuka ada di PENDING.md                                                                     | /decision-record                        |
| C6 | Persetujuan manusia antar fase; verifikasi sebelum optimasi                                                                           | /phase-gate                             |
| C7 | Repo publik: tanpa rahasia dan data pribadi                                                                                           | scripts/setup_github.sh                 |
| C8 | Hasil hanya-simulasi diberi label; klaim validasi perangkat keras butuh bukti di evidence/                                            | aturan §3                               |

## 2.2 Alur kerja yang dipakai di semua fase

1. **Model emas dulu** (tb/golden/, Python, independen dari RTL), diuji terhadap vektor resmi dan oracle independen.
2. **Rencana uji dan aturan adopsi ditulis sebelum RTL dan sebelum pengukuran;** aturan tidak diubah setelah melihat hasil (amandemen bertanggal mencatat temuan dan koreksi).
3. RTL diverifikasi bit-exact terhadap model emas di **dua simulator** (Verilator dan Icarus), lalu **formal** (SymbiYosys, boolector) dengan **kontrol negatif** yang harus gagal.
4. Baru setelah itu **Quartus** (kompilasi satu per satu, enam seed bila aturan menuntut) dan hasil diekstrak ke berkas bukti.

- Hasil dituangkan dalam docs/results/phase<NN>.md, divalidasi check\_result.py dan claim\_lint.py; **hanya anggota tim yang mencentang kotak Approval**.
- Keputusan tim dicatat sebagai ADR (Proposed → Accepted oleh tim); angka di keputusan menunjuk berkas bukti.

### 2.3 Lingkungan

Ubuntu 24.04, OSS CAD Suite 2026-09-23 (Verilator 5.053, Icarus 14.0 devel, Yosys, slang 11.0, SymbiYosys + boolector), cocotb 2.1.0, Python 3.12, **Quartus Prime Lite 25.1std.0 Build 1129** (satu-satunya sumber angka implementasi FPGA). Angka Yosys tidak pernah dilaporkan sebagai sumber daya Cyclone V.

## 3. Perjalanan per fase

### Fase 0 — Fondasi: model emas dan vektor resmi (DONE, disetujui 2026-09-29)

- Dibuat:** tb/golden/ (parameter terkunci, primitif FIPS 203, K-PKE, ML-KEM internal), vektor ACVP dipin pada commit 975de31e... dengan sha256, evidence kesalahan (errata) FIPS 203, ADR 0003.
- Hasil (MEASURED):** check\_params.py 12/12; pytest 23/23; ACVP ML-KEM-768 **80/80** (keyGen 25, encapsulation 25, decapsulation 10, decapsulationKeyCheck 10, encapsulationKeyCheck 10); lintas-cek oracle independen (kyber-py 1.2.0) **2000/2000** cocok; dua item errata, keduanya non-normatif.
- Catatan jujur:** berkas keyGen ACVP menyatakan isSample: false (berbeda dari asumsi di kat\_sources.md), dilaporkan apa adanya. Model Python bukan implementasi konstan-waktu dan tidak diklaim begitu.

### Fase 1 — Baseline RTL minimal: L = 1 NTT/INTT, konfigurasi C0 (DONE, ditetapkan tim 2026-10-05)

- Dibuat:** ntt\_core (satu butterfly per siklus, 7 layer + lintasan skala INTT), memori polinomial tak berbank, ROM twiddle hasil generator, bukti formal keselamatan FSM.
- Hasil:** bit-exact di dua simulator (10/10); NTT/INTT **897 / 1.153 siklus**, konstan; Quartus: 7.010 ALM, 3 DSP, 0 M10K, **Fmax 14,64 MHz**, **slack setup -48,323 ns pada 20 ns (timing tidak terpenuhi)**.
- Penyebab (dari laporan jalur, bukan tebakan):** pembagi % kombinasional 24/12 bit menghabiskan 38,9 ns (57,5 %) dari jalur data 67,7 ns. Tidak diperbaiki di fase ini dengan sengaja.
- CRG-9 awalnya FAIL (timing) dan ADR target clock belum ada saat fase ini ditutup (target 20 ns di SDC bersifat sementara). Tim menetapkan fase ini DONE pada 2026-10-05; ADR 0006 mencatat target clock kemudian, dan kegagalan timing didokumentasikan.

### Fase 2 — Arsitektur memori: banking dan pembangkit alamat, C1 (DONE, ditetapkan tim 2026-10-05)

- Dibuat:** skema bank XOR-grup yang **terbukti bebas konflik untuk L = 1, 2, 4, 8** (eksaustif + formal pada ROM nyata), memori berbank, ROM peta bank hasil generator.
- Hasil:** siklus identik C0 (0 stall); 6.749 ALM; Fmax 14,99 MHz; timing masih gagal (-46,720 ns).
- Temuan jujur: M10K tidak terpakai (0/553)** walau judul fase menyebut M10K, karena pembacaan asinkron tidak bisa dipetakan Quartus ke RAM; dicatat dan dibiarkan sebagai keputusan fase berikutnya. Satu kompilasi Quartus rusak karena direktori kerja terhapus tak sengaja; yang dipakai hanya hasil ulang yang bersih.

### Fase 3 — Eksplorasi multi-lane L = 1/2/4/8, C2 (DONE, ditetapkan tim 2026-10-05)

|                   | L = 1       | L = 2     | L = 4     | L = 8            |
|-------------------|-------------|-----------|-----------|------------------|
| ALM (C2)          | 6.018       | 5.728     | 7.629     | 11.446           |
| ALM (C2-K2-K1)    | 5.566       | 5.374     | 6.775     | <b>9.754</b>     |
| DSP (C2-K2-K1)    | 2           | 3         | 5         | 9                |
| Siklus NTT / INTT | 897 / 1.153 | 449 / 705 | 225 / 481 | <b>113 / 369</b> |
| Fmax (C2, 20 ns)  | 14,76       | 13,54     | 11,60     | 7,62 MHz         |

- Eksperimen tambahan K1 (satu pengali termodulasi per butterfly) membuat L = 8 masuk anggaran ALM (724 di bawah batas); ADR 0005: **titik kerja C2-K2-K1 pada L = 8**.
- Celah formal L = 2/4/8 (UNKNOWN) ternyata artefak harness (ROM dimodelkan sebagai state bebas pada langkah induksi); diperbaiki di harness dengan memory\_map -rom-only, RTL tidak berubah; PASS di keempat L

dan empat kontrol negatif gagal sesuai syarat.

#### Fase 4 — Pipeline butterfly P = 0/2/4/6, C3 (DONE, disetujui 2026-10-01)

|                        | P = 0     | P = 2     | P = 4     | P = 6             |
|------------------------|-----------|-----------|-----------|-------------------|
| ALM                    | 9.723     | 9.696     | 10.439    | 10.505            |
| Slack setup pada 40 ns | -90,653   | -0,368    | +8,734    | <b>+10,753 ns</b> |
| Fmax (MHz)             | 7,65      | 24,77     | 31,98     | <b>34,19</b>      |
| Siklus NTT / INTT      | 113 / 369 | 115 / 371 | 117 / 373 | 119 / 375         |

- Siklus persis 113 + P dan 369 + P (0 stall). Reducer bertahap sama dengan reducer beku untuk semua  $2^{24}$  masukan.
- ADR 0009: **L = 8, P = 6 (C3-P6)** dengan anggaran desain inti NTT 30 % (12.573 ALM); ADR 0008 (P = 4 pada anggaran 25 %) digantikan. Kompilasi GHRD shell dan integrasi GHRD + C3-P4 / P6 tersedia sebagai bukti.

#### Fase 5 — Aritmetika modular, C4 (DONE, disetujui Jevan 2026-10-03)

|                     | C3-P6 | C4a (fold)     | C4b-B (Barrett) | C4b-M (Montgomery) | C4c (lazy INTT)       |
|---------------------|-------|----------------|-----------------|--------------------|-----------------------|
| ALM (median 6 seed) | —     | 9.847 (1 seed) | <b>9.171</b>    | 9.286,5            | 9.032–9.094 (rentang) |
| DSP                 | 9     | 9              | 18              | 9                  | 18                    |
| Fmax median (MHz)   | 33,11 | —              | <b>34,515</b>   | 33,780             | 33,100                |

- Aturan ADR 0011 memilih **Barrett** (Fmax median tertinggi; biaya DSP 9 → 18, ADR 0013). C4c (INTT lazy) benar tetapi **tidak diadopsi** (ADR 0014). 5d (basis Karatsuba) tidak dicoba (ADR 0015).
- Analisis: reducer menghemat area ( $\approx 1.300$  ALM) tetapi tidak menggeser Fmax melebihi derau seed; **jalur kritis adalah pembacaan memori** (ADR 0010). Kompilasi informasi pada 20 ns tidak terpenuhi untuk C3-P6 maupun C4b-B.

#### Fase 5M — Memori dan jadwal (DONE, disetujui Jevan 2026-10-03)

|                   | C4b-B     | M6 (S6)          | S7            | S8        |
|-------------------|-----------|------------------|---------------|-----------|
| ALM median        | 9.171     | 9.421,5          | 9.391         | 9.443,5   |
| Fmax median (MHz) | 34,515    | 34,430           | <b>38,720</b> | 37,990    |
| Siklus NTT / INTT | 119 / 375 | 119 / <b>119</b> | 120 / 120     | 122 / 122 |
| DSP / M10K        | 18 / 29   | 16 / 29          | 16 / 31       | 16 / 33   |

- S6 (INTT tanpa lintasan skala, setengah di tiap layer, terbukti sama dengan Algoritma 10 FIPS 203): INTT 375 → 119 siklus; aturan tidak mengadopsinya (selisih 0,008  $\mu$ s), tetapi tim memilihnya sebagai dasar (ADR 0020). **S7 (pembacaan memori terbelah) lolos aturan** (+12,5 % Fmax). S8 tidak lolos. S9: peta 16 bank 1R1W bebas konflik ada (peta pertama yang diturunkan tangan salah dan ditolak skrip).

#### Fase 6 — Penjadwalan tingkat operasi dan S10 (DONE, disetujui Jevan 2026-10-03)

- Sequencer aritmetika K-PKE** menjalankan KeyGen, Encrypt, Decrypt sebagai program tetap, **bit-exact terhadap K-PKE emas tanpa perubahan**, dengan jumlah transformasi acuan dan siklus konstan: **5.493 / 6.810 / 3.121** dengan inti S7, **5.475 / 6.789 / 3.109** dengan S10.
- S10 (memori 16 × 1R1W tanpa arbitrase slot)** lolos aturannya dan diterima (ADR 0025): ALM 5.077 (S7: 9.391), median Fmax 44,320 MHz pada 40 ns, **118 siklus, timing terpenuhi pada 20 ns di 6 dari 6 seed**.
- Perpindahan data lewat port host (1 koefisien/siklus) memakan 3.102 dari 5.493 siklus KeyGen (56 %): petunjuk awal untuk Fase 9M.

#### Fase 7 — Keccak-f[1600] dan SHA3/SHAKE, K0 (DONE, disetujui Jose 2026-10-03)

- Keccak iteratif satu ronde per siklus (24 siklus sibuk per permutasi, 26 dilihat sponge) dan sponge untuk SHA3-256/512, SHAKE128/256, **sama dengan hashlib untuk semua panjang yang diuji di dua simulator**; formal K1–K5.
- Quartus (seed 1): **3.572 ALM, 1.653 register, 0 M10K, 0 DSP**; timing terpenuhi di 40 ns (56,99 MHz) dan 20 ns (76,30 MHz). Siklus Keccak per operasi ML-KEM sekitar 2.026 / 2.078 / 2.070 (perhitungan tim), sekitar dua kali perkiraan awal 1.060 yang melewati siklus kontrol.
- Estimasi meleset dan dicatat: ALM 2 % di atas rentang tertulis; register di bawah rentang.

## Fase 8 — Optimasi Keccak dan streaming (DONE, disetujui Jose 2026-10-03)

| Langkah                                      | Hasil terukur                                                                                                                                    |
|----------------------------------------------|--------------------------------------------------------------------------------------------------------------------------------------------------|
| 8a: C5 (dua ronde per siklus)                | 6.167 ALM (K0: 3.566,5), median Fmax 50,655 (K0: 67,675); 14 siklus per permutasi (K0: 26); H(ek) 281 vs 389 siklus; diadopsi aturan (ADR 0027)  |
| 8b: sampler streaming                        | <b>W2 (dua koefisien per siklus)</b> dipilih atas W1: SampleNTT 206,48 vs 305,23 siklus, CBD 152 vs 280, 5.290 ALM, 0 M10K (ADR 0028)            |
| 8c: matriks A langsung ke unit PWM           | <b>STREAM</b> atas STORE: KeyGen 7.089 vs 8.268 siklus, M10K 44 vs 55 (ADR 0029)                                                                 |
| 8d: noise tumpang-tindih dengan transformasi | <b>OVERLAP</b> atas STREAM: KeyGen 6.344 dan Encrypt 7.655 siklus (STREAM 7.089 / 8.549; aritmetika saja 5.475 / 6.789), ALM ≈ 10.992 (ADR 0030) |

- Dua cacat RTL ditemukan verifikasi dan diperbaiki: tag valid pipeline PWMS tanpa reset (ditemukan formal, tak terlihat di simulasi) dan sampler yang mulai bersamaan dengan pulsa done\_o sebelumnya (hanya ditemukan program uji STRESS). Satu nilai harapan berubah setelah melihat hasil (8b A1) dan dicatat.

## Fase 9 — ML-KEM-768 lengkap dalam RTL, simulasi (DONE; kotak Approval kosong)

- Tiga blok: **9a** codec (299 ALM, 2 DSP; 389 siklus per polinomial  $d = 12$ ), **9b** hash wrapper dan pembanding FO konstan-waktu (6.734,5 ALM; H(ek) 282, J 274, pembanding 137 siklus), **9c** inti `mlkem_core` sebagai program mikro lurus tanpa cabang di atas mesin K-PKE 8d.
- ACVP 100 % di dua simulator** (keyGen 25, encapsulation 25, decapsulation 10). Siklus: Encaps 10.691 dan Decaps 16.623 (sama untuk ciphertext valid, ditolak, dan kunci rahasia berbeda dengan ek yang sama), KeyGen 9.035–9.076 (bergantung p publik).
- Quartus kernel-only (6 seed, 40 ns): **17.620,5 ALM (42 %), 54 blok RAM, 28 DSP**, median Fmax 49,280 MHz, timing terpenuhi di setiap seed. Pemeriksaan masukan FIPS 203 dilakukan HPS, bukan RTL (ADR 0031).
- Bukti formal pertama 9b vacuous** (stub `(* anyseq *)` logic dibaca hanya di kode prosedural diperlakukan konstan): ditemukan lewat cek jangkauan, dibuang, diganti wire, dan diulang. Estimasi meleset: ALM inti 20.000 diperkirakan vs 17.620,5 terukur; siklus Encaps 11.500 vs 10.691.

## Fase 9M — Optimasi inti (lihat CHIPATON\_Phase9M\_Report.pdf untuk rincian)

| Konfigurasi                                | ALM 40 ns       | Fmax 15 ns (MHz)  | Siklus KeyGen / Encaps / Decaps | Latensi 15 ns (µs)           |
|--------------------------------------------|-----------------|-------------------|---------------------------------|------------------------------|
| Inti Fase 9                                | 17.620,5        | — (20 ns: 63,645) | 9.095 / 10.735 / 16.667         | —                            |
| MW (9M-1, codec dua byte)                  | 17.654,0        | 73,635 (2 seed)   | 8.327 / 10.159 / 15.515         | 113,6 / 138,5 / 211,6        |
| MK (9M-3, hash K0)                         | 15.917,5        | —                 | 8.447 / 10.279 / 15.635         | —                            |
| K1 (S1, sampler K0)                        | 14.061,0        | 73,070            | 8.795 / 10.627 / 15.983         | 120,4 / 145,4 / 218,7        |
| K1b (S1b, hash latar)                      | 14.335,0        | 73,855            | 8.404 / 10.236 / 15.597         | 113,8 / 138,6 / 211,2        |
| K2 (S2, P = 6)                             | 14.213,0        | 74,125            | 8.416 / 10.250 / 15.619         | 113,5 / 138,3 / 210,7        |
| K3 (S2b, alamat terregistrasi)             | 14.115,5        | 77,555            | 8.416 / 10.250 / 15.619         | 108,5 / 132,2 / 201,4        |
| <b>K4 (item 4, muat di belakang mesin)</b> | <b>14.222,0</b> | <b>76,665</b>     | <b>8.416 / 9.611 / 12.989</b>   | <b>109,8 / 125,4 / 169,4</b> |

- K4 terhadap MW pada 15 ns (indikatif, MW hanya dua seed): latensi −3,3 % / −9,5 % / −19,9 %. K4 terhadap inti Fase 9: ALM −3.398,5 (−19,3 %), siklus −7,5 % / −10,5 % / −22,1 %.
- Batas pelaporan Fmax 15 ns (ADR 0039): sweep S0 menemukan batas inti MW di antara 13 dan 14 ns.

## 4. Evolusi inti NTT/INTT (Fase 1–6)

Semua MEASURED (Quartus kernel-only; siklus dari simulasi). Kolom Fmax pada batasan yang tertera; angka antar batasan tidak sebanding.

| Konfigurasi      | Perubahan                 | ALM    | DSP / M10K | Siklus NTT / INTT | Fmax (MHz)               |
|------------------|---------------------------|--------|------------|-------------------|--------------------------|
| C0               | L = 1, memori tak berbank | 7.010  | 3 / 0      | 897 / 1.153       | 14,64 (20 ns, gagal)     |
| C1               | memori berbank (1 bank)   | 6.749  | 3 / 0      | 897 / 1.153       | 14,99 (gagal)            |
| C2 (L = 8)       | 8 lane                    | 11.446 | 17 / 0     | 113 / 369         | 7,62 (gagal)             |
| C2-K2-K1 (L = 8) | pengali bersama           | 9.754  | 9 / 0      | 113 / 369         | 7,68 (gagal)             |
| C3-P6            | pipeline P = 6            | 10.505 | 9 / 29     | 119 / 375         | 34,19 (40 ns, terpenuhi) |

| Konfigurasi | Perubahan                            | ALM            | DSP / M10K     | Siklus NTT / INTT | Fmax (MHz)                                          |
|-------------|--------------------------------------|----------------|----------------|-------------------|-----------------------------------------------------|
| C4b-B       | reducer Barrett                      | 9.171 (median) | 18 / 29        | 119 / 375         | 34,515 (median)                                     |
| M6          | INTT tanpa lintasan skala            | 9.421,5        | 16 / 29        | 119 / 119         | 34,430                                              |
| S7          | pembacaan memori terbelah            | 9.391          | 16 / 31        | 120 / 120         | 38,720                                              |
| <b>S10</b>  | <b>16 bank 1R1W, tanpa arbitrase</b> | <b>5.077</b>   | <b>16 / 24</b> | <b>118 / 118</b>  | <b>44,320 (40 ns); terpenuhi di 20 ns, 6/6 seed</b> |

Pola yang konsisten dengan data (INFERENCE): ketika satu dinding dihilangkan, dinding berikutnya muncul. Pembagi % dan memori tak berbank membatasi C0–C2; pembacaan memori membatasi C3–C4; arbitrase slot membatasi M6–S8; pada 9M jalur reducer lalu jalur alamat issue lalu jalur sequencer ke alamat bergantian menjadi dinding.

## 5. Verifikasi (apa yang benar-benar diuji)

| Aspek           | Bukti                                                                                                                                                                                                                                               |
|-----------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| Model emas      | 23 tes properti; ACVP 80/80; oracle independen 2000/2000; matematika dikunci (check_params.py lulus di setiap fase)                                                                                                                                 |
| RTL vs model    | bit-exact di Verilator dan Icarus untuk NTT/INTT, memori, Keccak, SHA3/SHAKE (terhadap hash lib), sampler, codec, K-PKE, dan seluruh inti (ACVP)                                                                                                    |
| Invarian siklus | Fase 1–4 konstan per konfigurasi; Keccak data-independen; Encaps dan Decaps inti identik untuk masukan valid, ditolak, dan kunci berbeda (K4: Encaps 9.555 dan Decaps 12.933 pada masukan uji; selisih terhadap K3 sama dengan pada masukan profil) |
| Formal          | FSM safety, rentang alamat, konflik bank, handshake, non-interferensi E1 (dua salinan kontroler dengan data berbeda dan handshake sama menjaga keadaan kontrol identik), S1–S7, B1–B7, cover; selalu dengan kontrol negatif                         |
| Kontrol negatif | peta bank tanpa bit XOR, penulisan satu siklus kurang, panjang hash kurang satu byte, offset z salah, tulis ganda, join tanpa menunggu, interlock dilepas, dan lainnya: <b>harus gagal dan gagal</b>                                                |
| Regresi         | setiap fase menjalankan ulang fase sebelumnya; nilai bawaan parameter baru mereproduksi hitungan siklus lama (118 / 118, K1b, K2); berkas Fase 6–8 beku tidak diubah                                                                                |
| Quartus         | 6 seed untuk tiap keputusan; satu kompilasi sekali jalan; ekstrak per revisi di evidence/ (keluaran mentah tidak di-commit, diarsipkan di luar repo)                                                                                                |

## 6. Daftar keputusan (ADR)

| Rentang                                  | Isi                                                                                                                                                           | Status          |
|------------------------------------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------|-----------------|
| 0001–0003                                | ide proyek; kebijakan lingkup dan klaim (matematika dikunci); penanganan errata FIPS 203                                                                      | Accepted        |
| 0004–0009                                | kriteria L; kriteria P; target clock; <b>L = 8, P = 6 dengan anggaran 30 %</b> (0008 digantikan 0009)                                                         | Accepted        |
| 0010–0015                                | 50 MHz sebagai target terbaik-upaya; rencana Fase 5; aturan setelah Fase 5; <b>Barrett</b> ; 5c tidak diadopsi; 5d dipindah                                   | Accepted        |
| 0016                                     | lisensi MIT                                                                                                                                                   | Accepted        |
| 0017–0025                                | Fase 5M (S6–S9), jalur minimal sampai 2026-10-08 (0018 digantikan 0019), S6 sebagai dasar (0020), S7/S8/S9 (0021–0023 digantikan 0025), Fase 6 dan <b>S10</b> | Accepted        |
| 0026–0030                                | Fase 8a–8d berjalan; C5; sampler W2; STREAM; OVERLAP                                                                                                          | Accepted        |
| 0031–0032                                | pemeriksaan masukan di HPS; satu STOP per blok                                                                                                                | Accepted        |
| 0033                                     | inti Fase 9 sebagaimana dibangun                                                                                                                              | <b>Proposed</b> |
| 0034, 0036, 0039                         | lingkup 9M; rencana Fmax dan aturan latensi; <b>15 ns batas pelaporan</b>                                                                                     | Accepted        |
| 0035, 0037, 0038, 0040, 0041, 0042, 0043 | hasil 9M-1, 9M-3, S1, S1b, S2, S2b, item 4                                                                                                                    | <b>Proposed</b> |

## 7. Kegagalan, kesalahan, dan estimasi yang meleset (dicatat apa adanya)

**Hasil yang tidak sesuai harapan:** C0–C2 tidak memenuhi timing (penyebab terukur: pembagi dan memori tak berbank); M10K tidak terpakai di Fase 2; C4c dan S8 tidak diadopsi; S2 netral; S2b tidak lolos aturannya seperti tertulis; Fmax seed terendah K4 69,43 MHz.

**Estimasi yang meleset:** ALM dan register Keccak K0 (Fase 7), siklus Keccak per operasi ( $\approx 2 \times$  perkiraan), ALM penambahan W2 (+11 vs +100–300), sampler + C5 lebih kecil dari sponge sendirian (tidak diselidiki), ALM inti 9c (20.000 vs 17.620,5), siklus Encaps 9c (11.500 vs 10.691), S2 siklus (+12/+14/+22 vs +6/+7/+11), Fmax S2 (74,1 vs 76–80), latensi S2.

**Cacat dan kesalahan proses yang ditemukan dan diperbaiki:** kondisi balapan start di testbench Fase 1; properti formal salah yang ditangkap k-induksi; harness formal yang membuat ROM jadi state bebas (Fase 3); dua cacat RTL Fase 8 (tag valid tanpa reset, sampler bersamaan dengan done\_o); bukti formal vacuous Fase 9b; kontrol negatif pertama yang tidak valid (Fase 5, 9a, item 4 ncthrld dan ncgrant); %warning palsu "0 warnings" dari top yang tak ditemukan (Fase 5M); perintah `pkill -f` yang mematikan shell sendiri; direktori Quartus terhapus saat kompilasi (Fase 2); VS Code crash mematikan kompilasi paralel (9M); salah baca satu pertanyaan status sehingga antrean dihentikan lalu dipulihkan.

**Batas waktu formal (TIMEOUT):** P1 dan NC-E1-4 pada `mlkem_core4`, NC-B7 pada `mlkem_core3`. P2 pada `core4` dibuang karena gagal induksi tanpa invarian posisi program dan tidak diklaim terbukti.

**Urutan kerja yang menyimpang dari rencana:** rencana item 4 ditulis setelah RTL dan simulasi pertamanya (rencana menyatakannya); rencana 8c/8d dan 5M-S8 punya penyimpangan serupa yang dicatat di rencana masing-masing; tiga seed tambahan S2b dipilih setelah melihat enam seed (dilaporkan di samping, tidak ada yang dibuang); Fase 2 dimulai sebelum kotak Approval Fase 1 dicentang (atas instruksi tim; dicatat di `phase02.md`).

## 8. Apa yang tidak ditunjukkan

- **Tidak ada hasil papan, tidak ada integrasi HPS (Fase 10), tidak ada perbandingan dengan perangkat lunak (Fase 11), tidak ada fitur keamanan lanjutan (Fase 12).** Tidak ada klaim percepatan terhadap perangkat lunak, daya, atau ketahanan side-channel. Risiko yang sudah diketahui: HPS Cortex-A9 jauh lebih kuat daripada MCU 20 MHz di literatur dan overhead jembatan dapat menghapus keuntungan.
- Fmax dan latensi dari timing statis kernel-only dengan virtual pin; tidak mencakup pin I/O, jembatan HPS-FPGA, atau clock nyata di papan. Derau seed 3–11 MHz membatasi pernyataan di bawah ukuran itu.
- Vektor ACVP yang dipakai adalah vektor sampel NIST (keyGen 25, encapsulation 25, decapsulation 10 untuk ML-KEM-768); ML-KEM-512 dan 1024 tidak diuji.
- Model formal memakai stub protokol; sifat yang dibuktikan adalah kontrol dan rentang, bukan nilai.
- Konstan-waktu = invarian jumlah siklus; KeyGen bervariasi sedikit karena pengambilan sampel penolakan matriks A dari  $p$  publik (8.344–8.397 siklus pada seed ACVP).

## 9. Keputusan dan pekerjaan yang menunggu tim

1. **PENDING #33, #34–#40** (ADR 0033, 0035, 0037, 0038, 0040, 0041, 0042, 0043; semuanya Proposed). Rantai bersarang: K4 → K3 → K2 → K1b. ADR 0042 (K3) adalah tautan yang aturannya berkata tidak sementara median berkata +3,4 MHz.
2. **#8 papan DE10-Nano** (tidak ada papan per 2026-09-24): tanpa papan, Fase 10–12 tidak bisa dilakukan; lingkup proposal berhenti di Fase 9 (keputusan Jo 2026-10-04).
3. **#1–#7, #10, #12, #13** (sisi target, subtema, DMA, sumber keacakan, hibrida, baseline perangkat lunak kedua, alur protokol, penelusuran karya terdahulu, hitungan halaman lampiran, hook rtl-agent-team).
4. **Kotak Approval** `phase09.md` dan `phase9m.md` kosong; hanya anggota tim yang mencentangnya.
5. Bagian 3 proposal (halaman 4–6) belum ditulis; tidak ditulis sampai diminta.
6. Commit Batch 2 (S2, S2b, item 4): belum di-commit; tidak ada merge, PR, tag, atau push yang dilakukan. Keluaran Quartus tidak pernah di-commit.

## 10. Peta berkas

| Kebutuhan      | Lokasi                                                                       |
|----------------|------------------------------------------------------------------------------|
| Hasil per fase | <code>docs/results/phase00.md ... phase09.md, phase05m.md, phase9m.md</code> |

| Kebutuhan                  | Lokasi                                                                                                                                                                                                                                                                            |
|----------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| Bukti per fase             | evidence/phase00 ... evidence/phase09, evidence/phase05m, evidence/phase9m (dengan batch1/ dan batch2/), evidence/quartus                                                                                                                                                         |
| Keputusan                  | docs/decisions/adr/ADR-0001 ... ADR-0043, ringkasan docs/decisions/SUMMARY.md, daftar terbuka docs/decisions/PENDING.md                                                                                                                                                           |
| RTL                        | rtl/ntt, rtl/arith, rtl/mem, rtl/sched, rtl/keccak, rtl/sample, rtl/mlkem                                                                                                                                                                                                         |
| Uji dan model emas         | tb/golden, tb/* (cocotb)                                                                                                                                                                                                                                                          |
| Skrip                      | scripts/build (generator ROM, pembangun laporan), scripts/test (verifikasi, regresi, smoke), scripts/quartus (seleksi hasil, analisis jalur, arsip)                                                                                                                               |
| Formal                     | formal/ (run_formal_*.py, phase*)                                                                                                                                                                                                                                                 |
| Quartus                    | quartus/phase*_*/ (proyek dan SDC; keluaran diarsipkan di luar repo)                                                                                                                                                                                                              |
| Laporan PDF per fase (0–9) | docs/reports/CHIPATON_Phase<N>_Report.pdf; laporan lengkap ini: docs/reports/CHIPATON_COMPLETE_REPORT.pdf (dibangun oleh scripts/build/build_complete_report.py); laporan Fase 9M: docs/reports/CHIPATON_Phase9M_Report.pdf (dibangun oleh scripts/build/build_phase9m_report.py) |