

CHIP 2026 Hackathon — Tim J5 (ITB)

Laporan Fase 1

Baseline RTL NTT/INTT (Konfigurasi C0) dan Analisis Timing Quartus

Status: **PARTIAL** — simulasi/formal lulus, timing Quartus belum terpenuhi

Branch: phase2-memory-banking · HEAD: 6aa515f

Ditulis untuk: Tim J5 — terjemahan Bahasa Indonesia dari laporan Fase 1. Sumber kebenaran tetap file-file di repo (docs/results/result_phase1.md, docs/evidence/phase01-ntt-baseline/); dokumen ini adalah rangkuman bacaan.

1. Tujuan dan Lingkup

Fase 1 adalah implementasi perangkat keras pertama untuk kernel NTT/INTT ML-KEM-768: **1 lane, 1 butterfly per siklus**, memori polinomial sederhana (belum di-bank), dan reduksi modulo cara langsung (operator %) — bukan Barrett atau Montgomery. Ini disebut konfigurasi **C0**: baseline pengukuran murni, bukan hasil optimisasi. Tujuannya memberi angka nyata (bukan tebakan) sebagai titik awal sebelum optimisasi di fase-fase selanjutnya.

2. File yang Dihasilkan

Berkas	Isi
rtl/ntt/ntt_pkg.sv	Konstanta parameter + fungsi add_mod/sub_mod (reduksi lurus)
rtl/ntt/twiddle_rom.sv	ROM konstanta zeta, DIBANGKITKAN dari model emas Fase 0 (scripts/gen_twiddle_rom.py)
rtl/ntt/modmul_reduce.sv	$(a \cdot b) \bmod q$ — perkalian DSP + reduksi operator %
rtl/ntt/butterfly.sv	Butterfly NTT maju (Cooley-Tukey) / INTT mundur (Gentleman-Sande)
rtl/ntt/poly_mem.sv	Memori polinomial 256×12 -bit, 2 port baca/tulis, belum di-bank
rtl/ntt/ntt_core.sv	FSM tingkat atas: 7 lapis NTT/INTT + pass skala $\times 3303$ untuk INTT

3. Verifikasi Sebelum Quartus

Gerbang	Hasil
Lint (verilator --lint-only -Wall)	0 peringatan
Elaborasi (slang)	0 error, 0 peringatan
cocotb bit-exact vs model emas Fase 0	10/10 lulus, di Icarus DAN Verilator
Jumlah siklus (invariansi konstan-waktu)	NTT=897 siklus, INTT=1153 siklus — identik di semua kasus uji, tanpa cabang bergantung data
Formal (SymbiYosys, k-induction, depth 6)	Properti keamanan FSM terbukti

Catatan tooling: header modern ``module X import pkg::*; #(…)`` ditolak oleh pembaca SystemVerilog Yosys (read -formal) walau diterima Verilator/slang — diatasi dengan pola ``import ntt_pkg::*;` di lingkup unit, dibungkus komentar ``verilator lint_off/on IMPORTSTAR``.

4. Hasil Quartus C0 (MEASURED)

Compile kernel-only (virtual pin, belum ada board fisik terpasang), device 5CSEBA6U2317, constraint SDC provisional 20,000 ns pada clk_i (belum disetujui tim sebagai target resmi).


Besaran	Nilai
ALM	7.010 / 41.910 (17%)
Register	3.104
Blok RAM (M10K)	0 / 553
Blok DSP	3 / 112
Fmax, corner Slow 100°C	14,64 MHz
Fmax, corner Slow -40°C	14,69 MHz
Slack setup terburuk @ 20,000 ns	-48,323 ns — timing TIDAK terpenuhi
Slack hold terburuk	0,211 ns — terpenuhi

5. Analisis Akar Masalah Timing

Jalur terburuk: register `layer_q[2]` → register penyimpanan `poly_mem:u_mem|mem[64][5]`, delay jalur data 67,684 ns (arrival 73,704 ns, required 25,381 ns, slack -48,323 ns). Log Quartus (Analysis & Synthesis) mengonfirmasi penyebabnya secara eksplisit:

Info (278004): Inferred divider/modulo megafunction ("lpm_divide")
dari operator % di rtl/ntt/modmul_reduce.sv

Operator % disintesis Quartus menjadi **pembagi kombinasional 24-bit/12-bit** — 146 sel logika pada jalur ini sendiri, tanpa register perantara.



Pembagi modulo menyumbang 38,9 ns (57,5%) dari 67,7 ns delay jalur data — komponen tunggal terbesar. Namun bahkan tanpa pembagi itu pun, sisa jalur (logika FSM/alamat + mux memori + DSP + tambah/kurang mod) sudah 28,8 ns — juga melebihi periode 20 ns. Kesimpulan: kegagalan timing bukan disebabkan satu titik tunggal, tapi datapath 1-siklus yang terlalu panjang secara keseluruhan; pembagi modulo adalah kontributor terbesar tapi bukan satu-satunya.

5.1 Cakupan kegagalan

Dari 3104 endpoint yang diperiksa, **3072 register penyimpanan poly_mem** dan **2 register layer_q** sama-sama melanggar batas setup — bukan satu jalur terisolasi, melainkan seluruh datapath 1-siklus (butterfly lengkap dalam 1 siklus clock) yang secara struktural terlalu panjang untuk periode 20 ns.

5.2 Metodologi virtual-pin

Compile ini kernel-only (virtual pin, tanpa board fisik). Quartus menerbitkan **Critical Warning 15725** terkait ini. Ini **tidak mengubah kesimpulan**: virtual pin hanya menghilangkan constraint I/O fisik (pad delay, dsb.), sedangkan jalur terburuk yang ditemukan seluruhnya *internal register-ke-register* (FF ke FF di dalam fabric), sama sekali tidak melalui pin I/O manapun. Jadi delay 67,684 ns pada jalur ini akan tetap sama persis pada compile dengan pin fisik.

6. Yang TIDAK Dilakukan (sesuai batasan eksplisit)

Target clock **tidak diturunkan** dan SDC **tidak dilonggarkan** untuk memaksa hasil hijau. RTL **tidak diubah** sebelum jalur kritis teridentifikasi dan didokumentasikan penuh. Angka 20,000 ns tetap provisional, menunggu ADR target-clock resmi dari tim.

7. Status

Fase 1 **PARTIAL**. Semua gerbang simulasi/formal lulus, tapi CRG-9 (bukti Quartus) = **FAIL** karena timing tidak terpenuhi. ADR target clock belum ada. Kotak Approval pada docs/results/result_phase1.md belum dicentang, menunggu tinjauan tim.

8. Cara Reproduksi

```
. scripts/env.sh
python3 tb/ntt/run_ntt_tests.py icarus
python3 tb/ntt/run_ntt_tests.py verilator
sby -f formal/phase01-ntt/ntt_core_safety.sby
# Quartus (manual, lihat docs/guides/quartus_phase1_compile_guide.md):
export PATH=$HOME/altera_lite/25.1std/quartus/bin:$PATH
quartus_sh --flow compile quartus/phase01_ntt_c0/phase01_ntt_c0 -c C0
```