

PERURI Digital Summit · CHIP 2026 Hackathon — Tim J5 (ITB)

Laporan Fase 8

Optimasi Keccak dan Streaming · 8a (C5) · 8b (sampler) · 8c (matriks A) · 8d (overlap)

Terasic DE10-Nano · Intel/Altera Cyclone V SE 5CSEBA6U23I7

Status: keempat sub-langkah selesai diukur (simulasi, formal, Quartus *kernel-only*); keputusan penerimaan ADR 0027-0030 menunggu tim; Approval belum dicentang
Branch: phase8-keccak-stream · 2026-10-03

Ditulis untuk: Tim J5. Sumber kebenaran tetap berkas di repo (docs/results/phase08.md, evidence/phase08/). Label: **MEASURED** (laporan Quartus atau log simulasi di repo), **INFERENCE**, **ESTIMATE**, *perhitungan tim*, **belum diukur**. Tidak ada pengukuran pada papan; semua hasil berasal dari simulasi, analisis formal dan analisis Quartus (*kernel-only*, *virtual pin*).

1. Ringkasan Eksekutif

- **8a** (dua ronde Keccak per siklus, C5): 14 siklus per permutasi (K0: 26); median Fmax 50,655 MHz (K0 67,675); dipilih oleh aturan (ADR 0027, Proposed).
- **8b** (sampler *streaming* SampleNTT dan CBD langsung dari aliran Keccak, tanpa memori di antaranya): lebar keluaran W1 (1 koefisien/siklus) lalu W2 (2/siklus); keduanya lulus gate (M10K 0, DSP 0, timing 40 ns terpenuhi di setiap seed, median Fmax W1 51,220 dan W2 50,220 MHz, batas gate = median S10 44,320 MHz). Aturan memilih **W2**: SampleNTT 206,5 siklus (W1 305,2), CBD 152 siklus (W1 280) (ADR 0028, Proposed).
- **8c** (matriks $\hat{A}$ tidak disimpan; dialirkan dari sampler ke unit PWM): KeyGen 7089 dan Encrypt 8549 siklus, dibanding 8268 dan 9728 bila $\hat{A}$ disampel ke 9 slot (STORE); M10K 44 dibanding 55 (penyimpanan polinomial 24 slot menjadi 12).
- **8d** (sampler berjalan selama transformasi): KeyGen 6344 dan Encrypt 7655 siklus; M10K 44.
- Semua keluaran bit-exact terhadap model golden dan K-PKE golden yang tidak diubah (KeyGen, Encrypt, Decrypt) di Verilator dan Icarus; kontrol negatif gagal sesuai syarat; formal lulus (MEASURED, simulasi).
- Dua cacat RTL ditemukan oleh verifikasi dan diperbaiki: register tag valid tanpa reset, dan balapan antara pulsa *done* sampler dan *start* berikutnya (ditemukan oleh varian STRESS).

2. Tujuan dan Cakupan

ADR 0026 (Accepted): 8a, 8b, 8c, 8d dikerjakan, masing-masing dengan test plan dan aturan yang ditulis sebelum pengukuran. Permintaan tim 2026-10-03: 8b dikerjakan dalam dua lebar (W1 lalu W2), dan 8b sampai 8d dikerjakan berturut-turut tanpa berhenti, lalu laporan dan *result*. Matematika tidak diubah (C1). Tidak ada hashing kunci (G, H, J), kontrol KEM, kompresi atau penyandian di perangkat keras; seed (ρ , σ , r) adalah masukan yang ditulis *testbench*.

3. Arsitektur

Blok	Fungsi
sample_ntt_core	SampleNTT dari aliran kata 64 bit; jendela byte maksimal 11 byte; per triple d1, d2 dibandingkan dengan 3329 (tanpa modulo); W2: satu triple per siklus, kumpulan 0-3 kandidat dengan satu koefisien terbawa
cbd2_core	CBD $\eta=2$ dari aliran PRF: tepat 16 kata (kata ke-17 tidak diambil); W1 256 siklus, W2 128 siklus; jalur data dan jumlah siklus tidak bergantung pada nilai
keccak_sampler	sponge (C5 atau K0) + inti sampler; menghentikan dan menghapus sponge saat polinomial selesai; parameter CORE_R2 dan OUTW
kpke_sched_smp	sekuenser Fase 6 + sampler: SMPN, SMPA, PWMS ($\hat{A}$ langsung ke unit PWM, alamat b/akumulator/gamma satu beat lebih awal, tag valid 7 siklus), WAIT, SMPN non-blocking, arbitrase port tulis
poly_store_smp, program ROM	salinan penyimpanan Fase 6 dengan lebar indeks mengikuti kedalaman; ROM program dibuat oleh skrip dari model golden (STORE, STREAM, OVERLAP, STRESS)

4. Verifikasi (MEASURED, simulasi dan formal)

Butir	Hasil
8b W1: inti, CBD, top (CORE_R2 = 1 dan 0), kontrol negatif, formal	31/31 di dua simulator; OVERALL PASS
8b W2: sama, ditambah ulang seluruh set W1 terhadap RTL sekarang	34/34 dan 31/31 di dua simulator; OVERALL PASS
8b: SampleNTT 500 aliran XOF + 6 polinomial yang butuh blok ke-4 + aliran buatan (batas $q-1$, q , rangkaian tolak panjang)	sama dengan golden termasuk jumlah byte XOF yang terpakai
8b formal S1-S6 (rentang koefisien, jumlah, penahanan keluaran, byte, legalitas, carry) W1 dan W2; NC-S1, NC-S2	PASS; kontrol gagal
8c/8d: KeyGen, Encrypt, Decrypt pada STORE, STREAM, OVERLAP, STRESS; setiap slot dan hasil ujung ke ujung vs K-PKE golden	sama; penghitung 6/0/9, 3/4/12, 3/1/3
8c/8d: kontrol negatif NC-IJ, NC-CTR, NC-ALIGN, NC-VALID, NC-ACC, NC-HAZ, NC-ARB	gagal sesuai syarat
8c/8d formal F1-F5 (STREAM, STORE, OVERLAP); NC-F2	PASS; kontrol gagal
Berkas Fase 6 dan inti NTT tidak diubah	0 berkas berbeda

5. Siklus (MEASURED, simulasi; jumlah per operasi adalah perhitungan tim)

Besaran (sponge C5)		W1	W2	
SampleNTT per polinomial, rata-rata (500)		305,2	206,5	
CBD per polinomial		280	152	
Sampling per operasi: KeyGen (9 SampleNTT + 6 CBD)		4.427	2.770	
Sampling per operasi: Encaps (9 + 7)		4.707	2.922	
Dengan W2, siklus SampleNTT sama dengan jumlah triple yang dikonsumsi ditambah 49 (3 blok XOF) atau 61 (4 blok) pada ke-500 polinomial; siklus CBD identik untuk semua σ dan N (data publik saja yang memengaruhi SampleNTT).				
Program (rata-rata, masukan sama)	STORE	STREAM (8c)	OVERLAP (8d)	Fase 6 (aritmetika saja)
KeyGen	8.268	7.089	6.344	5.475
Encrypt	9.728	8.549	7.655	6.789
Decrypt	3.109	3.109	3.109	3.109

6. Sumber Daya dan Timing (MEASURED, Quartus, median seed 1-6)

Konfigurasi	ALM	Register	M10K	DSP	Fmax MHz (min-maks)	40 ns terpenuhi
S10 (inti NTT, Fase 6)	5.077 (5.045-5.091)	543-555	24-24	16-16	44,320 (42,34-46,65)	ya
8b W1 (sampler + C5)	5.279 (5.271-5.311)	1913-1913	0-0	0-0	51,220 (50,10-55,79)	ya
8b W2 (sampler + C5)	5.290 (5.282-5.308)	1947-1947	0-0	0-0	50,220 (48,46-53,42)	ya
8c STORE (sistem)	10.958 (10.941-10.969)	3342-3378	55-55	26-26	42,270 (41,21-44,28)	ya
8c STREAM (sistem)	10.996 (10.958-11.032)	3377-3395	44-44	26-26	43,355 (40,37-45,66)	ya
8d OVERLAP (sistem)	10.992 (10.954-11.012)	3368-3414	44-44	26-26	43,755 (42,14-46,38)	ya

Sistem = sekuenser + penyimpanan + unit PWM + inti S10 + sampler pada sponge C5, *kernel-only* dengan pin virtual. Penyebut resmi Fitter: 41.910 ALM, 553 RAM block, 112 DSP. Critical Warning 15725 (pin virtual pada jam) pada setiap kompilasi seperti fase sebelumnya; tidak ada yang diabaikan. 'Timing terpenuhi' adalah hasil analisis statis alur ini, bukan sistem di papan.

7. Aturan Adopsi dan Hasilnya

Langkah	Aturan (ditetapkan sebelum mengukur)	Hasil
8b	gate per lebar: M10K = 0, DSP = 0, ALM $\leq$ 12.573, timing 40 ns tiap seed, median Fmax $\geq$ median S10; W2 dipilih hanya bila lulus gate dan t = siklus / Fmax lebih rendah untuk SampleNTT dan CBD	W1 dan W2 lulus gate; W2 dipilih (t SampleNTT 4,111 μ s vs 5,959; t CBD 3,027 vs 5,467)
8c	STREAM menggantikan STORE hanya bila: benar; fit berhasil dan timing 40 ns tiap seed; t = siklus / Fmax lebih rendah untuk KeyGen dan Encrypt; M10K tidak lebih tinggi di tiap seed	t KeyGen 163,514 vs 195,603 μ s; Encrypt 197,176 vs 230,129; M10K 44 vs 55: lihat worksheet
8d	OVERLAP menggantikan STREAM dengan syarat yang sama	t KeyGen 144,992 vs 163,514 μ s; Encrypt 174,942 vs 197,176; M10K 44 vs 44: lihat worksheet

Hasil resmi aturan 8c dan 8d dihitung oleh scripts/quartus/select_8cd.py (evidence/phase08/8c/selection_worksheet.md dan 8d/). Keputusan menerima atau menolak tetap milik tim.

8. Temuan dan Penyimpangan

- **Dua cacat RTL:** (1) tag valid hasil PWM tanpa reset (ditemukan oleh pembuktian formal; tidak terlihat di simulasi); (2) *start* sampler pada siklus yang sama dengan pulsa *done* sebelumnya menghapus penanda PWMS sehingga program macet (ditemukan oleh varian STRESS). Keduanya diperbaiki; pembuktian formal dan simulasi dijalankan ulang pada RTL final.
- **Kriteria V5 8b diubah setelah melihat hasil** (Amandemen A1): hitungan permutasi sponge boleh satu lebih dari golden bila jendela byte sudah mengambil kata terakhir blok akhir saat keluaran ditahan (1 dari 500 kasus K0, W1); tidak berpengaruh pada keluaran.
- **Estimasi yang meleset:** tambahan ALM W2 diperkirakan 100-300 dan terukur sekitar +11 (median); ALM sampler + sponge C5 (5.279-5.290) lebih kecil daripada sponge C5 sendirian di 8a (6.167), penyebab tidak

diselidiki (INFERENCE: sintesis berbeda antar kompilasi). Estimasi siklus 8b (W1 310/280, W2 210/150) dan 8c/8d (STORE 8.400/9.900, STREAM 7.300/8.750, OVERLAP 6.300/7.600) mendekati hasil terukur.

- Kontrol negatif formal NC-F3 dan NC-F4 tidak dapat gagal dalam kedalaman BMC (pelanggaran hanya terjangkau oleh langkah induksi, yang dilaporkan UNKNOWN); kontrol formal yang dipakai adalah NC-F2 (Amandemen A1).
- Verifikasi W2 pertama dibuang karena proses simulator dimatikan oleh perintah sesi operator; langkah itu lulus saat diulang sendiri dan seluruh skrip dijalankan ulang dari awal.

9. Keputusan Menunggu Tim

- ADR 0027 (C5 sebagai inti Keccak, PENDING #29), ADR 0028 (W2 sebagai sampler 8b), ADR 0029 (STREAM, 8c), ADR 0030 (OVERLAP, 8d): semuanya Proposed; hanya tim yang menerima atau menolak.
- Kotak Approval phase08.md kosong; hanya anggota tim yang mencentangnya. PENDING #25 (pemeriksaan input FIPS 203 di hardware atau HPS) dan #26 (protokol *checkpoint*) masih terbuka.
- Fase 9 (integrasi ML-KEM penuh) belum dimulai; sisa waktu sampai 2026-10-08 ditentukan tim (estimasi di ADR 0026).

10. Keterbatasan

- Tidak ada pengukuran pada papan; Fmax dan slack *kernel-only* dengan pin virtual. Tidak ada klaim kecepatan terhadap perangkat lunak atau daya.
- Siklus 'per operasi' adalah jumlah aritmetika Fase 6 dan sampling dalam satu sekuenser; hashing kunci (G, H, J), kompresi, penyandian, FO dan kontrol KEM belum ada.
- Satu sampler bersama: matriks dan noise disampel bergantian, tidak bersamaan; overlap hanya menyembunyikan sampling noise di balik transformasi.
- Register seed tidak dihapus setelah program selesai (tidak ada klaim ketahanan sisi-kanal; konstanta-waktu berarti jumlah siklus tidak bergantung pada nilai rahasia).
- Formal mencakup kontrol dan rentang, bukan nilai; nilai bertumpu pada simulasi terhadap golden dan hashlib.

11. Reprodusibilitas

```
. scripts/env.sh
scripts/test/phase8a_verify.sh; KS_OUTW=2 scripts/test/phase8b_verify.sh; scripts/test/phase8cd_verify.sh
python3 formal/run_formal_phase8a.py; python3 formal/run_formal_phase8b.py all; python3
formal/run_formal_phase8c.py; python3 formal/run_formal_phase8d.py
cd quartus/phase08b_sampler && ./run_sm1.sh && ./run_sm2.sh; cd ../phase08c_smp && ./run_smp.sh
python3 scripts/quartus/select_8b.py; python3 scripts/quartus/select_8cd.py; python3
scripts/build/build_phase8_report.py
```