

PERURI Digital Summit · CHIP 2026 Hackathon — Tim J5 (ITB)

Laporan Fase 4

Optimasi Pipeline — C3-P6 / L8 · Akselerator NTT/INTT ML-KEM-768

Terasic DE10-Nano · Intel/Altera Cyclone V SE 5CSEBA6U23I7

Status: **DONE** — konfigurasi terpilih C3-P6 (L = 8, P = 6) dan anggaran desain inti NTT 30% = 12.573 ALM (ADR 0009); timing 40 ns terpenuhi; Approval belum dicentang

Branch: phase4-pipeline · dibuat di atas a803386, sebelum commit finalisasi Fase 4 · 2026-10-01

Ditulis untuk: Tim J5. Sumber kebenaran tetap berkas di repo (docs/results/phase04.md, evidence/phase04/, docs/decisions/); dokumen ini rangkuman bacaan. Label: **MEASURED** (laporan Quartus atau log simulasi di repo), **INFERENCE** (turunan dari angka terukur), **ESTIMATE** (perkiraan dengan metode tertulis), **belum diukur**. Tidak ada pengukuran pada papan; semua hasil berasal dari simulasi dan analisis Quartus (*kernel-only*, *virtual pin*).

1. Ringkasan Eksekutif

- Fase 4 menambahkan register *pipeline* pada jalur butterfly inti NTT/INTT 8 lajur (C2-K2-K1, L = 8) dan mengukur empat kedalaman P = 0, 2, 4 dan 6 pada satu batasan 40 ns.
- Keputusan (ADR 0009):** L = 8, P = 6 (C3-P6), anggaran desain inti NTT 30% = 12.573 ALM.
- C3-P6, MEASURED:** 10.505 ALM (seed bawaan; 10.484–10.516 pada seed 1–6), 9 DSP, 29 M10K; timing 40 ns terpenuhi di semua seed; Fmax corner terendah 32,60–34,20 MHz. Siklus (simulasi): NTT 119, INTT 375, tanpa *stall*.
- Verifikasi:** bit-exact terhadap model golden di dua simulator; jumlah siklus konstan; bukti formal kontrol dan kapasitas bank lulus; uji negatif hazard terbukti mendeteksi; regresi Fase 0–3 tetap lulus.
- Integrasi:** GHRD DE10-Nano + C3-P6 dalam satu kompilasi = 12.375 ALM (29,53% device), NTT 40 ns terpenuhi; selisih integrasi +18 ALM terhadap komponen standalone dengan setting yang sama (sama dengan baseline C3-P4: 12.754 ALM); HPS memakai 0 ALM fabric. NTT belum dihubungkan ke HPS.
- Belum tercapai:** target 50 MHz (Fase 5). Sumber daya tingkat sistem (Keccak, sampler, kontrol KEM) belum diukur.

2. Tujuan Fase 4

Menaikkan Fmax inti NTT/INTT pada L yang sudah dipilih (ADR 0005) dengan memasang register *pipeline*, tanpa mengubah aritmetika, urutan lapisan, atau jadwal lajur, dan dengan biaya *stall* yang dihitung. Keluaran fase: hasil benar untuk setiap P, perbandingan terukur, ADR untuk P terpilih, dan baris C3 di matriks ablasi (docs/ROADMAP.md).

3. Target dan Batasan

Butir	Nilai	Sumber
Device	5CSEBA6U23I7, penyebut fitter 41.910 ALM, 553 M10K, 112 DSP	laporan fitter
Batasan clock Fase 4	create_clock -period 40.000 (25 MHz), sama untuk semua revisi termasuk P = 0; target eksperimental, bukan kebutuhan sistem	ADR 0006
Target Fase 5	20 ns (50 MHz)	ADR 0006
Anggaran desain inti NTT	$30\% \times 41.910 = \mathbf{12.573\ ALM}$ (metrik <i>Logic utilization, ALMs needed</i>)	ADR 0009
Anggaran historis	25% = 10.478 ALM (ADR 0004); dipakai ADR 0008 (tidak diterima)	ADR 0004, 0008
Cakupan anggaran 30%	Hanya inti NTT Fase 4. Bukan batas total sistem, dan tidak berarti sisa 70% pasti cukup untuk seluruh ML-KEM	ADR 0009

4. Arsitektur

L (jumlah lajur) menentukan berapa butterfly dikerjakan per siklus: L = 8 berarti 8 butterfly paralel, sehingga satu lapisan NTT (128 butterfly) selesai dalam 16 siklus. **P (kedalaman pipeline)** adalah jumlah tahap register antara siklus alamat dikeluarkan dan siklus hasil ditulis; P tidak mengubah jumlah butterfly per siklus, hanya memotong jalur kritis dan menambah P siklus pengosongan di akhir.

P	Posisi potongan (test plan §2)	Latensi baca / tulis	NTT / INTT (siklus)
0	tanpa register (C2-K2-K1 beku)	0 / 0	113 / 369
2	A_13, D_3	1 / 1	115 / 371
4	A_7, M, X, D_7	2 / 2	117 / 373
6 (terpilih)	A_4, A_11, M, X, D_5, D_11	3 / 3	119 / 375

A_k: register di dalam rantai arbitrase slot memori setelah k dari 16 port; M: setelah arbitrase; X: setelah perkalian; D_n: setelah n dari 13 tahap pengurangan bersyarat di reduksi modular. Reduksi ditulis ulang sebagai 13 tahap eksplisit dengan hasil identik dengan reduksi lama untuk semua 2^{24} pasangan masukan (MEASURED, simulasi exhaustive). Memori polinomial memisahkan alamat baca dan tulis; (bank, offset, slot) dari baca dipakai ulang untuk tulis.

5. Kandidat Pipeline (seed bawaan, MEASURED)

P	ALM	≤ 12.573?	≤ 10.478 (historis)?	Reg.	M10K	DSP	Setup / hold terburuk (ns)	Timing 40 ns	Fmax terendah (MHz)	t_NTT (μs)
0	9.723	ya	ya	3.097	0	9	-90,653 / 0,207	tidak	7,65	14,771
2	9.696	ya	ya	3.817	16	9	-0,368 / 0,174	tidak	24,77	4,643
4	10.439	ya	ya	4.145	26	9	8,734 / 0,157	terpenuhi	31,98	3,659
6 (terpilih)	10.505	ya	tidak	4.168	29	9	10,753 / 0,140	terpenuhi	34,19	3,481

t_NTT = siklus NTT / Fmax terendah (aturan ADR 0007; INFERENCE dari angka MEASURED). Dengan anggaran 30%, kandidat adalah {4, 6}; t_NTT minimum dimiliki P = 6 dan P = 4 berada 5,1% di atasnya (> 5%), sehingga aturan memilih **P = 6** pada seed bawaan. Latensi C3-P6 pada batasan 40 ns yang terpenuhi (perhitungan tim): NTT 119 × 40 ns = 4,76 μs; INTT 375 × 40 ns = 15,00 μs.

6. Hasil Sumber Daya

- C3-P6: 10.505 / 41.910 ALM (25,07%), margin 2.068 ALM terhadap 12.573 (MEASURED / INFERENCE).
- Memori polinomial (penyimpanan *flip-flop* 16 port) adalah porsi terbesar inti: 7.621 ALM pada C3-P4 (MEASURED, tabel entity fitter; lihat draf estimasi fabric).
- Dengan register di jalur memori, Quartus meng-infer M10K sendiri (16/26/29 blok untuk P = 2/4/6; 0 untuk P = 0). Ini efek alat, bukan pemetaan M10K yang dirancang.
- DSP tetap 9 untuk semua P (satu pengali per lajur + satu untuk penskalaan INTT).

7. Hasil Timing

- P = 0 dan P = 2 **tidak** memenuhi 40 ns (setup -90,653 ns dan -0,368 ns); keduanya gugur oleh syarat timing.
- P = 4 dan P = 6 memenuhi 40 ns di semua corner. C3-P6 seed bawaan: setup +10,753 ns, hold +0,140 ns, Fmax 34,19 MHz (corner lambat terendah).
- Target 50 MHz (20 ns) belum tercapai oleh revisi mana pun; Fmax tertinggi yang terukur 34,20 MHz (C3-P6, seed 4).

8. Seed Sweep (seed fitter 1–6, MEASURED)

Seed	P4 ALM	P4 Fmax (MHz)	P4 setup (ns)	P6 ALM	P6 Fmax (MHz)	P6 setup (ns)
1 (bawaan)	10.439	31,98	8,734	10.505	34,19	10,753
2	10.503	32,77	9,482	10.508	33,08	9,773
3	10.479	30,60	7,324	10.511	32,60	9,328
4	10.472	31,80	8,555	10.516	34,20	10,756
5	10.467	30,85	7,580	10.504	33,14	9,824
6	10.468	33,00	9,701	10.484	33,07	9,764
Rentang	10.439–10.503	30,60–33,00	≥ 0 semua	10.484–10.516	32,60–34,20	≥ 0 semua

- Hanya seed yang berbeda; RTL, SDC dan semua setting lain identik. Seluruh 12 kompilasi memenuhi 40 ns.
- C3-P6 di bawah 12.573 ALM pada semua seed (margin 2.057–2.089 ALM). Pada anggaran historis 25%, P = 6 melebihi 10.478 di semua seed dan P = 4 hanya masuk di 4 dari 6 seed.
- Aturan ADR 0007 dengan anggaran 30% memilih P = 6 pada seed 1, 4, 5 dan P = 4 pada seed 2, 3, 6: kedua P berada dekat garis *near-tie* 5%. Pilihan P = 6 konsisten dengan aturan pada seed bawaan yang dipakai untuk semua revisi terukur; tidak diklaim bebas seed.

9. Verifikasi (MEASURED, simulasi dan formal)

Butir	Hasil	Bukti
Unit: reduksi bertahap, butterfly pipeline, memori pipeline (V2–V4)	32/32 lulus di Verilator dan 32/32 di Icarus	cocotb_regression.txt
Reduksi bertahap vs reduksi lama, exhaustive	16.777.216 pasangan × 4 konfigurasi, 0 selisih	v2_modmul_staged_exhaustive.txt
Inti P = 2/4/6 vs model golden (V5): NTT, INTT, round-trip, data terarah	16/16 lulus di Verilator dan Icarus	cocotb_regression.txt
Siklus konstan (V6)	C3-P6: NTT 119, INTT 375, identik di dua simulator; 0 stall	cocotb_regression.txt
Scoreboard hazard + uji negatif (V7)	0 pelanggaran untuk P = 2/4/6; kontrol negatif P = 8: 640 pelanggaran per arah dan 5/5 hasil salah (terdeteksi)	cocotb_regression.txt
bank_overflow_o (V8)	selalu 0	cocotb_regression.txt
Formal Fase 4 (V9): handshake, overflow bank, rentang counter, delay tulis = P, drain, tidak ada baca/tulis alamat sama	P = 2/4/6 lulus; 9/9 hasil sesuai harapan termasuk kontrol negatif	formal.md
Regresi Fase 0–3 (V10/V11)	pytest 23/23; C0 10/10; C1 12/12; C2, K2, K1 16/16 tiap simulator; check_params lulus; formal Fase 1–3 19/19	regression.txt

Formal mencakup properti kontrol dan kapasitas bank, bukan aritmetika; kebenaran aritmetika bertumpu pada simulasi bit-exact dan uji exhaustive reduksi. Lokasi bukti: [evidence/phase04/](#).

10. Bukti Integrasi GHRD

Intel DE10-Nano GHRD (commit 9b5fc816..., revisi de10-nano-base) dikompilasi tanpa inti NTT, lalu bersama C3-P6 (konfigurasi terpilih) dalam satu kompilasi; hasil C3-P4 dipertahankan sebagai pembanding. NTT memakai clock sendiri 40 ns lewat *virtual pin* dan tidak dihubungkan ke HPS atau bridge.

Metrik (MEASURED)	C3-P6 + setting GHRD	GHRD standalone	Gabungan C3-P6 + GHRD
ALM needed	11.053	1.304	12.375
M10K / DSP	28 / 9	35 / 0	62 / 9
Timing	NTT 40 ns terpenuhi (setup +16,017 ns)	semua clock terpenuhi	semua clock terpenuhi; NTT setup +11,364 ns, Fmax 34,92 MHz
Packing / interconnect puncak	Low / 51,8%	Low / 11,6%	Low / 37,0%

- HPS adalah blok *hard*: 0 ALM fabric (MEASURED). Biaya fabric shell berasal dari interconnect Platform Designer dan IP demo GHRD.
- Selisih integrasi = 12.375 – 11.053 – 1.304 = **+18 ALM** (INFERENCE, setting konsisten); nilai yang sama pada baseline C3-P4 (12.754 – 11.432 – 1.304).
- Setting global GHRD (*aggressive performance, physical synthesis*) menaikkan C3-P6 dari 10.505 ke 11.053 ALM (+548, MEASURED; pada C3-P4 +993): setting kompilasi sistem ikut menentukan anggaran.
- Total gabungan 12.375 ALM = 29,53% device adalah inti + shell, **bukan** pemeriksaan terhadap anggaran inti NTT 12.573 ALM (ADR 0009); selisih 198 ALM di bawah 12.573 hanya aritmetika.
- Fmax NTT 34,92 MHz pada gabungan dan 41,74 MHz standalone dengan setting sama; selisihnya tidak diuji ketergantungan seed-nya sehingga tidak dianggap efek integrasi. Satu kompilasi per konfigurasi, seed default.
- Build ulang GHRD penuh memberi 1.304 ALM (kompilasi pertama sempat dilewati *smart recompilation* dan tidak dipakai).

11. Keputusan

ADR 0009 (Accepted, 2026-10-01, Faza Dzil, Tim J5): L = 8, P = 6, implementasi C3-P6; anggaran desain inti NTT 30% = 12.573 ALM. ADR 0004 (25%) dan ADR 0007 (syarat ALM) diberi catatan amandemen di header-nya tanpa mengubah teks lama; ADR 0008 (usulan P = 4 di bawah 25%) tidak pernah diterima dan dinyatakan *superseded*. Pengukuran lama tetap berlaku sebagai bukti.

12. Keterbatasan dan Hal Terbuka

- C3-P6 + GHRD dikompilasi satu kali (seed default) tanpa koneksi ke HPS; seed lain dan kompilasi gabungan dengan setting default Quartus belum diukur.
- ML-KEM lengkap belum diukur: Keccak, sampler, kontrol KEM, encode/compress, penyimpanan, bridge HPS dan SignalTap belum ada. Draf estimasi isi fabric (ESTIMATE, keyakinan rendah) ada di `fabric_estimate_DRAFT.md`.
- Target 50 MHz (Fase 5) belum tercapai; Fmax terukur tertinggi 34,20 MHz.
- Sumber daya tingkat sistem dan anggaran sistem belum ditetapkan; setting kompilasi sistem memengaruhi ALM inti.
- Tidak ada pengukuran pada papan; semua timing adalah analisis statis Quartus (*kernel-only*).
- Variasi alat: ALM bergeser hingga 64 ALM antar seed; build GHRD yang sama memberi 1.304 dan 1.309 ALM.

13. Kesimpulan

Pipeline enam tahap menaikkan Fmax inti 8 lajur dari 7,65 MHz ($P = 0$) menjadi 32,60–34,20 MHz ($P = 6$, seed 1–6) pada batasan 40 ns yang terpenuhi, dengan biaya 6 siklus tambahan per transformasi, tanpa *stall*, dan dengan hasil bit-exact. C3-P6 berada di dalam anggaran desain 30% di semua seed yang diuji. Eksperimen integrasi menunjukkan shell HPS menambah sedikit ALM dan tidak menimbulkan kongesti yang terukur. Langkah berikutnya adalah Fase 5 (aritmetika modular) menuju 50 MHz, dimulai dari C3-P6.