

PERURI Digital Summit · CHIP 2026 Hackathon — Tim J5 (ITB)

Laporan Fase 5M

Memori dan Jadwal (S6–S8) · Akselerator NTT/INTT ML-KEM-768

Terasic DE10-Nano · Intel/Altera Cyclone V SE 5CSEBA6U23I7

Status: **S6–S8 selesai diukur**. S6 (M6) dipakai atas keputusan tim (ADR 0020); S7 memenuhi aturan adopsi (ADR 0021 **Proposed**); S8 **tidak diadopsi oleh aturan**; S9 selesai sebagai studi dokumen (ADR 0022 **Proposed**); Approval belum dicentang

Branch: phase5m-memory-schedule · 2026-10-03

Ditulis untuk: Tim J5. Sumber kebenaran tetap berkas di repo (docs/results/phase05m.md, evidence/phase05m/, docs/decisions/); dokumen ini rangkuman bacaan. Label: **MEASURED** (laporan Quartus atau log simulasi di repo), **INFERENCE** (turunan dari angka terukur), **ESTIMATE** (perkiraan dengan metode tertulis), *perhitungan tim* (aritmetika dari angka terukur), **belum diukur**. Tidak ada pengukuran pada papan; semua hasil berasal dari simulasi, analisis formal dan analisis Quartus (*kernel-only*, *virtual pin*).

1. Ringkasan Eksekutif

- Fase 5M mengubah **memori dan jadwal** inti NTT/INTT (bukan aritmetika) karena jalur kritis terukur ada di pembacaan memori (ADR 0010, 0017). Matematika FIPS 203 tidak diubah; setiap langkah diuji bit-exact terhadap model golden.
- S6 (M6, INTT tanpa *scaling pass*)**: INTT 375 → 119 siklus (sama dengan NTT), DSP 18 → 16, median Fmax 34,430 MHz (C4b-B 34,515). Aturan: **tidak diadopsi** (bagian NTT gagal 0,008 μs, selisih 0,25% di dalam sebaran seed); tim memakai M6 sebagai basis (ADR 0020).
- S7 (pembelahan jalur baca memori, P = 7)**: median Fmax **38,720 MHz** (37,89–40,29), naik 12,5% dari M6; seed terendah S7 (37,89) di atas seed tertinggi M6 (35,04). Siklus 120 / 120; ALM median 9.391 (tidak naik). Aturan: **diadopsi** (ADR 0021, Proposed).
- S8 (register jalur tulis, P = 8, satu *bubble* per arah)**: siklus 122 / 122 (sesuai prediksi), tetapi median Fmax 37,990 MHz, **di bawah** S7 (38,720); syarat > 39,365 MHz. Aturan: **tidak diadopsi**.
- Konfigurasi terbaik terukur**: S7 — $t_{NTT} = t_{INTT} = 3,099 \mu s$ pada median Fmax (perhitungan tim), dibanding C4b-B 3,448 / 10,865 μs dan M6 3,456 μs. Menunggu keputusan tim (ADR 0021).
- Kompilasi informasi 20 ns (S8)**: timing tidak terpenuhi (setup -2,242 ns, Fmax 44,96 MHz); target 50 MHz belum tercapai.
- Regresi penuh Fase 0–5** dijalankan sekali pada pohon akhir (Amandemen A1): lulus; tidak ada berkas RTL, tes atau bukti Fase 1–5 yang diubah. **S9 (studi M10K, tanpa RTL)**: peta 16 bank 1R1W bebas konflik terbukti pada jadwal nyata; tidak ada pengukuran pada papan.

2. Tujuan dan Urutan Langkah

Fase 5 menunjukkan bahwa perubahan aritmetika tidak menaikkan Fmax di luar sebaran seed karena jalur kritis berada di pembacaan memori. Fase 5M (ADR 0017) mengubah satu hal per langkah pada memori dan jadwal, dengan rencana uji dan aturan adopsi ADR 0012 ditulis **sebelum** mengukur. ADR 0019 membatasi jalur ke ML-KEM penuh sebelum 2026-10-08; S6, S7 dan S8 dikerjakan; S9 dikerjakan sebagai studi dokumen (permintaan tim 2026-10-03).

Langkah	Perubahan (satu per langkah)	Berkas baru	P	Siklus NTT / INTT
S6 (M6)	INTT dibagi dua di setiap layer ($3303 = 2^{-7} \bmod q$); <i>scaling pass</i> 256 siklus dan satu pengali dihapus	half_mod, butterfly_m6, twiddle_rom_half, ntt_core_m6	6	119 / 119
S7	satu register di tengah pembacaan memori (192 bit data + 64 bit pemilih), kontrol tulis diperlambat satu siklus	poly_mem_multiport_split, ntt_core_s7	7	120 / 120
S8	satu register pada keluaran <i>butterfly</i> (192 bit) sebelum menulis; satu siklus kosong (<i>bubble</i>) di satu batas layer per arah (NTT setelah layer 3, INTT setelah layer 2; posisi hanya bergantung mode dan layer)	ntt_core_s8	8	122 / 122

Semua berkas baru; tidak ada berkas Fase 1–5 yang diubah (git diff 288a78c: 95 berkas ditambah, hanya ADR 0017 dan PENDING.md diubah — dokumen, bukan RTL).

3. Aturan Adopsi (ADR 0012, ditetapkan sebelum mengukur)

- Benar (lint, simulasi dua simulator, kontrol negatif gagal sesuai harapan, formal), siklus konstan dan tepat sesuai rencana.
- ALM inti ≤ 12.573 dan timing 40,000 ns terpenuhi di setiap seed 1–6.
- t_{NTT} dan t_{INTT} pada median Fmax seed 1–6 (corner lambat terendah) lebih baik dari langkah sebelumnya. Tanpa toleransi. S7: $F > 34,719$ MHz; S8: $F > 39,365$ MHz.

4. Hasil Terukur (MEASURED; median dan rentang seed 1–6 = INFERENCE)

Revisi	ALM median (min–maks)	Registers	DSP	M10K	Fmax median (min–maks) MHz	Siklus N / I	t _{NTT} / t _{INTT} (µs)
C4b-B (Fase 5)	9.171 (9.166–9.208)	4.083–4.115	18	29	34,515 (33,46–34,84)	119 / 375	3,448 / 10,865
M6 (S6)	9.422 (9.394–9.441)	4.030–4.080	16	29	34,430 (32,35–35,04)	119 / 119	3,456 / 3,456
S7	9.391 (9.361–9.405)	4.296–4.324	16	31	38,720 (37,89–40,29)	120 / 120	3,099 / 3,099
S8	9.444 (9.402–9.471)	4.130–4.144	16	33	37,990 (36,76–40,22)	122 / 122	3,211 / 3,211

Timing 40,000 ns terpenuhi di setiap seed semua revisi (setup terburuk $\geq +12,79$ ns, hold $\geq +0,07$ ns). t = siklus / median Fmax (perhitungan tim). M10K 31 pada S7 dan 33 pada S8 (diinfer alat; tidak dianalisis). Jumlah *register* S8 lebih rendah daripada S7 meski S8 menambah 192 bit: penyebabnya tidak dianalisis (hipotesis: alat menggabungkan atau memindahkan register).

Seed	M6 ALM	M6 Fmax	S7 ALM	S7 Fmax	S8 ALM	S8 Fmax
1	9.426	34,68	9.394	39,12	9.464	40,22
2	9.394	34,41	9.388	38,32	9.423	38,11
3	9.417	34,15	9.361	38,31	9.471	37,06
4	9.409	32,35	9.405	37,89	9.402	36,76
5	9.441	35,04	9.362	39,29	9.469	38,13
6	9.429	34,45	9.396	40,29	9.419	37,87
Median	9.422	34,430	9.391	38,720	9.444	37,990

5. Verdict per Langkah

Langkah	Syarat yang gagal / lulus	Hasil aturan
S6 (M6)	benar, 119 / 119, ALM, timing, t _{INTT} lulus; t _{NTT} 3,456 $\geq$ 3,448 µs gagal (median Fmax 34,430 $\leq$ 34,515)	tidak diadopsi oleh aturan ; basis S7/S8 atas keputusan tim (ADR 0020)
S7	semua lulus; t = 3,099 < 3,456 µs (F 38,720 > 34,719 MHz)	diadopsi oleh aturan ; ADR 0021 Proposed
S8	benar dan 122 / 122, ALM dan timing lulus; t = 3,211 $\geq$ 3,099 µs gagal (F 37,990 $\leq$ 39,365 MHz)	tidak diadopsi oleh aturan ; ADR 0023 Proposed

- S7 menaikkan median Fmax 12,5% dan seed terendahnya di atas seed tertinggi M6 — lebih besar dari sebaran seed yang teramati (S7: 2,40 MHz). Hasil ini mendukung hipotesis Fase 5 bahwa pembacaan memori adalah batas (INFERENCE; jalur kritis baru belum dianalisis).
- S8 menambah dua siklus dan satu register tulis tetapi median Fmax turun 0,73 MHz (1,9%): setelah S7 segmen tulis bukan lagi pembatas, atau pembatas berpindah ke jalur lain (hipotesis; tidak ada analisis jalur setelah S7 atau S8). Aturan tidak diubah dan tidak ada seed tambahan.

5b. S9: Studi M10K / Baca Sinkron (tanpa RTL, tanpa Quartus)

Kasus (model jadwal alamat nyata, tulis P = 7 siklus setelah baca)	baca / bank / siklus	tulis / bank / siklus
Peta 8 bank saat ini	2	2 (baca + tulis = 4 per bank)
Kandidat 2: 16 bank, bank = (a1 XOR a2 XOR a3 XOR a4, a7, a6, a5), offset = a[3:0]	1	1
Kandidat 1 (turunan manual pertama)	2	2 (ditolak skrip)
Kontrol negatif bank = a[7:4] dan bank = a[3:0]	2 dan 16	2 dan 16 (konflik, sesuai syarat)

Peta kandidat 2 bijektif, seimbang (16 kata per bank) dan memenuhi pola 1R1W (*simple dual port*) di seluruh jadwal NTT dan INTT. Opsi A (16 bank M10K, crossbar, tanpa arbitrase slot): 16 M10K (2,9% dari 553, perhitungan tim); crossbar paling banyak sekitar 1.920 ALM (batas atas ESTIMATE, hitungan LUT, belum diukur); efek Fmax **belum diukur**. Dua koefisien per kata tidak berguna (hanya satu layer per arah yang diuntungkan). *Double-pumping* dan perubahan jadwal tidak dilanjutkan. Fakta perangkat M10K (mode baca-saat-tulis, frekuensi maksimum, mode port) **belum diverifikasi** dari handbook Intel. Turunan manual pertama peta salah dan ditangkap oleh skrip (amandemen A1 rencana S9). Bukti: s9/port_analysis.txt, s9/study_m10k.md.

6. Kompilasi Informasi 20 ns (MEASURED, seed 1)

Metrik	C3-P6 @ 20 ns	C4b-B @ 20 ns	S8 @ 20 ns
ALM	10.557	9.305	9.443
Setup terburuk (ns)	-2,059	-2,557	-2,242
Timing 20 ns	tidak terpenuhi	tidak terpenuhi	tidak terpenuhi

Metrik	C3-P6 @ 20 ns	C4b-B @ 20 ns	S8 @ 20 ns
Fmax corner terendah (MHz)	45,33	44,33	44,96

S8 mendekati 50 MHz (kekurangan 2,24 ns) tetapi tidak mencapainya. Fmax di bawah batasan 20 ns tidak sebanding dengan angka 40 ns. Peringatan kritis S8-20: 15725 (clock dari *virtual pin*, seperti Fase 1–5) dan 332148 × 2 (timing tidak terpenuhi); ditriase tertulis, tidak ada yang di-waive. Tidak ada kompilasi 20 ns untuk S7.

7. Verifikasi (MEASURED, simulasi dan formal)

Butir	Hasil	Bukti
Lint Verilator -Wall dan slang (M6, S7, S8)	0 peringatan, 0 galat	s6/ s7/ s8/ verify.md
Inti vs model golden, Verilator dan Icarus (NTT, INTT, <i>round-trip</i> , data terarah, 512 vektor satuan INTT)	lulus; siklus konstan 119 / 119, 120 / 120, 122 / 122; skor <i>hazard</i> 0 pelanggaran	s6/ s7/ s8/ verify.md
Kontrol negatif (mutan): S6 tiga, S7 dua (NCD, NCS), S8 dua (tanpa <i>bubble</i> , kontrol tulis tidak diperlambat)	gagal sesuai syarat di kedua simulator	s6/ s7/ s8/ verify.md
Memori terpecah: RD_SPLIT = 0 sama dengan memori beku siklus demi siklus	0 selisih	s7/verify.md
Formal H, O, R, A, B, C per langkah dengan NC-O dan NC-A	3/3 sesuai harapan untuk M6, S7 dan S8	s6/ s7/ s8/ formal.md
Regresi penuh Fase 0–5 + ulang S6 dan S7 pada pohon akhir (sekali, Amandemen A1)	OVERALL PASS; 19/19 dan 9/9 formal Fase 1–4; 95 berkas ditambah, 2 dokumen diubah	s8/regression.md

Formal mencakup properti kontrol dan kapasitas bank, bukan data; kebenaran data bertumpu pada simulasi bit-exact dan uji vektor satuan. Build cocotb Verilator mencetak WIDTHEXPAND untuk nilai parameter ARB_REG dari runner (bukan lint RTL).

8. Keputusan dan Hal Menunggu Tim

- **Diterima:** ADR 0017 (fase 5M), ADR 0019 (jalur minimal; catatan S7 dan S8 direncanakan), ADR 0020 (M6 basis).
- **Proposed, menunggu tim:** ADR 0021 (S7: aturan terpenuhi; terima sebagai konfigurasi?) dan ADR 0023 (S8: tidak diadopsi oleh aturan; konfigurasi untuk Fase 6 dan 7 adalah S7, M6 atau S8?). Pekerjaan S8 dimulai di atas S7 atas instruksi kerja 2026-10-02.
- **ADR 0022 (S9, Proposed):** opsi memori M10K untuk dipilih tim; saran (bukan keputusan): lanjut Fase 6/7 dengan S7, buka eksperimen 16 bank M10K setelah blok kritis tenggat. PENDING #25 (pemeriksaan masukan FIPS 203) dan #26 (satu STOP per blok) masih terbuka.
- Kotak Approval phase05.md dan phase05m.md kosong; hanya anggota tim yang mencentangnya.

9. Keterbatasan dan Hal Terbuka

- Tidak ada pengukuran pada papan; semua timing adalah analisis statis Quartus (*kernel-only*, *virtual pin*).
- Tidak ada analisis jalur setelah S7 atau S8: penyebab hasil S7 (naik) dan S8 (turun) adalah hipotesis.
- Satu kompilasi 20 ns (S8, seed 1); tidak ada untuk M6 atau S7. Sebaran seed S7 2,40 MHz; selisih S8 terhadap S7 (0,73 MHz) berada di dalam sebaran itu, tetapi aturan tidak memakai toleransi.
- Jumlah register dan M10K berubah antar-langkah tanpa penjelasan terukur (diinfer alat).
- Penyimpangan proses tercatat di phase05m.md bagian 6 (contoh: \$error ditolak Quartus; pola pkill; lint palsu di skrip S6 yang diperbaiki).
- Belum diukur: integrasi dengan HPS, daya, anggaran sumber daya tingkat sistem.

10. Kesimpulan

Jalur baca memori memang pembatas: membelahnya (S7) menaikkan median Fmax dari 34,430 ke 38,720 MHz dengan satu siklus tambahan, sehingga waktu per transformasi turun dari 3,456 ke 3,099 μ s (perhitungan tim), sekaligus NTT dan INTT sama-sama 120 siklus. Menambah register jalur tulis (S8) tidak membantu pada pengukuran ini. Konfigurasi terukur terbaik adalah S7; keputusan menjadikannya basis Fase 6 dan 7 ada pada tim. Target 50 MHz belum tercapai (S8 pada 20 ns: setup -2,242 ns). S9 (studi) menunjukkan jalur ke memori M10K tanpa konflik port, tetapi manfaatnya belum diukur.