

PERURI Digital Summit · CHIP 2026 Hackathon — Tim J5 (ITB)

Laporan Fase 6

Penjadwalan NTT Tingkat Operasi (K-PKE) · S10 Memori 16 Bank · Opsi 50 MHz

Terasic DE10-Nano · Intel/Altera Cyclone V SE 5CSEBA6U23I7

Status: Fase 6 selesai diukur (bit-exact, jumlah transformasi sesuai, siklus konstan); S10 **diadopsi oleh aturan**
(ADR 0025 **Proposed**); Approval belum dicentang
Branch: phase6-scheduling · 2026-10-03

Ditulis untuk: Tim J5. Sumber kebenaran tetap berkas di repo (docs/results/phase06.md, evidence/phase06/, docs/decisions/). Label: **MEASURED** (laporan Quartus atau log simulasi di repo), **INFERENCE**, **ESTIMATE**, *perhitungan tim*, **belum diukur**. Tidak ada pengukuran pada papan; semua hasil berasal dari simulasi, analisis formal dan analisis Quartus (*kernel-only*, *virtual pin*).

1. Ringkasan Eksekutif

- Fase 6 menjalankan aritmetika K-PKE (KeyGen, Encrypt, Decrypt) sebagai **program tetap operasi polinomial** di perangkat keras: NTT/INTT memakai inti S7, perkalian titik (*BaseCaseMultiply* + akumulasi) dan penjumlahan memakai unit baru; masukan dari Keccak/sampler masih diberikan oleh *testbench*.
- Bit-exact** terhadap golden K-PKE yang tidak diubah (t_{hat} KeyGen, ciphertext Encrypt setelah kompresi, pesan Decrypt) di Verilator dan Icarus; jumlah transformasi sama dengan referensi: KeyGen 6 NTT / 0 INTT / 9 perkalian titik, Encaps 3 / 4 / 12, Decaps 6 / 5 / 15 (MEASURED, penghitung di hardware).
- Siklus konstan per program** (MEASURED, simulasi): KeyGen 5.493, Encrypt 6.810, Decrypt 3.121; Decaps (Decrypt + Encrypt) 9.931. Sekitar 56% siklus KeyGen adalah perpindahan data lewat port host inti NTT (perhitungan tim dari jadwal).
- Quartus P6** (seed 1, 40 ns): 9.840 ALM, 26 DSP, 58 M10K, timing terpenuhi, Fmax 37,59 MHz (inti S7 seed 1: 9.394 ALM, 39,12 MHz).
- S10** (memori 16 bank 1R1W tanpa arbitrase, $P = 5$, 118 siklus): median Fmax 44,320 MHz vs S7 38,720 MHz; $t = 2,662$ vs $3,099 \mu\text{s}$; aturan: **diadopsi**.
- 50 MHz** (kompilasi 20 ns, seed 1–6): S7 memenuhi timing di 0/6 seed, S10 di 6/6 seed (MEASURED).

2. Tujuan dan Cakupan

ROADMAP Fase 6: meminimalkan transformasi dan perpindahan data di tingkat operasi ML-KEM selama masukan dari Keccak masih diberikan testbench. Fase 6 tidak dirancang untuk menaikkan Fmax (INFERENCE). Keputusan tim 2026-10-03 (ADR 0024): Fase 6 sekarang, S10 di dalam Fase 6 sesudahnya; basis inti S7 adalah asumsi kerja (ADR 0021 masih Proposed).

3. Arsitektur

Blok (berkas baru)	Fungsi
poly_store	24 slot polinomial, 128 kata pasangan koefisien per slot; dua port baca sinkron, satu port tulis per-separuh; port testbench saat idle
gamma_rom, kpke_prog_rom	dibuat skrip dari model golden: γ_i (Alg. 11) dan program operasi (tidak diketik tangan)
pwm_unit	BaseCaseMultiply + akumulasi, satu pasangan per siklus, lima pengali Barrett, latensi 7
kpke_sched	sequencer: LOAD $\rightarrow$ START $\rightarrow$ RUN $\rightarrow$ UNLOAD untuk NTT/INTT (lewat port host inti), PASS untuk PWM / ADD / SUB; penghitung transformasi
kpke_sched_top	sequencer + inti S7 (kpke_sched_top_s10: dengan inti S10) Program (urutan tetap): KeyGen: NTT s, NTT e, $\sum \hat{A}[i][j] \cdot \hat{s}[j]$, + $\hat{e}$. Encrypt: NTT y, $\sum \hat{A}[j][i] \cdot \hat{y}[j]$, INTT, + e1; $\sum t_{\text{hat}}[j] \cdot \hat{y}[j]$, INTT, + e2 + μ . Decrypt: NTT u', $\sum \hat{s}[j] \cdot \hat{u}'[j]$, INTT, v' - (...). Satu INTT per polinomial keluaran; operand tetap di domain NTT. Panjang setiap operasi tetap, sehingga jumlah siklus tidak bergantung data (waktu-konstan).

4. Verifikasi (MEASURED, simulasi dan formal)

Butir	Hasil
Model jadwal golden vs golden K-PKE (8 seed per operasi + hitungan + kontrol negatif)	26/26 lulus
ROM γ dan program dibuat ulang byte demi byte	sama
pwm_unit vs BaseCaseMultiply + akumulasi	20.035/20.035 pasangan sama, dua simulator
Top: KeyGen, Encrypt, Decrypt, 3 acak + 2 sudut (semua 0, semua q-1) per program	bit-exact, end-to-end sama, penghitung sesuai, siklus konstan, dua simulator
Kontrol negatif: satu entri γ salah; baca-balik bergeser satu siklus	gagal sesuai syarat
Formal sequencer (H, T, C, R) dengan kontrol negatif	2/2 sesuai harapan

5. Siklus dan Sumber Daya

Program	Siklus (S7 core)	Siklus (S10 core)	Transformasi N//PWM	Perpindahan data (perhitungan tim)
KeyGen	5.493	5.475	6 / 0 / 9	3.102 (56%)
Encrypt	6.810	6.789	3 / 4 / 12	3.619 (53%)
Decrypt	3.121	3.109	3 / 1 / 3	2.068 (66%)

Perpindahan data = jumlah transformasi × (257 siklus muat + 260 siklus baca-balik) dari panjang operasi di RTL (perhitungan tim; total siklus MEASURED). Waktu per operasi pada Fmax P6 37,59 MHz (satu seed): KeyGen 146,1 µs, Encrypt 181,2 µs, Decrypt 83,0 µs (perhitungan tim).

Metrik (seed 1, 40 ns)	Inti S7 saja	P6 (sequencer + S7)	Selisih (INFERENCE)
ALM	9.394	9.840	+446
Registers	4.317	4.589	+272
DSP / M10K	16 / 31	26 / 58	+10 / +27
Setup terburuk (ns)	14,439	13,395	timing terpenuhi
Fmax corner terendah (MHz)	39,12	37,59	-1,53

Satu kompilasi P6 (ADR 0019: satu kompilasi untuk blok tanpa aturan adopsi); selisih Fmax satu seed berada di dalam sebaran seed S7 (2,40 MHz). Penyimpanan polinomial memakai M10K (bit memori blok P6 181.222 vs S7 30.423; dua port baca menggandakan blok, INFERENCE).

6. Pertanyaan 50 MHz: Analisis Jalur (Opsi 1)

Analisis 300 jalur terburuk S7 dan S8 (salinan database, MEASURED): pembatas S7 adalah **rantai arbitrase slot memori** antara potongan A_4 dan A_11, dimulai dari ROM peta bank yang diinfer sebagai M10K (slack 14,439 ns di 40 ns, jalur data 23,932 ns); kelas berikutnya pengali → tulis memori (17,711 ns). Register jalur tulis S8 menghapus kelas kedua, bukan yang pertama; karena itu S8 tidak menaikkan Fmax. Arbitrase hanya bergantung alamat (jadwal tetap), sehingga dapat dihapus: S10.

7. S10: Memori 16 Bank 1R1W tanpa Arbitrase

Seed	S7 ALM	S7 Fmax	S10 ALM	S10 Fmax	S10 setup (ns)
1	9.394	39,12	5.091	44,77	17,662
2	9.388	38,32	5.088	42,34	16,382
3	9.361	38,31	5.069	46,24	18,376
4	9.405	37,89	5.082	43,22	16,865
5	9.362	39,29	5.045	43,87	17,205
6	9.396	40,29	5.072	46,65	18,565
Median	9.391	38,720	5.077	44,320	-

DSP S10 16, M10K 24 (S7: 16 / 31); siklus 118 / 118; t = 2,662 µs vs S7 3,099 µs (perhitungan tim).

Syarat adopsi (ditetapkan sebelum mengukur)	Hasil
benar (V1-V6, kontrol negatif gagal)	PASS
siklus tepat 118 / 118	PASS
ALM ≤ 12.573 di setiap seed	PASS
timing 40 ns terpenuhi di setiap seed	PASS
ADR 0012: 118 / F < 120 / F_S7, yaitu F > 38,075 MHz (terukur 44,320)	PASS
Hasil aturan	DIADOPSI

8. Kompilasi 20 ns, Seed 1–6 (Opsi 2 dan S10, MEASURED, informasi)

Seed	S7-20 setup (ns)	S7-20 Fmax	S10-20 setup (ns)	S10-20 Fmax
1	-1,388	46,76	1,176	53,12
2	-1,655	46,18	1,718	54,70
3	-2,296	44,85	0,984	52,59
4	-2,431	44,58	1,050	52,77
5	-1,933	45,59	1,241	53,31
6	-1,615	46,26	0,792	52,06
Median	-	45,885	-	52,945
Timing 20 ns terpenuhi	0/6		6/6	

Fmax di bawah batasan 20 ns tidak sebanding dengan angka 40 ns (alat bekerja lebih keras). 50 MHz dihitung tercapai hanya untuk seed dengan setup ≥ 0 di 20 ns; ini kompilasi *kernel-only* dengan *virtual pin*, bukan sistem di papan.

8b. Unit Fase 6 Lengkap dengan Inti S10 (MEASURED, seed 1, informasi)

Metrik	P6 (inti S7) @ 40 ns	P6S10 @ 40 ns	P6S10 @ 20 ns
ALM	9.840	5.553	5.643
Registers / DSP / M10K	4.589 / 26 / 58	840 / 26 / 51	850 / 26 / 51
Setup terburuk (ns)	13,395	16,886	0,619
Timing terpenuhi	ya	ya	ya
Fmax corner terendah (MHz)	37,59	43,26	51,60

Dengan inti S10, seluruh unit aritmetika K-PKE memenuhi batasan 20 ns pada seed 1 (satu kompilasi, kernel-only). Waktu per operasi pada 50 MHz bila dijalankan di jam itu (perhitungan tim): KeyGen 109,5 μ s, Encrypt 135,8 μ s, Decrypt 62,2 μ s; bukan pengukuran pada papan.

9. Keputusan Menunggu Tim

- ADR 0025 (S10, Proposed): terima atau tolak S10 sebagai memori inti untuk fase berikutnya (hasil aturan di bagian 7).
- ADR 0021 (S7), ADR 0022 (S9) dan ADR 0023 (S8) masih Proposed; PENDING #25, #26, #27, #28.
- Kotak Approval phase05.md, phase05m.md dan phase06.md kosong; hanya anggota tim yang mencentangnya.

10. Keterbatasan

- Tidak ada pengukuran pada papan. Keccak, sampler, kompresi, encode dan transformasi FO belum di perangkat keras (fase berikutnya).
- P6 satu kompilasi (seed 1). Tidak ada analisis jalur setelah S10.
- Formal mencakup kontrol, bukan data; kebenaran data bertumpu pada simulasi bit-exact.
- Port host inti (satu koefisien per siklus) mendominasi siklus; antarmuka lebih lebar adalah pekerjaan berikutnya (belum diukur).