

PERURI Digital Summit · CHIP 2026 Hackathon - Tim J5 (ITB)

Laporan Fase 5

Optimasi Aritmetika Modular - C4 (C4b-B, Barrett) · Akselerator NTT/INTT ML-KEM-768

Terasic DE10-Nano · Intel/Altera Cyclone V SE 5CSEBA6U23I7

Status: **DONE** secara teknis - C4 = C4b-B (reduksi Barrett) berdasarkan aturan ADR 0011; 5c tidak diadopsi; 5d tidak dicoba; **ADR 0013 dan ADR 0015 masih Proposed**; 50 MHz belum tercapai; Approval belum dicentang
Branch: phase5-arith · dibuat di atas c572864, sebelum commit finalisasi Fase 5 · 2026-10-02

Ditulis untuk: Tim J5. Sumber kebenaran tetap berkas di repo (docs/results/phase05.md, evidence/phase05/, docs/decisions/); dokumen ini rangkuman bacaan. Label: **MEASURED** (laporan Quartus atau log simulasi di repo), **INFERENCE** (turunan dari angka terukur), **ESTIMATE** (perkiraan dengan metode tertulis), *perhitungan tim* (aritmetika dari angka terukur), **belum diukur**. Tidak ada pengukuran pada papan; semua hasil berasal dari simulasi, analisis formal dan analisis Quartus (*kernel-only*, *virtual pin*).

1. Ringkasan Eksekutif

- Fase 5 mengganti aritmetika modular di dalam inti C3-P6 ($L = 8$, $P = 6$) tanpa mengubah matematika FIPS 203, jadwal, memori, L atau P . Siklus tetap NTT 119 dan INTT 375, tanpa *stall*.
- 5a (reduksi *fold*, C4a)**: 9.847 ALM, turun 658 ALM dari C3-P6 (INFERENCE); F_{max} 33,73 MHz pada satu kompilasi.
- 5b (Barrett vs Montgomery, seed 1–6)**: aturan ADR 0011 memilih **Barrett** (median F_{max} 34,515 vs 33,780 MHz, selisih 2,13%, di dalam pita *near-tie* 5%; lalu ALM median lebih rendah). Harga: DSP naik 9 → 18 (ADR 0013, **Proposed**).
- 5c (*lazy reduction* INTT, C4c)**: benar dan 119 / 375 siklus, tetapi median F_{max} 33,100 MHz di bawah syarat 34,84 MHz dan ADR 0012 tidak terpenuhi, sehingga **tidak diadopsi** (ADR 0014).
- 5d (Karatsuba)**: tidak dicoba di Fase 5; usulan dipindah ke Fase 6 (ADR 0015, **Proposed**).
- C4 = C4b-B**: 9.208 ALM pada seed bawaan (9.166–9.208 pada seed 1–6), 18 DSP, 29 M10K; timing 40 ns terpenuhi di semua seed; t_{NTT} 3,448 μs dan t_{INTT} 10,865 μs pada median F_{max} (perhitungan tim).
- Temuan utama (INFERENCE)**: aritmetika menghemat area (sekitar 1.300 ALM) tetapi tidak menaikkan F_{max} di luar sebaran seed. Jalur kritis ada di pembacaan memori. Kompilasi informasi 20 ns tidak memenuhi timing untuk C3-P6 (setup -2,059 ns) maupun C4b-B (setup -2,557 ns).
- Belum tercapai**: target 50 MHz. Sumber daya tingkat sistem belum diukur; tidak ada pengukuran pada papan.

2. Tujuan Fase 5

Membuat aritmetika modular $q = 3329$ lebih murah dan lebih cepat tanpa mengubah satu pun hasil FIPS 203 (konfigurasi C4). Sub-langkah diukur dan ditinjau terpisah: 5a reduksi khusus- q , 5b Montgomery vs Barrett, 5c *lazy reduction* (opsional), 5d basis Karatsuba (opsional). Keluaran: hasil benar, perbandingan terukur, ADR untuk 5b, baris C4 di matriks ablasi (docs/ROADMAP.md).

3. Target dan Batasan

Butir	Nilai	Sumber
Batasan clock revisi C4	<code>create_clock -period 40.000</code> (25 MHz), sama dengan C3-P6; kompilasi informasi 20 ns hanya untuk C4b-B dan C3-P6	ADR 0011 D1
Target 50 MHz (20 ns)	<i>best-effort</i> proyek, bukan gerbang Fase 5; ekspektasi ADR 0006 dikoreksi karena jalur kritis ada di pembacaan memori	ADR 0010
Anggaran desain inti NTT	$30\% \times 41.910 = \mathbf{12.573 \text{ ALM}}$; melewatinya = keputusan tim baru	ADR 0009, 0012
Siklus tambahan	diterima hanya jika t_{NTT} dan t_{INTT} pada F_{max} terukur lebih baik dari baseline dan siklus tetap konstan	ADR 0012
Kontrak operand pengali (D6)	a, b dalam $[0, q)$; amandemen $[0, 2q)$ hanya untuk eksperimen C4c	ADR 0011, 0014
Seed	5b dan 5c: seed fitter 1–6 satu per satu; 5a dan kompilasi 20 ns: satu kompilasi (seed bawaan)	ADR 0011

4. Reduksi yang Diukur

Revisi	Reduksi modular	Posisi register pengali	DSP
C3-P6 (baseline)	13 tahap pengurangan bersyarat (beku, Fase 4)	X, D_5, D_11	9
C4a (5a)	<i>fold</i> : $2^{12} \equiv 767 \pmod{q}$, geser-dan-tambah, 5 lipatan + pilih v , $v-q$, $v-2q$	X, F_3, F_5	9
C4b-B (5b)	Barrett, $k = 24$, $M = 5039$; $t-q$ sebagai geser-dan-tambah	X, S_1, S_2	18
C4b-M (5b)	Montgomery, $R = 2^{12}$, $q' = 3327$; ROM twiddle bentuk Montgomery (dibuat skrip)	X, S_1, S_2	9
C4c (5c)	Barrett dengan operand 13-bit: $u = b + q - a$ dalam $[1, 2q)$, sisi samping $a + b$ direduksi sekali di keluaran; tidak diadopsi	X, S_1, S_2	18

Posisi register memori sama dengan C3-P6 (A_4, A_11, M). Setiap reduksi sama dengan $(a \cdot b) \pmod{q}$ untuk semua a, b dalam $[0, q)$ (uji *exhaustive*, MEASURED); C4c diuji pada $[0, q) \times [0, 2q)$.

5. Baseline Jalur Kritis C3-P6 (sebelum RTL Fase 5, MEASURED)

Segmen jalur terburuk (Slow 1100 mV 100 °C)	Delay (ns)	Blok
register arbitrase memori → keluaran pengali	total data 29,345	slack +10,753 ns
alamat baca dan <i>read mux</i> memori	21,292	poly_mem_multiport_pipe
sub_mod(b, a) masukan INTT	4,348	butterfly
routing + DSP sampai register X	3,705	pengali

Tidak ada jalur di dalam reduksi di antara 300 jalur terburuk. Karena itu perubahan aritmetika tidak dapat mencapai 20 ns selama pembacaan memori sepanjang itu (INFERENCE; ADR 0010). Bukti: evidence/phase05/base line/.

6. Hasil Terukur per Revisi (MEASURED, seed bawaan; median dan rentang seed 1–6 = INFERENCE)

Revisi	ALM (seed 1–6)	Reg.	DSP	Setup / hold @ 40 ns (ns)	Fmax terendah (MHz)
C3-P6	10.505 (10.484–10.516)	4.168	9	10,753 / 0,140	34,19 (med 33,110; 32,60–34,20)
C4a	9.847	4.109	9	10,352 / 0,107	33,73
C4b-B	9.208 (9.166–9.208)	4.115	18	11,044 / 0,120	34,54 (med 34,515; 33,46–34,84)
C4b-M	9.249 (9.249–9.297)	4.297	9	9,526 / 0,107	32,81 (med 33,780; 32,81–34,25)
C4c (tidak diadopsi)	9.043 (9.032–9.094)	4.076	18	9,682 / 0,098	32,98 (med 33,100; 32,27–35,26)

M10K 29 pada semua revisi (diinfer alat). Timing 40 ns terpenuhi di semua kompilasi. t_{NTT} / t_{INTT} pada median Fmax (perhitungan tim, siklus 119 / 375): C3-P6 3,594 / 11,326 μ s; C4b-B 3,448 / 10,865 μ s; C4b-M 3,523 / 11,101 μ s; C4c 3,595 / 11,329 μ s. Rentang seed antar-revisi saling tumpang tindih, sehingga selisih Fmax kecil tidak dapat dibedakan dari noise seed (INFERENCE).

7. Pemilihan 5b: Barrett vs Montgomery

Seed	Barrett ALM	Barrett Fmax (MHz)	Montgomery ALM	Montgomery Fmax (MHz)	C4c ALM	C4c Fmax (MHz)
1 (bawaan)	9.208	34,54	9.249	32,81	9.043	32,98
2	9.168	34,28	9.287	34,09	9.032	35,26
3	9.167	34,69	9.276	33,79	9.094	32,27
4	9.174	33,46	9.286	33,20	9.051	32,51
5	9.166	34,84	9.297	33,77	9.068	34,50
6	9.188	34,49	9.296	34,25	9.084	33,22
Median	9.171,0	34,515	9.286,5	33,780	9.059,5	33,100

- Aturan (ADR 0011, ditetapkan sebelum pengukuran): kandidat benar dan memenuhi semua syarat; pilih median Fmax lebih tinggi; jika selisih $\leq 5\%$ (*near-tie*), pilih ALM median lebih rendah.
- Barrett unggul 2,13% pada median Fmax (di dalam 5%) dan juga ALM median lebih rendah (9.171,0 vs 9.286,5): **Barrett dipilih** oleh aturan.
- Harga yang dicatat di ADR 0013: Barrett memakai 18 DSP (+9 dibanding C3-P6), Montgomery tetap 9 DSP. ADR 0013 **Proposed**; keputusan menerima Barrett atau memilih Montgomery tetap milik tim (PENDING #23).

8. 5c: *Lazy Reduction* INTT (C4c) - diukur, tidak diadopsi

Syarat adopsi (ADR 0014 §4, ditetapkan sebelum pengukuran)	Hasil
Benar, uji <i>exhaustive</i> 22.164.482 pasangan, bukti formal batas nilai + kontrol negatif	PASS
Siklus tepat 119 / 375	PASS
ALM ≤ 12.573 di setiap seed (9.032–9.094)	PASS
Timing 40 ns terpenuhi di setiap seed	PASS
Median Fmax $> 34,84$ MHz (terukur 33,100)	FAIL
ADR 0012: $t_{NTT} < 3,448 \mu$ s dan $t_{INTT} < 10,865 \mu$ s (terukur 3,595 / 11,329)	FAIL

- Hasil: C4c **tidak diadopsi**; C4b-B tetap konfigurasi C4. RTL C4c tetap di repo sebagai hasil terukur. Tidak ada seed ditambah dan aturan tidak diubah setelah pengukuran.
- Amandemen kontrak D6 ([0, 2q]) hanya berlaku untuk eksperimen C4c; C4 tetap [0, q).

- Analisis jalur setelah fakta (MEASURED slack; seed terbaik 2 dan terburuk 3): semua segmen pengali memiliki slack di atas 17 ns; kelas jalur terburuk tetap register baca-memori → masukan pengali (slack 11,806 dan 9,172 ns, C4b-B seed 1: 11,221 ns). Penyebabnya **hipotesis** sampai ada percobaan terkendali.

9. 5d: Basis Karatsuba - tidak dicoba di Fase 5

base_case_multiply.sv bukan bagian inti C3-P6 maupun C4 (tidak ada inti yang menginstansiasinya), sehingga 5d tidak dapat mengubah t_{NTT} , t_{INTT} atau ALM inti yang menjadi gerbang Fase 5. Usulan ADR 0015 (**Proposed**): tidak dicoba di Fase 5, dipindah ke Fase 6; alternatifnya unit mandiri C4d dengan dua kompilasi tambahan. Keputusan ada pada tim.

10. Kompilasi Informasi 20 ns (MEASURED, seed bawaan)

Metrik	C3-P6 @ 20 ns	C4b-B @ 20 ns
ALM	10.557	9.305
Registers / M10K / DSP	4.316 / 29 / 9	4.272 / 29 / 18
Setup terburuk (ns)	-2,059	-2,557
Hold terburuk (ns)	0,147	0,151
Timing 20 ns	tidak terpenuhi	tidak terpenuhi
Fmax corner terendah (MHz)	45,33	44,33

- Kedua konfigurasi tidak memenuhi 50 MHz: kekurangan 2,06 ns (C3-P6) dan 2,56 ns (C4b-B). Di bawah batasan 20 ns *fitter* bekerja lebih keras sehingga Fmax (44–45 MHz) lebih tinggi daripada pada 40 ns; angkanya tidak sebanding lintas batasan.
- C4b-B 1.252 ALM lebih kecil dari C3-P6 (10.557 – 9.305) dengan 9 DSP lebih banyak, tetapi Fmax-nya tidak lebih tinggi (INFERENCE, satu seed). Sesuai ADR 0010: perubahan aritmetika tidak mencapai 20 ns.
- *Critical warning* (3 per kompilasi): 15725 (clock dari *virtual pin*, seperti Fase 1–4) dan 332148×2 (timing tidak terpenuhi). Ditriase tertulis, tidak ada yang di-waive.

11. Verifikasi (MEASURED, simulasi dan formal)

Butir	Hasil	Bukti
Lint Verilator -Wall dan slang, semua <i>wrapper</i> C4	0 peringatan, 0 galat	regression.md
Reduksi <i>exhaustive</i> (fold, Barrett, Montgomery) + ROM Montgomery	0 selisih untuk semua a, b dalam [0, q); kontrol negatif gagal sesuai harapan	5a/ 5b/ verify.txt
Barrett lazy, <i>exhaustive</i> [0, q) × [0, 2q)	0 selisih atas 22.164.482 pasangan	5c/verify.txt
Tes unit dan inti vs model golden, Verilator dan Icarus (NTT, INTT, <i>round-trip</i> , data terarah)	lulus untuk C4a, C4b-B, C4b-M, C4c; NTT 119, INTT 375, 0 <i>stall</i> , identik di dua simulator	regression.md
Kontrol negatif <i>hazard</i> (RdLat 0 + WrDly 8)	memicu <i>scoreboard</i> dan hasil salah (terdeteksi)	5a/verify.txt
Formal Fase 5	14/14 sesuai harapan: properti PASS, kontrol negatif FAIL; batas nilai logika lazy terbukti	5a/ 5b/ 5c/ formal.md
Regresi Fase 0–4 (CRG-5, pada git b418d1e)	21 langkah, 0 gagal, OVERALL PASS; check_params lulus	regression.md

Formal mencakup properti kontrol, kapasitas bank dan (5c) batas nilai; kebenaran aritmetika bertumpu pada uji *exhaustive* dan simulasi bit-exact. Lokasi bukti: `evidence/phase05/`.

12. Keputusan dan Hal Menunggu Tim

- **Diterima:** ADR 0010 (50 MHz *best-effort*), ADR 0011 (D1–D8, aturan 5b), ADR 0012 (siklus dan batas 12.573 ALM), ADR 0014 (5c, lingkup (b), aturan adopsi; catatan hasil ditambahkan).
- **Proposed, menunggu tim:** ADR 0013 (5b: Barrett, DSP 9 → 18; PENDING #23) dan ADR 0015 (5d tidak dicoba, pindah ke Fase 6).
- **Terbuka:** PENDING #19, fase "memori dan jadwal" setelah Fase 5 sebelum Fase 6 (batas terukur ada di jalur baca memori). Belum dimulai.
- Kotak Approval `phase05.md` kosong; hanya anggota tim yang mencentangnya.

13. Keterbatasan dan Hal Terbuka

- Tidak ada pengukuran pada papan; semua timing adalah analisis statis Quartus (*kernel-only, virtual pin*).
- C4a dan dua kompilasi 20 ns hanya satu kompilasi (seed bawaan). Sebaran seed (C4b-B 33,46–34,84 MHz; C4c 32,27–35,26 MHz) lebih besar daripada banyak selisih Fmax antar-revisi, sehingga tidak ada peringkat Fmax yang diklaim selain keluaran aturan yang tertulis.
- Pilihan Barrett memakai pita *near-tie* 2,13% dan harga 9 DSP tambahan; ini *trade-off* tim, bukan hasil pengukuran.
- Tidak ada analisis jalur pada 20 ns; penyebab hasil 5c adalah hipotesis.
- Belum diukur: integrasi inti C4 dengan HPS, daya, anggaran sumber daya tingkat sistem.
- Penyimpangan tercatat: kontrol negatif inti pertama tidak valid dan diganti (amandemen A2); pratinjau 5b memakai kolom Fmax yang salah dan dikoreksi tanpa mengubah hasil; satu *git stash* ± 2 detik saat verifikasi berjalan (log tanpa galat). Rincian: `phase05.md` bagian 6.

14. Kesimpulan

Aritmetika modular dapat dibuat lebih kecil: C4b-B memakai 9.171.0 ALM median (seed 1–6) dibanding 10.506.5 pada C3-P6, dengan hasil bit-exact dan 119 / 375 siklus tetap. Fmax tidak naik di luar sebaran seed dan target 50 MHz tidak tercapai, karena jalur kritis berada di pembacaan memori, bukan di aritmetika. Optimasi lebih lanjut menuju 50 MHz membutuhkan perubahan memori dan jadwal (PENDING #19), bukan reduksi yang lebih cerdas. Fase 5 ditutup secara teknis dengan dua ADR yang masih menunggu keputusan tim.