

CHIP 2026 Hackathon — Tim J5 (ITB)

Laporan Fase 3

Eksplorasi Multi-lane L = 1 / 2 / 4 / 8 (Konfigurasi C2)

Status: **PARTIAL** — semua L benar & terukur Quartus, formal lengkap hanya L=1

Branch: phase3-multilane · HEAD: 7b1d467 · belum di-push ke main

Ditulis untuk: Tim J5 — laporan Bahasa Indonesia Fase 3. Sumber kebenaran tetap file-file di repo (docs/results/result_phase3.md, docs/evidence/phase03-multilane/); dokumen ini adalah rangkuman bacaan.

1. Tujuan dan Lingkup

Fase 3 mengukur trade-off resource-vs-performa dari beberapa butterfly paralel per siklus (lane) di atas memori ter-bank Fase 2, untuk empat nilai **L** (jumlah lane) — 1, 2, 4, 8 — dan membiarkan tim memilih titik operasi (konfigurasi **C2**). Kriteria pemilihan **L** ditulis sebagai ADR *sebelum* sweep Quartus diukur (bukan dipilih dengan melihat tabel hasil), sesuai syarat docs/ROADMAP.md Fase 3.

2. ADR 0004: Kriteria Pemilihan L

Diputuskan (Faza Dzil, Tim J5, 2026-09-29) dua tahap:

- **Primer**: minimalkan jumlah siklus, dibatasi budget ALM 25% dari device target (5CSEBA6U23I7, 41.910 ALM) = **10.478 ALM**. **L** yang melebihi budget didiskualifikasi terlepas dari jumlah siklusnya.
- **Sekunder** (informasional, tidak otomatis meng-override primer): setelah ada clock yang valid timing-nya, evaluasi ulang AT ($ALM \times 1/F_{max}$) sebagai catatan. Perubahan pilihan **L** membutuhkan ADR susulan.

3. Arsitektur: Indeks Zeta Per-lane (Diverifikasi Sebelum RTL)

FSM C0/C1 memakai **satu** penghitung indeks zeta sekuensial, bertambah sekali per blok selesai — tidak bisa digeneralisasi ke **L** lane yang maju melalui blok berbeda di siklus yang sama. Fase 3 memakai rumus tertutup per-lane sebagai gantinya:

NTT (maju): $k = 2^{\text{lapis}} + \text{blok}$
INTT (mundur): $k = 127 - (\text{blok selesai di lapis sebelumnya}) - \text{blok}$
Diverifikasi *exhaustive* terhadap aturan update sekuensial C0 yang sudah terbukti: **0 mismatch** dari 127 pasangan (lapis, blok), dua arah (docs/evidence/phase03-multilane/lane_schedule_verification_2026-09-29.txt, scripts/gen_lane_schedule.py). Skrip yang sama membuktikan cakupan indeks butterfly per-lane lengkap tanpa duplikat/celah, untuk semua **L**, semua lapis, dua arah.

4. RTL yang Dihasilkan

Berkas	Isi
rtl/mem/poly_mem_multiport.sv	Memori multi-port: 2×NUM_LANES port packed-vector (bukan unpacked array — lihat §6), sinyal en_i per-port, diagnostik bank_overflow_o
rtl/ntt/ntt_core_c2.sv	Konfigurasi C2: NUM_LANES butterfly paralel/siklus, tanpa penghitung zeta sekuensial bersama
rtl/ntt/ntt_core_c2_l1.sv .. _l8.sv	Wrapper top-level tipis Quartus, satu nilai NUM_LANES tetap per berkas

5. Verifikasi RTL (cocotb, dua simulator)

Pengujian	Hasil
Bit-exact + roundtrip, semua L	16/16 lulus, Icarus DAN Verilator, angka identik
Siklus konstan per L (tidak ada stall data-dependent)	Terbukti, per L
L=1 dibanding C0/C1 (jangkar regresi)	SAMA PERSIS: NTT=897, INTT=1153
bank_overflow_o == 0 sepanjang eksekusi	Diperiksa tiap siklus, semua L, tidak pernah menyala

6. Hasil Quartus: C2-L1/L2/L4/L8 (MEASURED)

Besaran	L=1	L=2	L=4	L=8
ALM	6.018 (14%)	5.728 (14%)	7.629 (18%)	11.446 (27%) — LEBIHI BUDGET
Register	3.100	3.098	3.102	3.100

Besaran	L=1	L=2	L=4	L=8
Blok M10K	0/553	0/553	0/553	0/553
Blok DSP	3	5	9	17
Fmax, Slow 100°C	14,76 MHz	13,54 MHz	11,60 MHz	7,62 MHz
Slack setup terburuk	-47,733 ns	-54,644 ns	-66,690 ns	-111,219 ns
Siklus NTT	897	449	225	113
Siklus INTT	1.153	705	481	369
Formal (bank_overflow_o + FSM)	LULUS (k-induction)	BELUM TUNTAS — §8	BELUM TUNTAS — §8	BELUM TUNTAS — §8

Semua nilai MEASURED dari docs/evidence/quartus/C2-L{1,2,4,8}-20260929.md dan docs/evidence/phase03-multilane/cocotb_regression_2026-09-29.txt. Timing memburuk monoton seiring L naik (makin banyak logika kombinasional per siklus, belum ada pipelining — lingkup Fase 4) dan dilaporkan apa adanya, bukan dianggap derau.

7. Menerapkan ADR 0004

L=8 **terdiskualifikasi** budget ALM (11.446 > 10.478). Di antara $L \in \{1,2,4\}$ yang memenuhi budget, jumlah siklus turun monoton seiring L naik (897/1153 → 449/705 → 225/481), sehingga **L=4 memiliki jumlah siklus terendah di antara kandidat yang memenuhi budget**. Evaluasi sekunder (AT) belum bisa dijalankan: belum ada L yang memenuhi timing di clock manapun, jadi belum ada Fmax valid-timing untuk menghitung AT darinya — situasi ini sudah diantisipasi ADR 0004.

Hasil ini **dilaporkan, bukan diadopsi sepihak** sebagai keputusan final tim — docs/results/result_phase3.md §7 meminta konfirmasi tim sebelum L=4 dipakai sebagai dasar Fase 4.

8. Temuan Jujur: Formal Belum Tuntas untuk L>1

SymbiYosys (k-induction) LULUS penuh untuk L=1, tapi untuk L=2/4/8 melaporkan counterexample pada properti `bank_overflow_o==0`, di keadaan yang tampak *reachable* (L=2, lapis=3, t=32).

Diselidiki mendalam, dicocokkan tiga cara independen — **semuanya menyatakan TIDAK ADA tabrakan** pada keadaan yang sama persis:

- Model Python `tb/mem/bank_model.py`: `bank(64,L=2)=1`, `bank(80)=0`, `bank(192)=0`, `bank(208)=1` — persis 2 akses per bank, tanpa overflow.
- Teks sumber `rtl/mem/bank_map_rom.sv` sendiri untuk `NUM_BANKS==2`: entri case untuk alamat 64/80/192/208 cocok persis dengan model Python.
- Regresi `cocotb` (dua simulator): setiap run L=2 penuh pasti melewati kombinasi (lapis,t) ini; `bank_overflow_o` diperiksa tiap siklus dan tidak pernah menyala, 16/16 lulus.

Namun keluaran `bank_o` milik instans `bank_map_rom` di dalam *trace* SMT sendiri **tidak cocok** dengan teks sumber untuk tiga dari empat alamat yang diperiksa (instans untuk alamat 64 terbaca benar; tiga lainnya tidak). Ini melokalisasi ketidakcocokan pada cara pembaca *restricted* Yosys read -formal mengevaluasi tabel case 256-entri di bawah k-induction — **diduga kuat artefak alat**, bukan cacat desain. Kesimpulan ini dinyatakan sebagai dugaan terinvestigasi, bukan terbukti — belum ditutup sebagai selesai.

Dua isu kompatibilitas alat lain ditemukan & diperbaiki selama proses: port array unpacked ditolak pembaca formal (diubah ke packed-vector + bit-slice di seluruh `poly_mem_multiport.sv` dan `ntt_core_c2.sv`), dan pernyataan ``bind`` juga ditolak (invariant bantu dipindah langsung ke dalam `ntt_core_c2.sv`, dijaga ``ifdef FORMAL``).

9. Status

Fase 3 **PARTIAL**. Tiga dari empat kriteria PASS Fase 3 sendiri terpenuhi (semua konfigurasi benar; empat berkas bukti Quartus ada; tabel perbandingan lengkap); kriteria keempat (ADR memilih L) memenuhi kriterianya sendiri (ADR sudah Accepted) tapi penerapan hasilnya masih menunggu konfirmasi tim. CRG-9 (timing) tetap FAIL untuk semua L, dan CRG-8 (formal) FAIL untuk L=2/4/8 meski sudah diselidiki mendalam. Kotak Approval pada docs/results/result_phase3.md belum dicentang.

10. Keputusan Terbuka untuk Tim

- Konfirmasi atau override hasil kriteria primer ADR 0004: L=4 punya siklus terendah di antara kandidat dalam budget — apakah ini yang dipakai sebagai L terpilih untuk Fase 4?
- Cara menangani celah formal L=2/4/8: terima bukti simulasi + Python + pencocokan teks sumber sebagai cukup untuk sementara, atau blokir sampai isu Yosys benar-benar diselesaikan (kasus reproduksi lebih kecil / laporan bug / encoding ROM alternatif)?
- Semua keputusan terbuka warisan Fase 1/2: ADR target clock, M10K synchronous-read, cara membaca CRG-9.
- QUARTUS_BIN diisi di scripts/tooling.env fase ini (berkas git-ignored) — konfirmasi path benar di tiap mesin tim, atau tiap anggota isi sendiri.

11. Cara Reproduksi

```
. scripts/env.sh
python3 scripts/gen_lane_schedule.py
python3 tb/ntt/run_ntt_c2_tests.py icarus
python3 tb/ntt/run_ntt_c2_tests.py verilator
for L in 1 2 4 8; do sby -f formal/phase03-multilane/ntt_core_c2_l$L_safety.sby; done
# Quartus C2-L1..L8: quartus/phase03_multilane_c2/phase03_multilane_c2.qpf
```