Edge AI Chess Engine : QAT, Distillation et Optimisation Bas Niveau sur Architecture ARM 32-bits

Ajyad HASSANI
Élève-Ingénieur (1A) – Télécom SudParis
Rôle : Algorithmique & Apprentissage Profond

Mars 2026

Table des matières

1 Résumé Exécutif **1**

2 Introduction **1**

2.1 Sélection de la plateforme : STM32F411 1

2.2 Capacité de calcul et architecture 1

2.3 Objectifs de l'EDD 1

3 Architecture du moteur d'évaluation (NNUE) **1**

3.1 Représentation de l'échiquier (One-Hot Encoding) 2

3.2 Formalisme de l'accumulateur 2

3.3 Démonstration de la Mise à Jour Incrémentale 2

3.4 Gain de complexité et impact sur la mémoire Flash 3

4 Robustesse numérique et dimensionnement des registres **3**

4.1 Facteurs de quantification et seuils de saturation 4

4.2 Analyse de l'accumulateur 4

4.3 Analyse de la couche de sortie 5

1 Résumé Exécutif

Ce document détaille la conception d'un moteur d'échecs hybride sur **STM32F411**. L'innovation majeure réside dans l'intégration d'un réseau de neurones de type **NNUE** (*Efficiently Updatable Neural Network*) comme fonction d'évaluation, optimisé pour une exécution sans unité de calcul flottant (FPU).

Afin de respecter la « loi d'airain » du matériel, le modèle suit une chaîne de transformation rigoureuse :

— **Architecture Frugale** : Une couche cachée limitée à 32 neurones pour minimiser l'empreinte mémoire.

— **Quantification Int16** : Une conversion intégrale en arithmétique entière 16 bits. Ce choix garantit une exécution déterministe et performante sur un processeur non optimisé pour les calculs tensoriels.

— **Contraintes Matérielles** : Le système est dimensionné pour opérer dans une enveloppe stricte de **128 Ko de RAM** et **512 Ko de Flash**.

2 Introduction

2.1 Sélection de la plateforme : STM32F411

Le STM32F411 a été retenu pour son rapport performance/consommation optimal en contexte *Edge*. Bien que doté d'un cœur Cortex-M4, ses limitations intrinsèques dictent des choix algorithmiques orientés vers l'efficacité brute.

2.2 Capacité de calcul et architecture

Le système repose sur un processeur **ARM Cortex-M4 32 bits** monocœur cadencé à **100 MHz**.

— **Gestion du flux** : L'absence de multi-cœur impose un partage strict du temps processeur entre la recherche arborescente (Minimax) et l'inférence du réseau. L'optimisation du code est donc vitale au maintien de la profondeur de recherche.

— **Arithmétique Entière** : Bien que le cœur dispose d'une FPU simple précision, l'inférence neuronale en *float* est proscrite au profit d'une stratégie **Int16**. Cette approche exploite la puissance native du jeu d'instructions 32 bits pour transformer l'inférence en une séquence d'opérations entières à haute vélocité.

2.3 Objectifs de l'EDD

Le présent document vise à démontrer que l'alliance d'un réseau de neurones et d'une quantification Int16 permet d'atteindre une précision d'évaluation supérieure aux heuristiques classiques, tout en respectant les limites thermiques et énergétiques d'un système embarqué.

3 Architecture du moteur d'évaluation (NNUE)

Le choix d'un réseau de neurones de type **NNUE** répond à la nécessité de dépasser les limites de précision des fonctions d'évaluation statiques traditionnelles tout en respectant les contraintes de latence d'un système embarqué. Cette architecture, composée d'une unique couche

cachée couplée à une fonction d'activation de type **CReLu** (*Clipped ReLU*), effectue ensuite une dernière opération, un produit scalaire entre les activations et un vecteur de poids pour produire un score scalaire. L'ensemble repose sur la capacité de l'accumulateur à subir des mises à jour incrémentales dictées par les variations du vecteur d'entrée.

3.1 Représentation de l'échiquier (One-Hot Encoding)

L'état physique de l'échiquier est projeté dans un espace vectoriel de dimension $N = 768$. Cet espace permet un mappage bijectif entre une configuration locale {pièce, couleur, case} et un index unique k. L'indexation est régie par la fonction de hachage suivante :

$$k = \text{pièce} + (6 \times \text{couleur}) + (12 \times \text{case}) \tag{1}$$

Les variables de cette fonction sont discrétisées selon les plages suivantes :

- **pièce** $\in \{0, 1, 2, 3, 4, 5\}$ correspondant respectivement à $\{P, N, B, R, Q, K\}$.
- **couleur** $\in \{0, 1\}$ où 0 représente les Blancs et 1 les Noirs.
- **case** $\in \{0, 1, \ldots, 63\}$ pour les 64 cases de l'échiquier.

Le vecteur d'entrée est défini comme un vecteur ligne binaire $\mathbf{x} \in \{0, 1\}^{1\times 768}$. Par construction, $\mathbf{x}$ est une représentation *One-Hot* : pour chaque case occupée, une seule composante parmi les 12 possibles est active (valeur 1), les autres étant nulles (0).



FIGURE 1 – Représentation One-Hot Encoding et projection vers l'index k.

3.2 Formalisme de l'accumulateur

L'unique couche cachée du réseau agit comme un accumulateur de caractéristiques. Pour garantir une implémentation logicielle directe sur architecture 32 bits, nous définissons l'accumulateur $\mathbf{A}$ comme un vecteur ligne de dimension 32.

Soit $\mathbf{W} \in \mathbb{Z}^{768\times 32}$ la matrice des poids synaptiques. Nous définissons $\mathbf{w}_k \in \mathbb{Z}^{1\times 32}$ comme le **vecteur ligne** correspondant à la k-ième ligne de la matrice $\mathbf{W}$. L'état de l'accumulateur est défini par :

$$\mathbf{A} = \mathbf{x}\mathbf{W} + \mathbf{b} = \left(\sum_{k, x_k = 1} \mathbf{w}_k \right) + \mathbf{b} \tag{2}$$

Où $\mathbf{b} \in \mathbb{Z}^{1\times 32}$ est le biais. L'accumulateur correspond mathématiquement à la somme vectorielle des poids des caractéristiques actives.

3.3 Démonstration de la Mise à Jour Incrémentale

La performance du moteur sur **STM32F411** repose sur l'exploitation de la corrélation entre deux positions successives. Lors d'un mouvement déplaçant une pièce d'une case source (s) vers

une case destination (d), le vecteur $\mathbf{x}$ ne subit que deux modifications : l'indice i (pièce sortante) passe à 0 et l'indice j (pièce entrante) passe à 1.

Preuve par substitution : Soit $\mathbf{A}_t$ l'état de l'accumulateur à l'instant t. Par définition de la forme sommatoire :

$$\mathbf{A}_t = \left(\sum_{k \neq i,j, x_k = 1} \mathbf{w}_k \right) + \mathbf{w}_i + \mathbf{b} \tag{3}$$

L'état suivant $\mathbf{A}_{t+1}$ s'écrit en désactivant l'indice i et en activant l'indice j :

$$\mathbf{A}_{t+1} = \left(\sum_{k \neq i,j, x_k = 1} \mathbf{w}_k \right) + \mathbf{w}_j + \mathbf{b} \tag{4}$$

En isolant le terme de l'état précédent dans l'équation, nous identifions directement la relation de récurrence :

$$\mathbf{A}_{t+1} = \underbrace{\left(\sum_{k \neq i,j, x_k = 1} \mathbf{w}_k + \mathbf{w}_i + \mathbf{b} \right)}_{\mathbf{A}_t} - \mathbf{w}_i + \mathbf{w}_j \tag{5}$$

D'où la relation fondamentale : $\mathbf{A}_{t+1} = \mathbf{A}_t - \mathbf{w}_i + \mathbf{w}_j$.



FIGURE 2 – Mécanisme de mise à jour différentielle de l'accumulateur.

3.4 Gain de complexité et impact sur la mémoire Flash

Cette démonstration prouve que l'inférence est réduite à une complexité constante $O(32)$. Le coût CPU par nœud est limité à **64 opérations entières**. Sur le plan matériel, ce choix est validé par son empreinte sur la Flash (512 Ko) :

- **Stockage de la matrice W** : $768 \times 32 \times 2$ octets (Int16) $= 49\,152$ octets.
- **Occupation relative** : L'accumulateur n'occupe que **9,6 % de la Flash totale**.

4 Robustesse numérique et dimensionnement des registres

L'implémentation de l'inférence sur l'architecture ARM Cortex-M4 repose sur une arithmétique entière stricte. Afin de prévenir tout risque de dépassement de capacité (*overflow*) au sein des registres 16 et 32 bits, des contraintes sur les plages de valeurs ont été définies en amont de la quantification. Cette section détaille les intervalles imposés à chaque strate du réseau et démontre mathématiquement la stabilité du graphe de calcul.

4.1 Facteurs de quantification et seuils de saturation

Le passage des paramètres de l'espace continu (nombres à virgule flottante) vers l'espace discret (entiers) s'articule autour de deux constantes de mise à l'échelle : $Q_A = 127$ et $Q_B = 64$.

Afin de borner la magnitude des entiers générés, des coefficients de clippage (notés C) sont appliqués aux paramètres réels (poids et biais) préalablement à leur multiplication par les facteurs de quantification. La transformation s'opère de manière distincte selon la couche du réseau.

A. Couche cachée (Accumulateur) Pour la première strate du réseau, un coefficient de clippage $C_1 = 7$ est imposé. Les valeurs réelles des poids ($W_{1,\text{réel}}$) et des biais ($B_{1,\text{réel}}$) sont ainsi contraintes dans l'intervalle $[-7, 7]$. La conversion en entiers utilise le facteur Q_A :

- **Poids de l'accumulateur :** $W_{1,int} = \text{round}(W_{1,\text{réel}} \cdot Q_A)$. L'intervalle entier résultant est $[-7 \times 127, +7 \times 127]$, soit $[-889, 889]$.
- **Biais de l'accumulateur :** La même règle s'applique, $B_{1,int} = \text{round}(B_{1,\text{réel}} \cdot Q_A)$. L'intervalle est strictement identique : $[-889, 889]$.

B. Couche de sortie Pour la seconde strate, chargée d'agréger les données de l'accumulateur, un coefficient de clippage plus restrictif $C_2 = 2$ est appliqué. Les opérations de quantification diffèrent entre les poids et le biais afin de maintenir la cohérence dimensionnelle lors du produit scalaire :

- **Poids de sortie :** Les valeurs réelles ($W_{2,\text{réel}} \in [-2, 2]$) sont quantifiées via le facteur Q_B. La relation $W_{2,int} = \text{round}(W_{2,\text{réel}} \cdot Q_B)$ établit un intervalle entier de $[-2 \times 64, +2 \times 64]$, soit $[-128, 128]$.
- **Biais de sortie :** Pour que le biais puisse être additionné au résultat du produit scalaire (lequel implique des activations à l'échelle Q_A et des poids à l'échelle Q_B), il doit être quantifié selon le produit des deux facteurs. Sous la contrainte du seuil C_2, la relation s'écrit $B_{\text{out},int} = \text{round}(B_{\text{out,réel}} \cdot Q_A \cdot Q_B)$. L'intervalle entier résultant est $[-2 \times (127 \times 64), +2 \times (127 \times 64)]$, soit $[-16\,256, 16\,256]$.

4.2 Analyse de l'accumulateur

L'état de l'accumulateur est stocké dans un tableau d'entiers 16 bits signés (`int16_t`), dont la plage de valeurs s'étend de $-32\,768$ à $+32\,767$.

La valeur d'une composante de l'accumulateur dépend du biais B_1 et de la somme des poids W_1 correspondant aux caractéristiques actives. Aux échecs, le nombre maximum de pièces simultanément présentes sur l'échiquier est $N_{max} = 32$. La valeur maximale absolue théorique est donnée par l'équation :

$$|A|_{max} = |B_1| + \sum_{k=1}^{32} |W_{1,k}| \tag{6}$$

En substituant les variables par les bornes supérieures définies à la section précédente :

$$|A|_{max} \leq 889 + (32 \times 889) = 33 \times 889 = \mathbf{29\,337} \tag{7}$$

La condition $29\,337 \leq 32\,767$ est vérifiée. Cette limite garantit que la mise à jour incrémentale de l'accumulateur peut être exécutée en continu sans générer de dépassement de capacité et sans nécessiter l'intégration d'instructions de vérification conditionnelle.

4.3 Analyse de la couche de sortie

Le calcul du score de sortie s'effectue au sein d'un registre 32 bits signé (`int32_t`). Les activations a_i transmises par la couche cachée sont préalablement bornées par la fonction **CReLu** dans l'intervalle $[0, Q_A]$, soit $[0, 127]$.

Calcul du score brut Le score intermédiaire S agrège les contributions des 64 neurones (32 issus de la perspective blanche, 32 de la perspective noire) et y ajoute le biais de sortie B_{out}. Sa valeur maximale absolue s'établit à :

$$|S|_{max} = |B_{\text{out}}| + \sum_{i=1}^{64} (a_i \cdot |W_{2,i}|) \tag{8}$$

$$|S|_{max} = 16\,256 + (64 \times 127 \times 128) = 16\,256 + 1\,040\,384 = \mathbf{1\,056\,640} \tag{9}$$

Mise à l'échelle finale Avant l'étape de déquantification, le score intermédiaire S est multiplié par la constante SCALE = 2000. Cette opération définit la limite dynamique maximale du système :

$$V_{\text{scaled_max}} = |S|_{max} \times 2000 = 1\,056\,640 \times 2000 = \mathbf{2\,113\,280\,000} \tag{10}$$

La valeur maximale représentable par un registre `int32_t` étant de 2 147 483 647, le système exploite, dans la configuration la plus extrême théoriquement possible, 98,4 % de la plage de valeurs disponible.

L'évaluation finale est ensuite obtenue par la division de cette valeur par le produit $Q_A \times Q_B$:

$$\text{Evaluation} = \frac{V_{\text{scaled}}}{Q_A \times Q_B} \tag{11}$$

Cette démonstration établit que les intervalles de clippage $C_1 = 7$ et $C_2 = 2$ bornent mathématiquement le réseau en dessous des limites matérielles du STM32F411, validant ainsi la stabilité numérique de l'inférence.