# 计网联合实验 报告 week4

Group 7(不是助教): 王润基, 王逸松

2020.10.07

## 为什么做这个实验?

- ✓ 硬件转发IP分组,性能更高
- ✓ 熟悉FPGA如何处理IP分组,解决实际问题
- ✓进一步锻炼系统能力
- ✓ 获得不一样的人生体验
- ✓可能获得额外的分数


#### Chisel

Constructing Hardware In a Scala Embedded Language

- 避免一些 Verilog 中的危险写法
- 内置组件: Decoupled = valid + ready + bits
- 方便的仿真测试框架: vcd 波形文件 + GtkWave 查看
- 通用高级语言

## 进展和问题

- 搭好了 Chisel 的测试框架: pcap -> pcap
- 实现了转发引擎: ARP 请求、响应、IP 转发
- 实现了简单的 ARP 缓存
- Chisel 仿真通过,TanLabs 仿真出错,尚未上板子(
- 时序爆炸! 🌣



#### 流水线设计

- L2Filter: 过滤非法目的 MAC 地址包
- Arp: 处理 ARP 请求和响应包
- Ipv4Check: 检查IP包(检查校验和、TTL等)
- Ipv4Forward: 转发IP包(查转发表,更新校验和)
- Ipv4SetMac: 填目的 MAC 地址(查 ARP 缓存)

#### 模块设计

• ArpCache: 直接映射(继承 TLB 祖传代码)

```
You, a few seconds ago | 1 author (You)
class ArpCache(val SIZE LOG2: Int = 4) extends Module {
  val io = IO(new Bundle {
    val query = Flipped(new ArpQuery)
    val modify = Flipped(new ArpModify)
  })
You, a few seconds ago | 1 author (You)
class ArpQuery extends Bundle {
  val ipv4 = Output(new Ipv4Addr)
  val mac = Input(Valid(new MacAddr))
You, a few seconds ago | 1 author (You)
class ArpModify extends Bundle {
  val op = Output(UInt(3.W))
  val ipv4 = Output(new Ipv4Addr)
  val mac = Output(new MacAddr)
You, a few seconds ago | 1 author (You)
object ArpOp {
  val None = 0.U
  val Insert = 1.U
  val Update = 2.U
  val Remove = 3.U
  val Clear = 4.U
```

## 对造机实验的帮助

#### 模块

- 转发表 <=> 页表
- ARP Cache <=> TLB

#### 流水线

模块之间的握手信号 vs 统一控制的暂停信号

# 谢谢

Have fun!