LAB-8

Counter

Akmal Ramadhan -2206081534 - PSD B

Pattern

Biner	Hxadecimal
0000	0
0001	1
0010	2
0011	3
0100	4
0101	5
0110	6
0111	7
1000	8
1001	9
1010	A
1011	В
1100	С
1101	D
1110	E
1111	F

Jelaskan pola perubahan tersebut pada masing-masing kenaikan 2 dan 4!

• Analisis Pola Pergantian Digit Biner pada saat Counter Naik 2 tiap Clock (Incremented by 2)

Bit ke-0 akan selalu sama tiap clock.

Bit ke-1 akan berubah setiap terjadi nya increment (tiap clock).

Bit ke-2 akan berubah jika bit ke-1 sebelum increment bernilai 1.

Bit ke-3 akan berubah jika bit ke-1 dan bit ke-2 sebelum increment bernilai 1.

• Analisis Pola Pergantian Digit Biner pada saat Counter Naik 4 tiap Clock (Incremented by 4)

Bit ke-0 dan bit ke-1 akan selalu sama tiap clock.

Bit ke-2 akan berubah setiap clock.

Bit ke-3 akan berubah jika bit ke-2 sebelum increment bernilai 1.

Apa yang perlu dilakukan untuk mengimplementasikannya dengan Counter with Parallel Load?

Perlu dipikirkan untuk menangani kasus input inc2 dan inc4 bernilai sama. Dapat dibuat tabel sebagai berikut.

inc4	inc2	Operasi
0	0	Increment by 1
0	1	Increment by 2
1	0	Increment by 4
1	1	Increment by 4

Dengan begitu, kita dapat menggunakan 2-to-4 Line Decoder untuk mengatasi kasus tersebut.


Membuat counter with parallel load seperti yang ada di slide Chapter 6: Register and Register Transfers halaman 46 dengan sedikit perubahan pada rangkaiannya.

Load	Count	Action
0	0	Hold Stored Value
0	1	Count Up Stored Value
1	X	Load Input

Karena increment by 2 mulai terpengaruh di bit ke-1 maka kita dapat menambahkan nilai 1 pada bit ke-1 tersebut. Implementasi yang digunakan adalah menggunakan OR-Gate antara nilai inc2 (dengan syarat inc4 tidak bernilai 1) dan hasil Carry Out bit sebelumnya (hasil dari AND Gate bit sebelumnya).


Karena increment by 4 mulai terpengaruh di bit ke-2 maka kita dapat menambahkan nilai 1 pada bit ke-2 tersebut. Implementasi yang digunakan adalah menggunakan OR-Gate antara nilai inc4 dan hasil Carry Out bit sebelumnya (hasil dari AND Gate bit sebelumnya).

Counter with Parallel Load



Counter with Parallel Load with Modification LAB8-ETY-2206081534-AkmalRamadhan

Bigger Counter



Main Circuit

