



Matrix Calculator

Final Project PSD Kelompok 09

- Akbar Anvasa Faraby 2406405361
- M. Daffa Rizki 2406402050
- Yusri Sukur 2406345305
- Zhafarrel Alvarezqi P. K 2406404945

Outline

Latar
Belakang

Arsitektur
Sistem

Implementasi

Hasil
Simulasi

Analisis

Kesimpulan



Latar Belakang

Masalah:

- Kebutuhan akselerasi operasi matriks pada **embedded system**.
- Mengatasi limitasi pemrosesan sekuensial pada CPU standar.

Solusi:


- **Modular Design:** Pemisahan antara Control Path (FSM) dan Datapath (ALU Multiplier).
- **Robustness:** Sistem dilengkapi proteksi saturasi dan validasi dimensi.

Spesifikasi:

- Input matriks maksimal 5x5
- Operasi terdiri dari Add, Sub, Mul, Transpose, Det, Inverse
- Data input 8-bit Signed Integer (rentang antara -128 s.d. 127)

Arsitektur Sistem

RTL Schematic




Komponen Utama:


- **Control Unit:** FSM untuk manajemen *state* dan *error handling*.
- **ALU Common:** Menangani operasi aritmatika dasar (Add, Sub) dan kompleks (Det, Inv).
- **Matrix Multiplier:** Unit khusus untuk operasi perkalian matriks $O(N^3)$

Arsitektur Sistem

Control Unit (FSM)



Arsitektur Sistem *Waveform*



Implementasi

Unit Perkalian Matriks (Behavioral)

```
1 -- Loop Baris & Kolom
2 for i in 0 to MAX_SIZE-1 loop
3     for j in 0 to MAX_SIZE-1 loop
4         sum := (others => '0');
5         -- Dot Product Loop
6         for k in 0 to MAX_SIZE-1 loop
7             mult_val := mat_A(i,k) *
8                 mat_B(k,j);
9             sum := sum + resize(mult_val, 32);
10            end loop;
11            -- Assign with Saturation
12            result_reg(i,j) <= saturate(sum);
13        end loop;
14    end loop;
```

Desain Multiplier:

- Menggunakan pendekatan Behavioral Loop pada VHDL.
- Melakukan operasi Triple Loop (Baris, Kolom, Dot-Product) dalam satu blok proses.
- **Saturasi:** Hasil penjumlahan dikunci pada range 8-bit (-128 s.d. 127) untuk mencegah *overflow aritmatika*.

Implementasi

Unit Perkalian Matriks (Behavioral)

Mekanisme Saturasi (matrix pkg.vhdl): Menjamin data output tetap valid dalam format 8-bit signed.

```
1 function saturate(val : signed) return signed is
2 begin
3     if val > 127 then
4         return to_signed(127, 8); -- Clamping Max
5     elsif val < -128 then
6         return to_signed(-128, 8); -- Clamping Min
7     else
8         return resize(val, 8); -- Normal
9     end if;
10 end function;
```

Operasi Kompleks:

- **Determinan:** Menggunakan ekspansi kofaktor rekursif (Det5 memanggil Det4, dst).
- **Inverse:** Menggunakan metode Adjoin, dibatasi max 3x3 karena kompleksitas pembagian integer.

Implementasi

Common ALU Aritmatika & Transpose (Behavioral)

Satu modul terintegrasi yang menangani banyak operasi (kecuali perkalian) berdasarkan sinyal Opcode.

```
1 when OP_ADD =>
2     for i in 0 to MAX_SIZE - 1 loop
3         for j in 0 to MAX_SIZE - 1 loop
4             -- Validasi dimensi input user
5             if i < rows and j < cols then
6                 -- Resize ke 17-bit untuk calculation headroom
7                 temp_calc := resize(mat_A(i, j), 17)
8                     + resize(mat_B(i, j), 17);
9
10                -- Simpan hasil dengan saturasi
11                mat_Res_reg(i, j) <= saturate(temp_calc);
12            end if;
13        end loop;
14    end loop;
15    done_reg <= '1';
```

- **Arsitektur Behavioral:** Menggunakan process(clk) yang merespons sinyal opcode.
- **Dynamic Sizing:** Menggunakan pengecekan if $i < \text{rows}$ and $j < \text{cols}$ di dalam loop. Ini memungkinkan ALU memproses matriks 2×2 , 3×3 , hingga 5×5 tanpa mengubah hardware.

Implementasi

Common ALU Aritmatika & Transpose (Behavioral)

Satu modul terintegrasi yang menangani banyak operasi (kecuali perkalian) berdasarkan sinyal Opcode.

```
1 -- Function Determinan 3x3
2 function get_det3(m : matrix_5x5) return signed is
3     variable term1, term2, ... : signed(63 downto 0);
4 begin
5     -- Implementasi Aturan Sarrus
6     term1 := resize(resize(m(0, 0), 20) * resize(m(1, 1), 20) *
7         resize(m(2, 2), 20), 64);
8     -- ... (term 2 sampai 6) ...
9     res := term1 + term2 + term3 - term4 - term5 - term6;
10    return res;
11 end function;
12
13 -- Pemanggilan di Process
14 when OP_DET =>
15     if rows = 3 then det_temp := get_det3(mat_A);
16     elsif rows = 4 then det_temp := get_det4(mat_A);
17     -- ...
```

Modularitas: Rumus matematika rumit dipisah ke dalam FUNCTION VHDL (get_det3, get_det4, get_cofactor_val) agar kode utama bersih

Logika Invers: Menggunakan metode Adjoin
(Cofactor/Determinan)

Hasil Simulasi

Test case 3: Perkalian (Opcode 0011)

| Input Matriks A | Input Matriks B | Output FPGA |
|---|--|---|
| $\begin{pmatrix} 1 & 2 \\ 3 & 4 \end{pmatrix}$ | $\begin{pmatrix} 2 & 0 \\ 1 & 2 \end{pmatrix}$ | $\begin{pmatrix} 4 & 4 \\ 10 & 8 \end{pmatrix}$ |
| <i>Status: MATCH (Sesuai perhitungan manual)</i> | | |

Test case 7: Error Handling Penjumlahan (Opcode 0001)

- Input: Matriks A (2 x 2) + Matriks B (3 x 3)
- Output: Error code "0001" (Dimension Mismatch)
- Control Unit berhasil mendekripsi kesalahan sebelum eksekusi

Analisis

Analisis Desain

- Resource Usage: Penggunaan loop behavioral pada multiplier memungkinkan sintesis optimal oleh tools FPGA (DSP slices).

Isu pada operasi Inverse

Terdapat **limitasi integer division**

- Rumus: $A^{-1} = (1 / \det(A)) \times \text{Adj}(A)$
- Karena menggunakan **Integer 8-bit**, pembagian elemen $\text{Adj}(A)$ dengan $\det(A)$ sering menghasilkan 0, jika $X < \det$
- Contoh: $4/10 = 0$ (pada integer)
- Solusi untuk kedepannya, dengan mengimplementasikan Fixed Point atau Floating Point Unit



Kesimpulan

- Desain berhasil mengintegrasikan FSM, ALU, dan Multiplier dalam satu top-level entity.
- Seluruh operasi dasar (Add, Sub, Mul) dan Error Handling berfungsi sesuai spesifikasi input.txt.
- Fitur saturasi efektif mencegah *overflow* aritmatika pada operasi signed 8-bit.



Terima Kasih