


الجلسة الأولى: مراجعة مفاهيم هامة

20viso!

م. عبيرميًا



The same of the sa

أداء المعالجات CPU Performance

CPU time =
$$\frac{\text{Seconds}}{\text{Program}} = \frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Cycles}}{\text{Instruction}} \times \frac{\text{Seconds}}{\text{Cycles}}$$

MIPS =
$$\frac{IC}{CPUtime}$$
 x 10^{-6} = $\frac{f}{CPI}$ x 10^{-6}

المعالج = 1/T تردد المعالج = 1/T عدد التعليمات في البرنامج CC عدد الأدوار الكلية في البرنامج CPI عدد الدورات (الوسطي) في التعليمة CPI (Cycle Per Instruction)

Million Instruction per second

$$\frac{\text{MFLOPS} = \frac{\text{N (FP operations)}}{\text{CPUtime}} \times 10^{-6}$$

Million Floating Point
Operation per second

$$Speedup = \frac{Performance(new)}{Performance(old)} = \frac{CPUtime(old)}{CPUtime(new)}$$

Amdahl's Law

تمرين: بفرض أنه يتم تنفيذ البرنامج prog على معالج P علماً بأن عدد التعليمات المنفذة 10 مليون

تعليمة، ووسطي عدد الأدوار بالتعليمة لهذا البرنامج CPI=2.5، وأن تردد المعالج 200MHz.

احسب زمن دور الساعة T، وزمن التنفيذ CPUtime، ثم احسب قيمة MIPS.

الحل:

 $T = 1/f = 1/(200 \times 10^6) = 5 \times 10^{-9} \text{ s} = 5 \text{ ns}$

CPUtime = CC / f = IC*CPI/f = IC*CPI*T

= $10,000,000 \times 2.5 \times 5 \times 10^{-9} = 0.125$ seconds

MIPS = IC / CPUtime $*10^{-6} = 10^7 / 0.125 * 10^{-6}$

= 80

تمرين: نريد اختبار مترجمين compiler مختلفين على معالج يعمل بتردد f، تم استخدام كل من المترجمين من أجل برنامج معين، فحصلنا على القيم الموضحة في الجدول، المطلوب احسب CPl بالحالتين، وأي التسلسلين أسرع بالتنفيذ؟

Instruction class	عدد التعليمات باستخدام المترجم الأول	عدد التعليمات باستخدام المترجم الثاني	СРІ
Α	2x 10 ⁶	4x 10 ⁶	1
В	1x 10 ⁶	1x 10 ⁶	2
С	2x 10 ⁶	1x 10 ⁶	3

$$CC1 = (2 \times 1 + 1 \times 2 + 2 \times 3) \times 10^6 = 10 \times 10^6 \text{ cycles}$$

الحل:

CPI1 = clock cycles / instruction count = $10 \times 10^6 / (5 \times 10^6) = 2$

$$CC2 = (4 \times 1 + 1 \times 2 + 1 \times 3) \times 10^6 = 9 \times 10^6 \text{ cycles}$$

CPI
$$2 = 9 \times 10^6 / (6 \times 10^6) = 1.5$$

CPUtime1 = CC1 /f =
$$10 \times 10^6$$
 /f

CPUtime2 = CC2 /f =
$$9 \times 10^6$$
 /f

⇒ تنفيذ التسلسل الثاني أسرع من الأول بنسبة 1.11 ≈ 1.11 مرة

تمرين: بفرض أن لدينا معالجاً ينفذ برنامجاً مؤلفاً من تشكيلة التعليمات الموضحة في الجدول التالي، المطلوب:

۱- احسب CPI

instruction	instruction frequencies Fi	costs CPIi
Integer ALU	50%	1 cycle
Load	20%	5 cycle
Store	10%	1 cycle
Branch	20%	2 cycle

Y- بفرض أنه بالإمكان إجراء تحسين بإضافة ذاكرة خابية CPl في والتي تقلل أدوار تعليمات التحميل لتصبح 3 cycle في هذه الحالة ثم احسب مقدار التسريع الناتج عن هذا التحسين؟

الحل:

$$CPI = CC/IC = \Sigma CPI_i \times F_i$$

$$CPI(1) = 0.5 \times 1 + 0.2 \times 5 + 0.1 \times 3 + 0.2 \times 2 = 2.2$$

CPI (2) =
$$0.5 \times 1 + 0.2 \times 3 + 0.1 \times 1 + 0.2 \times 2 = 1.6$$

Instruction count x old CPI x clock cycle time

Instruction count x new CPI x clock cycle time

وظيفة: بفرض أن لدينا برنامجاً يتألف من تشكيلة التعليمات التالية:

650 ALU operations, 100 stores, 600 loads, 50 branches

وبفرض أن كل تعليمة حسابية يلزمها 1cycle ، كل تعليمة تحميل أو تخزين في الذاكرة يلزمها 5cycle وكل تعليمة

تفرع يلزمها 2cycle، وبفرض أن تردد المعالج 2HZ.

۱- احسب زمن التنفيذ، CPI.

الجواب:

٢- بفرض أمكننا تقليل عدد تعليمات التحميل إلى النصف، احسب التسريع الناتج، ثم احسب CPlnew.

CPUtime = 2125 ns

CPI= 3.03

CPUtime(new) = 1375 ns

Speedup= 1.54

CPI (new) = 2.5

وظيفة: بفرض لدينا المعالجين التاليين P1,P2 ينفذان نفس مجموعة التعليمات، الأول معالج أحادي النبضة Single وظيفة: بفرض لدينا المعالجين التاليين Multi Cycle وفيه CPI=3، ويعملان على ترددات الساعة الواردة بالجدول، المطلوب:

processor	Clock rate (f)	СРІ
P1	1.6 *10 ⁹	?
P2	2.4 *10 ⁹	3

MIPS1 = 1600

P1 > P2

۱- أيهما أعلى بقيمة MIPS؟

٢- بفرض أن عدد التعليمات في البرنامج المنفذ =3200 احسب زمن التنفيذ على المعالجين، واحسب عدد أدوار التنفيذ، وحدد أي المعالجين له الأداء الأعلى؟

الجواب:


```
MIPS2 = 800


CPUtime1 = 2 * 10^{-6} s , CC1 = 3200 cycle

CPUtime2 = 4 * 10^{-6} s , CC2 = 9600 cycle
```

(ALU, Control, Register File, ...)

تنفيذ البرامج:





أنماط التعليمات MIPS: يوجد ٣ أنماط للتعليمات في MIPS: يوجد ٣ أنماط للتعليمات في MIPS

ор	rs	rt	rd	shift	func
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits


ор	rs	rt	immediate
6 bits	5 bits	5 bits	16 bits


ор	immediate (target address)	
6 bits	26 bits	

J target address J-type \triangleright eg. J Label (op = 2) eg. Jal Func (op = 3)

مثال: تنفيذ تعليمة الجمع:







من الذي يحدد نوع العملية المختارة في ALU، وفيما إذا كانت ستفعّل الكتابة على السجلات WR أو على الذاكرة.. إلخ)؟ وحدة التحكم C.U




کیف یتم تصمیم وحدة التحکم C.U ؟ وهل تعتبر دارة ترکیبیة أم تتابعیة؟

[\$10]


WR

ممر المعطيات DataPath أحادي الدورSC، متعدد الأدوار MC، المتوارد PL




: Single Cycle أحادي الدور

كل تعليمة يتم تنفيذها في دور ساعة واحد



: Multi-Cycle متعدد الأدوار

كل تعليمة يتم تنفيذها على عدة مراحل، كل مرحلة تتم في دور ساعة واحد




Pipelined المتوارد

يتم تنفيذ التعليمة على عدة مراحل، مع التداخل بين تنفيذ التعليمات.

تمرين: حدد القيم العددية الموزعة على ممر المعطيات المرفق عند تنفيذ التعليمة التالية بفرض أن المحتوى الابتدائي للسجلات كما يلي: ,5=20, \$2=5, \$2=20

Or \$2, \$3, \$4

Or rd, rs, rt # rd \leftarrow rs OR rt



\$3 =5=0101 \$4=12=1100 -----\$2=1101=13



REFERENCES:

Computer.Organization.and.Design.5th.Edition
Computer Organization and Architecture 10th
Computer Organization & Design Fundamentals

CA2 SLIDES & REFERENCES(.PDF) ON DRIVE

https://drive.google.com/drive/u/0/folders/17Y5tHOraOWW1ge0yktkpuyLdAXT1Tp-a

