
Architecture des Ordinateurs Introduction



L'organe principal d'un ordinateur

Exécuter les instructions


Périphériques


Organes d'entrée-sortie


1. L'historique
L'IDÉE de faire exécuter des calculs par une machine date du XVII esiècle.


Blaise PASCAL

Permettre d'additionner et même soustraire des nombres de 6 chiffres









3. Qu'entend-t-on par architecture?

Organisation de ses différentes unités et de leurs interconnexions

Le choix d'une architecture est toujours le résultat d'un compromis entre:

- > Performances et coûts
- > Efficacité et facilité de construction
- > Performances d'ensemble et facilité de programmation
- > etc ...

Intégration sur une puce de résulte fonctions logiques combinatoires et séquentielle Un microprocesseur est un circuit intégré complexe. capable Interpréter et d'exécuter les

instructions d'un programme

4. Qu'est ce qu'un microprocesseur?

5. Où trouve-t-on des systèmes à microprocesseur?

Les applications des systèmes à microprocesseurs sont multiples et variées :

- ➤ Ordinateur, PDA
- > console de jeux
- > calculatrice
- > télévision
- > téléphone portable
- > distributeur automatique d'argent
- > robotique
- > lecteur carte à puce, code barre
- > automobile
- > instrumentation
- ➤ etc...

Architecture des Ordinateurs Représentation des données

ENSIAS 2013-2014

1. Introduction

Les informations traitées par un ordinateur peuvent être de différents types (texte, nombres, etc.)



Représentées et manipulées par l'ordinateur sous forme binaire.


Le codage d'une Correspondance Représentation externe (habituelle) information


> suite Représentation de interne dans la bits machine

Représentation décimale Représentation binaire Opérations arithmétiques de simple, facile à réaliser hase (addition, multiplication etc.) Faciles à exprimer en base 2 N.B. Lorsqu'un processeur comporte des opérateurs qui ne peuvent effectuer des calculs que sur des nombres d'au plus N bits

2. Représentation des Portes Elémentaires

- ➤ NON (NOT)
- ➤ ET (AND)
- > OU (OR) > NON-ET (NAND)
- > NON-OU (NOR)





3. Représentation des nombres entiers

Deux niveaux de valeur: VDD et VSS 1/0.

• Représentation des nombres en base 2.

3.1 ENTIERS NATURELS

Base décimale

41: 101001 Rase hinaire

3.2. Les nombres négatifs (signés)

✓ Le complément vrai

exemple: 0110 devient 1010 et 0000 devient bien 0000

Admettons que nous ayons des nombres sur 4 bits.

- -0100 représente soit 4, et son complément à 2.
- 1100 représente soit -4.

Le codage sur 8 bits ne permet plus d'obtenir des nombres compris entre 0 et 255 mais entre -128 et +127.

Représente l'intervalle Processeur Complément à 2 fonctionnant avec de valeurs [-2ⁿ⁻¹;2ⁿ⁻¹-1] en utilisant l'intervalle des mots de n bits [0;2n-1] ✓ Les valeurs 0 à 2ⁿ⁻¹-1 sont représentées directement par les entiers 0 à 2ⁿ⁻¹-1 ✓ Les valeurs -2ⁿ⁻¹ à -1 sont représentées par les entiers 2ⁿ⁻¹ à 2ⁿ-1 Avec ce codage, on peut remarquer que X, $-2^{n-1} \le X \le -1$ est codé par 2n+X. Exemple: n=4 bits. 0 1 7 8 9 15 16 17 23 24 31 32

3.4 Représentation biaisée

Appelée aussi « représentation par excès».

Considérer tout nombre binaire codé comme un entier non signé auquel on soustrait une constante, ou biais (bias)

-97 biaisé 127 → -97 + 127 = 30 8 biaisé 127 → 8 + 127 = 135

3.5 Représentation des Nombres Flottants

- On a vu la limitation à ± 32 767 avec 16 bits
- Et si on veut coder des nombres nettement plus grands ?
- On passe aux nombres en virgule flottante
- C'est la notation dite des ingénieurs sur les calculettes 300 000 = 0,3 10⁶

0,3 est la mantisse

6 est *l'exposant*

•Pour des raisons pratiques, la mantisse est normalisée pour être comprise entre 0 et 1

Exemples

65,1234 = 0,651 10² = 0,651 E2 0,00034 = 0,340 10⁻³ = 0,340 E-3 - 512 = - 0,512 10³ = - 0,512 E3

Bien entendu, la chose reste tout à fait possible en base 2.

L'écriture devient alors:

(-1)^{signe} . Mantisse . 2 ^{±Exposant} Codage

Exemple: 11001 = 11001.2° = 1,1001.2⁴ = 1100100000.2⁻⁵

La norme IEEE 745

Sur 32 bits

	·
Exposant	Mantisse
8 bits	23 bits
	•

Exemple 1:

signe exposant mantisse

{ signe : bit a 1 donc le nombre est négatif.

{ exposant biaise vaut 00011110 = 30 donc l'exposant est = 30-127

=-97

{ mantisse : (ne pas oublier le premier 1) vaut :

1+2-2 +2-4 +2-6 +2-8+2-10 +2-12 +2-14 +2-16 +2-18 +2-20 +2-22

= 4/3

Le nombre vaut donc -4/3 $2^{-97} = 4/3 (2^{10})^{-10} 2^3 = 32/3 .10^{-30}$.

Exemple 2:

Opération inverse: trouver la représentation sur 32 bits du réel 278.

Le nombre est positif d'ou 0 comme bit de signe.

On doit trouver l'exposant e tel que:

 $X = m * 2^e \text{ avec } 1 \le m < 2 \text{ D'ou } e = 8 \text{ (car } 2^8 < x < 2^9)$

et donc m = 278/256.

L'exposant est biaisé à 127 d'ou e = 127 + 8 = 135 représentée comme 10000111

Une manière simple de trouver la représentation de m est de voir que $X = 2^8+2^4+2^2+2 = d'ou m = 1.0001011 en base 2$

ce qui donne la représentation du nombre (ne pas oublier que la partie entière de la mantisse est omise) :






Tableau Récapitulatif

e (exposant)	f (mantisse)	représente	
0	0	± 0	
0	≠ 0	± 0,fx2 ⁻¹²⁷ simple Ou ± 0,fx2 ⁻¹⁰²³ double	
0 <e<e<sub>max</e<e<sub>	∀f	± 1,fx2 ^{e-127} simple Ou ± 1,fx2 ^{e-1023} double	
e _{max} (255 ou 2047)	0	±∞	
e _{max} (255 ou 2047)	≠0	NaN (Not a Number)	

Architecture des Ordinateurs Systèmes à Microprocesseur





2. Le microprocesseur

Unité centrale de traitement de données CPU

Un microprocesseur est
l'implantation en un seul boîtier, en technologie LSI ou VLSI

Son principal travail est de fournir aux autres éléments, qui lui sont raccordés, la synchronisation nécessaire et fonctionnelle du traitement des informations qui lui sont acheminées.

2. Unité Arithmétique et Logique (UAL)

V Opérations arithmétiques:

> Addition,

> Soustraction,

> Multiplication par 2,

> Division par 2,

> Changement de signe...)

V Opérations logiques:

> Décalages,

> Rotations,

> Complémentation, "ou" bit à bit, "et" bit à bit, "ou" exclusif...).

√ 80486 (1989):

- > Intègre une mémoire cache de 8 Ko,
- > Permettant d'accroître sa vitesse de traitement,
- > Le 486 est le premier microprocesseur à être équipé de plus d'un million de transistors,
- Le 486 présentait des fréquences 33, 40 et 66 MHz.

✓ Pentium (1993) :


- Deux mémoires cache de 8 Ko, la première pour les instructions, le seconde pour les données,
- L'architecture développé permettant à ce microprocesseur d'exécuter deux instructions simultanément,
- > Le pentium original fonctionnait à la fréquence de 66 MHz.






Traitement des instructions Microprocesseur 8086/8088 Unité d'interfaçage Unité d'exécution UE de bus (UIB) Exécute les Bus du Charge les insrtuctions système instructions Lit les opérandes Ecrit les résultats Deux unités internes distinctes: ✓ Unité d'Interfacage de Bus (UIB): > Récupérer et stocker les informations à traiter, > Etablir les transmissions avec les bus du système. √ Unité d'Exécution (UE): Exécuter les instructions qui lui sont transmises par l'UIB.

N.B. Le microprocesseur pris comme exemple est le 8086/8088.





Mémoire vive

C'est la mémoire de lecture et d'écriture du système ou RAM (Random Access Memory).

N.B. Le contenu de ce type de mémoire est perdu lorsque l'on coupe l'alimentation.

4. Les entrées/sorties

Les entrées/sorties sont nécessaires pour que le microprocesseur communique avec le monde extérieur

5. Les bus de communication

Cette communication est réalisée à l'aide de trois bus qui regroupent les signaux, selon leur fonction.

5.1. Le bus de données

C'est un bus bidirectionnel (de 8 bits pour un 6809) sur lequel transitent les données échangées par les éléments du système.

5.2. Le bus d'adresses

Il s'agit d'un bus unidirectionnel (de 16 bits pour un 6809)

Emane du microprocesseur et se propage vers les dispositifs qu'il peut adresser

Rq L'adresse qu'il porte permet d'atteindre une case mémoire ou un registre spécifique avec laquelle une opération est désirée.

5.3. Le bus de contrôle

C'est un groupe de lignes issues de ou allant vers le microprocesseur et reliant ce dernier à d'autres dispositifs.

Son rôle est de véhiculer les signaux destinés à assurer la synchronisation et la commande de l'ensemble du système.

Exemple

la ligne Reset et R/W (lecture/écriture), les lignes d'interruptions et l'horloge appartiennent à ce bus.

Architecture des Ordinateurs Circuits Pour l'Arithmétique Binaire

ENSIAS 2013-2014


1. Addition entière binaire


Opération très courante dans un microprocesseur


- ✓ Outre dans l'unité arithmétique
- ✓ Incrémenter le compteur de programme
- √ Calculs d'adresses.

Optimisée pour être rapide

Multiples façons de construire des additionneurs efficaces en temps et en nombre de portes logiques utilisées.







Conséquence: Le temps de propagation (ou le retard) est proportionnel à la taille (n) de l'Additionneur Complet.

Par exemple: Un Additionner Complet 8-bits est plus lent par rapport à un Additionner Complet 4-bits, car le temps de la propagation de la Retenue Ci est deux fois plus pour obtenir le résultat final.

Ce type d'Additionneur s'appelle Additionner à Propagation de Retenue. Il existe d'autres types d'additionneur plus rapide...

Amélioration 3: Additionneur par anticipation de retenue Calculer les retenues par un circuit extérieur

C_i la retenue de l'addition des i bits de poids faible de A et B. Pour accélérer le calcul des C_i:

$$C_i = A_i B_i + C_{i-1} (A_i \Theta B_i)$$

 $G_i = A_i B_i \text{ et } P_i = A_i \Theta B_i$

G (pour Generate en anglais)

P (pour Propagate en anglais).

La valeur G_i est la retenue engendrée par l'addition des deux bits A_i et B_i et la valeur de P_i détermine si la retenue de C_i se propage.

 C_{i+1} provient soit :


> Directement de l'addition des bits A_i et B_i


➤ Propagation de la retenue C_i .

$$C_{i+1} = G_i + P_i C_i$$

$$C_{i+1} = G_i + P_i G_{i-1} + P_i P_{i-1} C_{i-1}$$

$$C_{i+1} = G_i + P_i G_{i-1} + P_i P_{i-1} G_{i-2} + P_i P_{i-1} P_{i-2} C_{i-2}$$





2. Soustraction Binaire L'additionneur est capable de traiter des nombres négatifs représentés en complément à deux comme indiqué précédemment. x-y équivaut au calcul de l'expression x + (-y).

3. Multiplication et division binaire

La multiplication et la division entière sont encore plus difficiles à implémenter que l'addition.

Il n'existe pas de bon circuit combinatoire itératif.

La solution consiste à utiliser un circuit séquentiel qui effectue une addition par front d'horloge.

Calcul des indicateurs

Dans tout micro-processeur, il existe des indicateurs ou flags qui sont des registres 1 bit pouvant prendre les valeurs 0 ou 1.

- ✓ Ils sont mis à jour dès qu'un chargement ou une opération logique ou arithmétique est effectuée.
- \checkmark Ces indicateurs peuvent ensuite être testés par les branchement conditionnels.

Les principaux indicateurs N, Z, C et O

✓ Indicateur N (pour Négatif)

- > Il indique si le résultat est négatif.
- > Il est égal au bit de poids fort du résultat (Les entiers sont représentés en compléments à 2).
- ✓ Indicateur Z (pour Zéro)
 - > Il indique si le résultat est égal 0.

✓ Indicateur C (pour Carry)

- Il indique si l'opération a provoqué une retenue.
- > Il est mis à 1 lorsqu'il y a une retenue.
- > Ceci correspond à un débordement pour une addition de nombres non signés.

✓ Indicateur O (pour Overflow)

Lorsque le nombre de bits sur lesquels les nombres sont codés n'est pas suffisant et que le résultat d'une opération n'est pas codable avec le nombre de bits spécifiés

il y a débordement si

les opérandes X et Y sont de même signe, et

sur n+1 bits 22 010110 -22 101010

- comparer le signe des opérandes et le signe du résultat

- s'ils sont différents, il y a débordement

– comparer la retenue entrante dans le bit de poids fort avec la retenue sortante

- si elles sont différentes, il y a débordement

Architecture des Ordinateurs Circuits séquentiels

1. Bascules et bistables

1.1 Bascules:

SR

Problème de synchronisation

JK, D



1.2 Horloge

Une horloge est un signal périodique. Sa fréquence est l'inverse de sa période (ou temps de cycle).



Types de synchronisation:

- > Synchronisation par niveau
- ➤ Synchronisation par front d'impulsion Temps de se stabilisation des blocs de circuits combinatoires



Les "flip-flops" et les "latches " mémoire

L'état et la sortie dépendent de l'histoire de leurs entrées :

- donnée à mémoriser
- ordre de mémorisation

Cet ordre est :


- de type niveau pour le latch,
- de type front pour le flip-flop.
- •Latch : un "latch" (= verrou) est une bascule,
 - sans horloge pour le latch SR (ou RS),
 - ou avec une horloge sensible aux niveaux : latch D;
 - Quelques bascules JK de type "ancien" sont actives
- sur des niveaux et sont en conséquence des latches.

 •Flip-Flop : un flip-flop est une bascule avec horloge
- sensible aux fronts
 •la sortie Q du flip-flop reste constante entre deux
 - $\bullet la$ sortie Q du flip-flop reste constante entre deux fronts d'horloge.

1.3 BISTABLES


Un bistable est la version synchrone d'une bascule.

Bistable D (en anglais : D flip-flop).



2. Circuits séquentiels

2.1 TABLE D'ÉTATS



2.2. Registres

Un registre est un circuit séquentiel à n + 1 entrées et n sorties.



2.3. Registre à décalage

2.3. Compteurs

Diviseur de fréquence, Un compteur est un circuit séquentiel (voir chapitre 9) avec 0 entrée et n sorties.

Ex: Program Counter (PC)

2.4 Multiplication Binaire

Additions successives du multiplicande avec lui même décalé

Résultat codé sur 2n bits pour 2 opérandes sur n bits

Principe

- génération de produits partiels
- addition des produits partiels

L'amélioration d'un multiplieur passe par:

- la réduction du nombre de produits partiels
- l'accélération de l'addition des produits partiels

La multiplication consiste à faire une suite d'additions avec le multiplicande décalé vers la gauche. Cette opération est répétée autant de fois qu'il y a d'éléments binaires dans le multiplicateur.

1101	multiplicande
x 1011	multiplicateur
0001101	
0011010	décalage 1 pas
1101000	décalage 3 pas
10001111	résultat

- √ 1 registre à décalage pour le multiplicande
- √ 1 registre à décalage pour le multiplicateur
- √ 1 registre pour le résultat
- √ 1 additionneur
- √ 1 compteur pour le nombre de pas de décalage


2.4.1 Multiplication séquentielle

A × B sur n bits non signée

- un registre A contient A = $a_{n-1} \dots a_1 a_0$
- un registre B contient B = $b_{n-1} \dots b_1 b_0$
- un registre P contient les produits partiels

le résultat

- P contiendra les bits de poids fort
- A contiendra les bits de poids faibles



algorithme


1. P ← 0


2. faire n fois


(a) si le chiffre de poids faible de A est 1 alors $P \leftarrow P + B$


(b) décalage des registres P et A vers la droite

- le bit de poids fort de P reçoit la retenue sortante
- le bit de poids faible de P est transféré dans le bit de poids fort de A
- l'ancien bit de poids faible de A est perdu









2.4.2 Exercice

Donner le schéma réalisant la multiplication par des circuits combinatoirees

Utiliser un circuit pour chaque élément x_iy_i

Chaque élément x_iy_j:

— multiplie xi par y_j (x_i · y_j)

— additionne la somme partielle provenant de x_{i+1}y_{j-1}

— tient compte de la retenue provenant de x_{i-1}y_j


— envoie la retenue à x_{i+1}y_j


— envoie la somme à x_{i-1}y_{j+1}

(r,S) = X × Y + K + M

S est la somme

r est la retenue sortante





Architecture des Ordinateurs Logique à trois états

Von Neumann Model

MEMORY

MAR MDR

OUTPUT

Keyboard
Monitor
PROCESSING UNIT
LED
Disk

Control UNIT
LED
Disk

Cont

2.1 Interrupteur

N'importe quel circuit peut exister en version à trois états

2.2 Pilote de bus unidirectionnel


Copie simplement ses entrées sur ses sorties, mais qui a une entrée enable


Pilote de bus (en anglais : bus driver).

2.3 Pilote de bus bidirectionnel

Version pour des signaux bidirectionnels


Architecture des Ordinateurs Mémoires ENSIAS 2013-2014








Architecture des Ordinateurs Mémoires Vives


1. Introduction: Mémoires vives Mémoires à lecture et écriture Accès aléatoire (RAM : Random Acces Memory) Temps d'accès à l'information est indépendant de sa place en mémoire. L'information élémentaire, ou bit (binary digit), est mémorisée dans une cellule ou point mémoire. Ces cellules sont groupées en mots de n bits, c'est-à-dire que les n bits sont traités (écrits ou lus) simultanément. On ne peut pas modifier un seul bit!!!







































Analyse de la RAM 256K x 8 > Une mémoire de 256Ko, réalisé à partir de 64Ko Quand les deux bits d'adressage de poids fort les plus significatifs de l'adresse sont 00, la RAM est 64K × 8 choisi . Il tient des données pour ADRS DATA CS WR les premières adresses de 64Ko. > On passe à la RAM suivante en haut quand l'adresse commence 64K x 8 par 01. Il tient des données pour les deuxièmes adresses de 64Ko. > La troisième RAM est choisi par 10. ADRS DATA CS > La dernière RAM contient les données des adresses de 64Ko finales.



Réaliser une large mémoire

Une mémoire 64K x 16 RAM, réalisée à partir de deux mémoire 64K x 8.

Le circuit à gauche contient les 8 bits de données du poids fort.

Le circuit à droite contient les 8 bits de données de poids faible.

DATA

ADRS

ADRS

ADRS

ADRS

CS

CS

CS

WR

DATA

OUT

DATA

OUT

DATA

OUT

Réaliser une large mémoire

Une mémoire 64K x 16 RAM, réalisée à partir de deux mémoire 64K x 8.

Le circuit à gauche contient les 8 bits de données du poids fort.


Le circuit à droite contient les 8 bits de données de poids faible.


DATA

ADRS

OUT


100





3.6.2 RAM dynamiques (DRAM)

- > Elément de mémorisation est constitué par un condensateur et un transistor à effet de champ
- > Le transistor joue le rôle d'un interrupteur commandé.
- > L'information est mémorisée sous la forme d'une charge électrique stockée dans le condensateur



La technique DRAM permet :

ightarrow une plus grande densité d'intégration (environ deux à quatre fois moins de place que dans une mémoire statique.

Par contre:

- > Courants de fuite le condensateur a tendance à se décharger.
- > RAM dynamiques doivent être rafraîchies régulièrement pour entretenir la mémorisation
- > Lire l'information avant qu'elle n'ait totalement disparu et de la recharger
- > la lecture étant destructive (nécessaire de restaurer la charge électrique à la fin de l'opération)

104

Conséquences du rafraîchissement :

- > Tout d'abord il complique la gestion des mémoires dynamiques la durée de ces actions augmente le temps d'accès aux informations.
- > Le temps d'attente des données est variable selon que la lecture est interrompue ou non par des opérations de rafraîchissement et la quantité de cellules à restaurer.
- > Placer dans le cas le plus défavorable pour déterminer le temps d'accès à utiliser en pratique.

Récapitulatifs:

Les mémoires dynamiques:

- > Grande densité d'information,
- > Coût par bit plus faible,
- > Utilisées pour la mémoire centrale

Les mémoires statiques:

> Plus rapides, sont utilisées pour les caches et les registres.

105

3.7 Le rafraîchissement des mémoires dynamiques

- > Capacité se décharge naturellement
- > Se décharge lors d'un cycle de lecture

Constamment les recharger (rafraîchir)

3.8 Rapidité des mémoires

- √ Temps d'accès
- √ Temps de cycle de lecture.

Vitesse de fonctionnement des processeurs
Vitesse d'accès des mémoires

3.9 Mémoire asynchrone

Le processeur ne peut pas engager un nouvel accès tant que l'accès précédent n'est pas achevé.

- √ L'intervalle de temps entre deux accès mémoire consécutif n'est pas régulier.
- ✓ Le processeur ne sait donc pas quand l'information qu'il attend est disponible et doit attendre (wait-state) que la mémoire lui transmette les données.

Exemple mémoire asynchrone

- > FPM (Fast Page Mode): a été utilisée principalement sur les machines équipées d'un processeur < à 486 Mhz.
- ➤ EDO (Extended Data Out) : Elle a été une amélioration de la FPM. Elle a été utilisée pour des fréquences de bus à 66 Mhz.

3.10 Mémoire synchrone

Le processeur peut engager des accès consécutifs si l'accès précédent n'est pas achevé.

la cadence de sortie des informations est régulière, on évite ainsi les états d'attente (wait state) du processeur.

Fonctionnement synchrone c-à-d un signal d'horloge

- > Mémoires dynamiques synchrones (SDRAM)
- ➤ Mémoires statiques synchrones (SSRAM)

Parmi les bornes de la mémoire, nous retrouvons un signal d'horloge sur lequel les différents accès à la mémoire seront synchronisés.

Plus on cherche à obtenir une grande quantité d'informations rapidement et plus on risque de rencontrer une erreur.

Les Timings: Les timings sont des "délais de sécurité" destinés à éviter les erreurs au cours d'une opération de lecture ou d'écriture...

- > Accès au mémoire se fait suivant plusieurs étapes
- > Chacune de ces étapes nécessitant un temps
- > II y a plusieurs étapes et donc plusieurs temps
- √ Cycle time : délai pour un nouveau cycle d'accès.

✓ Le RAS (Row Address Strobe) : c'est le temps nécessaire pour sélectionner une ligne.




√Le RAS to CAS (Column Address Strobe): c'est le temps nécessaire pour passer du mode de sélection de lignes au mode de sélection de colonnes.

✓Le CAS : c'est le temps nécessaire pour sélectionner une colonne

Timings mémoire: les timings dans l'ordre suivant :

- & CAS
- * RAS to CAS
- ❖ RAS
- Cycle time



3.11 Performance

Le temps passé à attendre une réponse de la mémoire (attente mémoire) a un impact fondamental sur le temps d'exécution d'un programme:

Temps d'exécution = (Nbre cycles d'exécution + Nbre cycles d'attente mémoire) * Temps de cycle

La pénalité d'accès est le temps (nombre des cycles) nécessaire pour transférer une donnée de la mémoire au processeur.

Le cache est un moyen de réduire la pénalité d'accès.

112


3.12 Type de DRAM:

DR-SDRAM (Direct Rambus DRAM)

Permet de transférer les données sur un bus de 16 bits de largeur à une cadence de 800Mhz, ce qui lui confère une bande passante de 1,6 Go/s.

DDR-SDRAM (Double Data Rate SDRAM)

- ➤ Une mémoire basée sur la technologie SDRAM
- > Permet de doubler le taux de transfert de la SDRAM à fréquence égale.
- Les mémoires DRAM standard utilisent une méthode appelé SDR (Single Data Rate) consistant à lire ou à écrire une donnée à chaque front montant.
- La DDR permet de doubler la fréquence des lectures/écritures, avec une horloge cadencée à la même fréquence, en envoyant les données à chaque front montant, ainsi qu'à chaque front descendant.



DDR2-SDRAM

- Permet d'atteindre des débits deux fois plus élevés que la DDR à fréquence externe égale.
- > On parle de QDR (Quadruple Data Rate ou quad-pumped)
- La mémoire DDR2 utilise deux canaux séparés pour la lecture et pour l'écriture.



La DDR2 possède également un plus grand nombre de connecteurs que la DDR classique (240 pour la DDR2 contre 184 pour la DDR).

DDR3-SDRAM

- > Le DDR3 SDRAM améliore les performances par rapport au DDR2, mais surtout diminue la consommation électrique
- > En effet, celle-ci est de 40 % inférieure, en particulier grâce à une baisse du voltage utilisé, une finesse de gravure

116

3.12 RAM à usage spécifique:

Mémoire graphique

- > Utiliser sur les cartes graphiques.
- Elle ne se présente pas sous la formes de barrettes à insérer, mais en circuits intégrés directement soudés à la carte graphique.
- > La mémoire graphique doit obligatoirement permettre la lecture et l'écriture simultanées
- La mémoire graphique reçoit les informations à stocker du processeur graphiques.

117

- ≻La mémoire VRAM (video RAM)
 - √ Conçue pour être utilisée sur les cartes graphiques.
 - √ Plus rapide que la mémoire DRAM classique, sa fréquence atteint 80 MHz et son temps d'accès est de 20 à 25 ns.
- ► La mémoire WRAM
 - √ Amélioration de la VRAM.
 - √ La bande passante est améliorée de 25%.
- ≻La mémoire SGRAM ("Synchronous Graphic RAM")
 - \checkmark Adaptation de la SDRAM à un usage graphique.
 - ✓ Elle ne permet pas la lecture et l'écriture simultanées. En revanche, elle permet la récupération et modification de données par blocs entiers (mode "rafales").

118


3.13 Correction d'erreurs de la mémoire vive

- Des mécanismes permettant de pallier les erreurs afin de garantir l'intégrité des données qu'elles contiennent.
- Ce type de mémoire est généralement utilisé sur des systèmes travaillant sur des données critiques
- C'est la raison pour laquelle on trouve ce type de mémoire dans les serveurs.

Bit de parité

- Les barrettes avec bit de parité permettent de s'assurer que les données contenues dans la mémoire sont bien celles que l'on désire.
- Pour ce faire, un des bits de chaque octet stocké en mémoire sert à conserver la somme des bits de données.
- > Le bit de parité vaut 0 lorsque la somme des bits de données est impaire et 1 dans le cas contraire.
- ➤ De cette façon les barrettes avec bit de parité permettent de vérifier l'intégrité des données mais ne permettent pas de corriger les erreurs.
- De plus pour 8 Mo de mémoire, seulement 7 serviront à stocker des données, dans la mesure où le dernier mégaoctet conservera les bits de parité.

Circuit de génération ou de vérification de parité d'un mot binaire de 4 bits



Barrettes ECC

- Les barrettes de mémoire ECC (Error Correction Coding) sont des mémoires possédant plusieurs bits dédiés à la correction d'erreur (on les appelle ainsi bits de contrôle).
- Ces barrettes, utilisées principalement dans les serveurs, permettent de détecter les erreurs et de les corriger.

122

Barrettes avec registre ou tampon (registered ou buffered)

- Ces barrettes ont un registre entre les puces de DRAM et le contrôleur mémoire du système (dans le chipset ou dans le processeur).
- Ce registre retient les données pendant un cycle d'horloge avant qu'elles ne soient envoyées vers le contrôleur mémoire.
- Ce processus augmente la fiabilité du transfert de données, au détriment du temps de traitement, en retard d'un cycle d'horloge par rapport à de la mémoire sans registre.
- Ces modules de mémoire avec registre ne sont généralement utilisés que dans les serveurs.

23

NV-RAM → Non Volatile RAM.

SRAMs et DRAMs sont des RAM volatiles. NV-RAMs ne le sont pas (comme ROM) et la CPU peut y écrire et lire (comme S/D RAM).

NV-RAMs consomment moins de puissance puisqu'elles utilisent les mêmes CMOScellules des SRAMs.

NV-RAMs utilisent des batteries internes (Lithium) comme source d'énergie.

NV-RAMs utilisent un circuit de contrôle intelligent qui permet de connecter VCC aux batteries en cas
Ou l'alimentation extérieure cesse pour la remplacer par celle des batteries

→ Prix/Cellule des NV-RAMs est extrêmement plus cher comparé aux autres RAMs.

A noter que le maintien de l'énergie peut durer 10 ans après l'extinction de l'alimentation extérieure.

12

Architecture des Ordinateurs Mémoires Mortes

1. Différents types de PROM

1.1 ROM:

- > Ces mémoires ont été écrites une fois par le fabricant.
- On peut lire les informations contenues mais on ne peut les modifier.
- 1.2 PROM (Programmable ROM):

FPROM (Fuse PROM)

- > Ces mémoires sont livrées non enregistrées par le fabricant.
- > Une fois programmées, on ne peut plus modifier leur contenu.

OTP (One Time Prom)

>On ne peut les programmer qu'une seule fois.

EPROM (Erasable PROM)

- Ces mémoires possèdent les avantages de la PROM avec un plus qui est l'effacement des données par
- > L'utilisateur et la possibilité de reprogrammer.

2. Différents types d'EPROM

UVPROM (ou EPROM)

- > Effaçable aux UV (10 à 20 minutes d'exposition).
- > Effacement total de la mémoire.
- > Programmation par tension de 25V.

127

EEPROM (Electricaly EPROM)

- > Effaçable et programmable électriquement.
- > Effacement adresse par adresse.
- > Coût de fabrication élevé.

EPROM FLASH

- > Effaçable électriquement.
- > Effacement total de la mémoire.
- ➤ Plus rapide et moins cher que l'EEPROM.

128

3. Application des mémoires

> Les applications sont nombreuses.

Citons les cartes à puce, les calculatrices...

> Les mémoires sont utilisées en association avec les circuits de traitement numérique :

microprocesseur ou microcontrôleur.

129

Architecture des Ordinateurs Le premier ordinateur

130

1. Éléments de base


Nous présentons ici les éléments de base nécessaires à la construction de tout ordinateur.


1.1 Compteur


- > Compteur avec mise à zéro
- ➤ Registre compteur
- > Registre compteur avec mise à zéro
- Registre compteur avec mise à zéro et incrémentation


1.2 Micro-Mémoire


1.3 Décodeur d'instructions














La notion de programme Un programme qui réalise une fonction particulière comprend : > Une suite d'instructions. > Chaque instruction est constituée de plusieurs microinstructions. > Chaque micro-instruction génère plusieurs microcommandes destinées à aiguiller correctement les informations.

Dans l'exemple du ou exclusif, le programme comprend une instruction constituée de 5 micro-instructions ou phases. Chaque phase génère des micro-commandes qui, au travers des 12 fils, aiguillent correctement les informations.

Remarques:

- > les phases sont commandées par une logique séquentielle synchrone.
- > Les micro-instructions sont stockées sous forme de mots dans une mémoire.

139

1.4 Le microprocesseur

le microprocesseur:

- ➤ Noté aussi M.P.U. (Microprocessor unit) ou encore C.P.U. (Central Processing Unit)
- ➤ Circuit intégré complexe appartenant à la famille des VLSI (Very large scale intégration)
- > Capable d'effectuer séquentiellement et automatiquement des suites d'opérations élémentaires.

140

Ce circuit remplit deux fonctions essentielles:

le traitement des données:

- > Cette fonction est dédiée à l'U.A.L.
- > Elle concerne la manipulation des données sous formes de transfert, opérations arithmétiques, opérations logiques....

le contrôle du système:

Cette fonction se traduit par des opérations de décodage et d'exécution des ordres exprimés sous forme d'instruction.

141

Puissance d'un microprocesseur

La notion de puissance est la capacité de traiter un grand nombre d'opérations par seconde sur de grands nombres et en grande quantité.

Ila puissance se joue donc sur les trois critères suivants:

- La longueur des mots : données et instructions (on parle de largeur du bus des données).
- > Le nombre d'octets que le microprocesseur peut adresser (on parle de largeur du bus des adresses).
- La vitesse d'exécution des instructions liée à la fréquence de fonctionnement de l'horloge de synchronisation exprimée en MHZ.
- > l'aspect dimensionnel renseigne assez bien de la puissance du composant.

142

Eléments d'un microprocesseur


On distingue 3 éléments logiques principaux :


- Une Unité Arithmétique et Logique (U.A.L.)
- > Un Accumulateur.


et


- > Des registres que l'on nomme couramment :
 - ✓ Le Compteur d'Instructions (C.I.)
 - ✓Le Registre d'état
 - ✓ Le Registre d'Instructions (R.I.)
 - √Le Registre d'Adresses (R.A.)
 - ✓ Le Registre temporaire des données de base

Machine complète Mémoire ALU hrePériph - clavie additionner - 163 écrirePériph - écr registre adresse accumulateu registre mot registre compteur ordinal registre de registre instruction d'échange horloge lecteur Unité de E/S commande











Il en est de même pour les déplacements et transferts des données d'un endroit à un autre comme :


> de mémoire à mémoire.
> de mémoire à unités d'entrée-sortie (I/O).


Cette action se fait en deux temps :

Source vers Accumulateur et ensuite Accumulateur vers destination.









Contenu de la micro-Mémoire:

La largeur de la mémoire est de 15 bits, un bit par MOP

Nous allons organiser le contenu de la micro-mémoire de telle sorte que l'adresse numéro 0 contienne toujours le début d'un micro-Programme.

- > Chargement et décodage d'une instruction
- > Micro-programme pour les instructions
- > Micro-programmes pour les instructions arithmétiques

154

Chargement et décodage des instructions

Une instruction en mémoire centrale commence toujours par un code d'instruction sur un octet suivi éventuellement d'arguments.

Le chargement et le décodage du code d'une instruction est une opération relativement simple qui ne nécessite qu'un seul cycle d'horloge.

>Il faut mettre le contenu de PC sur le bus d'adresse en utilisant MOP5.

➤ La mémoire centrale doit être lue à l'aide de MOP3.

Le contenu de la mémoire centrale à l'adresse indiquée par PC sera automatiquement traduit par le décodeur d'instructions en une adresse qui indique le début du micro-programme réalisant l'instruction.

Cette adresse est chargée dans micro-PC à l'aide de MOP2.

Finalement, par convention, nous allons incrémenter PC pour que l'instruction puisse charger ses arguments (qui suivent le code de l'instruction en mémoire centrale).

Le micro-programme entier pour le chargement et le décodage d'une instruction :

Adresse	Contenu	Opération
000000	011010100000000	fetch

Les MOP 2, 3, 5 et 7 valent 1 et toutes les autres valent 0.

Micro-programme pour l'instruction NOP

Utilisée pour des raisons d'alignement, ou pour une modification temporaire d'un programme.

En fait, le micro-programme de cette instruction sera terminé par une valeur de 1 pour MOP1 afin de garantir le bon chargement de l'instruction suivante.

Adresse		Opération
000000	011010100000000	fetch
000001	1000000000000000	NOP

157

Micro-programme pour l'instruction LDIMM (load immediate)

- ✓ Pour adresser la mémoire à partir de PC, nous utilisons MOP5.

 ✓ De plus il nous faut MOP3 nour la lecture de la mémoire
- ✓ De plus, il nous faut MOP3 pour la lecture de la mémoire centrale.
- \checkmark ainsi que MOP11 pour stocker la valeur lue dans R0.
- √ Par convention, nous allons aussi incrémenter PC pour qu'il contienne le code de l'instruction suivante.
- √ Afin de pouvoir charger l'instruction suivante, nous mettons MOP1 à 1 comme dans le cas de l'instruction NOP.

Voici donc le contenu de la micro-mémoire :

Adresse		Opération
000000	011010100000000	fetch
000001	1000000000000000	NOP
000010	101010100010000	LDIMM

158

Micro-programme pour l'instruction LDm: Sur 2 cycles

≥ 1er cycle

- ✓ Utiliser l'adresse contenue dans PC pour adresser la mémoire (MOP 5 et 3)
- √ Charger la valeur se trouvant à cette adresse de la mémoire dans le registre d'adresse à l'aide de MOP9.
- ✓ Simultanément, incrémenter PC (MOP7).

≥ 2^{eme} cycle

- ✓ Utiliser le contenu du registre d'adresse pour adresser la mémoire centrale (MOP 10 et 3)
- ✓ Charger le contenu dans R0 (MOP11)
- \checkmark Afin de pouvoir charger l'instruction suivante, nous mettons MOP1 à 1.

Adresse	Contenu	Opération
000000	011010100000000	fetch
000001	1000000000000000	NOP
000010	101010100010000	LDIMM
000011	001010101000000	LD
000100	101000000110000	LD

160

2.2 Contenu de la micro-Mémoire

- > Chargement et décodage d'une instruction
- ➤ Micro-programme pour les instructions
- > Micro-programmes pour les instructions arithmétiques


2.3 Récapitulatif


Exécuter un programme simple:


- Opérations de transfert de données entre la mémoire et les registres
- > Opérations arithmétiques
- Opération pour modifier le contenu du compteur ordinal permettant ainsi des boucles.


3. Extensions du premier ordinateur


3.1 Sauts conditionnels














3.5 Récapitulatif

Afin d'être réellement utilisable, notre ordinateur doit être doté d'instructions supplémentaires, en particulier pour réaliser des sauts conditionnels, l'appel à des sousprogrammes, etc.

La structure de base de l'ordinateur permet d'ajouter facilement les circuits nécessaires pour ces extensions.







Architecture des Ordinateurs Périphériques, bus, et entréessorties

Les périphériques

Dispositifs matériels permettant d'assurer les échanges d'informations en entrée et en sortie entre l'ordinateur et l'extérieur ou de stocker de manière permanente des informations

- ✓ Clavier
- ✓ Imprimantes ✓ Écrans, ...

Gestion des entrées-sorties

Trois méthodes de gestion des entrées/sorties

- ✓ La scrutation ou spolling
- √ Les entrées-sorties pilotées par les interruptions
- ✓ L'utilisation d'un dispositif permettant des accès directs à la

Voir Chapitre « Méthodes de transfert d'informations »


Définition

Les bus sont des systèmes de câblage qui permettent la transmission d'information entre les composants d'un ordinateur (processeur, mémoire, carte graphique, ...).

Définition : chemin partagé entre plusieurs unités

- ➤ Utilisation de la logique à trois états
- ➤ Gagner beaucoup d'espace sur la puce
- > Diminuer la distance parcourue par un signal.
- ➤Un fil, ou une collection de fils pour un signal.

Un seul équipement transmet à un instant donné



Le CHIPSET


L'élément chargé d'aiguiller les informations entre les différents bus de l'ordinateur afin de permettre à tous les éléments constitutifs de l'ordinateur de communiquer entre eux.

Dans les systèmes microprocesseurs de base:

- ➤ le processeur est directement relié à la mémoire RAM et aux périphériques d'entrée sortie.
- > Les vitesses externes des processeurs sont nettement plus rapides que ces périphériques.
- ➤ En plus, les vitesses de FSB (Front Side Bus) augmentent régulièrement: impossible de synchroniser la Ram et les périphériques qui ont des vitesses plus faible.

Ces deux bus étaient reliés par un composant nommé le chipset, chargé de faire la liaison et de transmettre les données d'un bus à l'autre.

175



Front side bus

Le bus qui relie le processeur au chipset. Plus celui-ci est rapide, moins le processeur a de risque d'être ralenti par la mémoire et les opérations de communications avec le chipset.

FSB, est cadencé à une fréquence qui est considéré comme l'horloge de base, de laquelle toutes les autres fréquences découlent. Ainsi, la fréquence du processeur est un multiple de la fréquence du FSB.

Sur certaines cartes mères, il est possible de modifier la fréquence du FSB et/ou les coefficients multiplicateurs : on peut ainsi faire varier la fréquence de notre processeur ou de notre mémoire.

Certains préfèrent l'augmenter pour avoir un processeur ou une mémoire plus rapide, et font ce qu'on appelle de l'overcloking (surfréquenceage en français).

Récemment, le FSB a subit quelques évolutions. Sur les cartes mères récentes, le northbridge est en effet intégré au processeur.

Les différents types de bus

| Continue prepare | Cont

3. Les différents types de bus

Le bus système (ou bus processeur):

- canal de communication entre le microprocesseur et les autres composants.
- · bus le plus rapide du système.

Le bus mémoire:

 il assure le transfert des données entre le microprocesseur et la mémoire vive (RAM).

3.1 Le bus d'adresses et le bus de commandes:

Il sont des sous-ensembles des bus système et bus mémoire.

- ✓ le bus d'adresses indique l'adresse mémoire ou l'adresse d'un autre bus utilisée lors d'un transfert de données.
- le bus de commandes véhicule tous les signaux utilisés pour synchroniser les différentes activités qui se déroulent dans les unités fonctionnelles de l'ordinateur.

3.2 Les bus E/S


Il assurent la transmission des données à traiter entre les différents éléments de l'ordinateur.

- ✓ les bus E/S de périphériques, à travers lequel les périphériques se parlent entre eux et avec l'ordinateur.
- ✓ les bus E/S d'expansion, permettent l'ajout de cartes d'extensions dans l'ordinateur pour obtenir de nouvelles fonctionnalités.

3.3 Caractéristique d'un bus

- Largeur: le bus comporte un nombre de lignes parallèles, chacune d'entreelles laissant passer un seul bit à la fois. Un bus comportant 32 lignes est un bus 32 bits
- Fréquence: exprimée en mégahertz (MHz), correspond au nombre de fois que le bus est accédé par seconde.
- Bande passante: on détermine la bande passante maximale d'un bus à partir de la valeur des deux caractéristiques précédentes. Si un bus 16 bits évolue à une fréquence de 8 MHz (1 Hertz = 1 impulsions/s), on peut estimer sa bande passante théorique maximale à : 8 x 16 = 128 Mbits/s = 16 Mo/s (1 octet équivaut à 8 bits).

181




4.1 Les bus E/S d'expansions


- > Le bus ISA (Industry Standard Architecture)
- ➤ Le bus MCA (Micro Channel Architecture)
- > Le bus EISA (Extended Industry Standard Architecture)


4.2 Le bus local


- > Le bus VLB (VESA Local Bus)
- ➤ Le bus PCI (Peripheral Component Interconnect)
- ➤ Bus PCI-X: PCI eXtension
- ➤ Le bus AGP: (Accelerated Graphics Port)

...











1. Les bus E/S Périphériques


> Le bus USB (Universal Serial Bus)


> Le bus SCSI (Small Computer System Interface)


> Le bus IEEE-1394 (FireWire)


> Le bus IEEE-1394b

> Le bus PC-Card (PCMCIA)









2. Gestion des Périphériques

Bus périphériques

- Inconvénients des bus parallèles
 - Câbles plus gros et plus chers
 - Connecteurs plus gros et plus chers
 - Dispersions de propagation des signaux
 - Limitation en fréquence
- Diminution de taille des équipements