# **HSP** Projektbericht

Philipp Eidenschink, Florian Laufenböck, Tobias Schwindl Matrikelnummern: 3080919, 2894759, 3080498

20. April 2017

## Inhaltsverzeichnis

1	Einl	eitung		5
	1.1	Lesehi	nweise	5
	1.2	Einges	etzte Tools	7
		1.2.1	FPGA Entwicklung	7
			1.2.1.1 Quartus	7
			1.2.1.2 Qsys	7
			1.2.1.3 Quartus Programmer	8
		1.2.2	Eclipse NIOS2 - Beschränkungen, besondere Einstellungen	8
2	Hard	dware		10
	2.1	Schalt	plan	10
	2.2	FPGA	Design	10
	2.3	IP-Cor	res	12
	2.4	Addres	ss-Map	17
	2.5	Eigene	entwickelte IP-Cores	17
		2.5.1	Der PWM-Generator	17
		2.5.2	Der Rotary Encoder	17
3	Soft	ware		21
	3.1	HQ		21
		3.1.1	Funktionalitäten	21
		3.1.2	Umsetzung	22
	3.2	ARM.		23
		3.2.1	Mailbox Kommunikation ARM $\leftrightarrow$ NIOS2	23
		3.2.2	HPS Startvorgang und Software	24
			3.2.2.1 Bootloader	25
			3.2.2.2 Linux Device Tree	25
			3.2.2.3 Betriebssystem	27
			3.2.2.4 Kommunikationsgateway	28
		3.2.3	Empfohlener Buildvorgang und Abweichungen zum Tutorial	29
		3.2.4	FPGA Programmierung	30
		3.2.5	Applikationsstart	30
		3.2.6	Beenden der Applikation	32
	3.3		roller - NIOS2	32
	-	3.3.1	Operating System - FreeRTOS	32
			3.3.1.1 Tasks	33
			3 3 1 2 RTOS Config	35

#### Inhaltsverzeichnis

	3.3.2	NIOS2 -	Treiber / Hardware Abstraction	36
		3.3.2.1	Display	36
		3.3.2.2	Motor	36
		3.3.2.3	Lenkung	36
		3.3.2.4	MPU6050	36
		3.3.2.5	Ultraschall	37
4	Hilfreiche	Verweise		38
5	Probleme	und zukü	nftige Arbeitspakete	39
	5.1 Aktue	elle Proble	eme	39
	5.1.1	Spannur	ngs- und Stromversorgung	39
	5.1.2	Motortr	eiber	40
	5.1.3	Sporadis	sche Fehler in der Nachrichtenübertragung	40
	5.2 Mögli	che Arbei	tspakete	40
6	Zusammer	ıfassung		42
Αŀ	bildungsver	zeichnis		43
Αŀ	okürzungsve	rzeichnis		44
Lit	eraturverze	ichnis		45

# Todo list

## 1 Einleitung

Dieser Projektbericht beschreibt die Tätigkeiten der Autoren im Laufe des  ${\rm HSP^1}$  im Wintersemester 2016/2017. Diese beinhalten im wesentlichen die Ersetzung der kompletten Hardwarearchitektur des ALF und dessen Raspberry Pi auf eine neuere, verbesserste Hardwarearchitektur, um mehr Leistungsreserven zu besitzen.

#### Motivation für das Ersetzen des Raspberry Pi

- Leistungsreserven: Da die alte Hardwareplattform des Raspberry Pi keine ausreichende Performace für zusätzliche Anwendungen, wie zum Beispiel SLAM Algorithmen, besitzt, wurde die Entscheidung getroffen, eine komplett neue Hardware zu erstellen.
- Um eine möglichst hohe Flexibilität zu erreichen, wurde dabei auf ein FPGA gesetzt. Somit ist es einfach möglich neue Anwendungen hinzuzufügen oder bestehende Anwendungen zu erweitern.

#### 1.1 Lesehinweise

Dieses Dokument ist in mehrere Kapitel gegliedert. Bevor dieses Dokument gelesen und verstanden werden kann folgen hier einige Lesehinweise:

- Coderepository Der gesamte Code und alle relevante Dokumenation zu dem Projekt befindet sich aktuell auf Github. Der Link zum aktuellen Stand ist https://github.com/Alabamajack/Garfield.
- Weitere Dateien Leider beschränkt Github die maximale Dateigröße auf 100MB.
   Aus diesem Grund liegen Dateien, die größer als 100MB sind, auf dem Laborlaufwerk unter dem Verzeichnis. Diese Daten werden im Dokument extra gennant.
- Pfade Alle Dateipfade, die im Dokument genannt werden und für die keine weiteren Informationen angegeben sind, beziehen sich auf das root-Verzeichnis des Coderepositories. Weitere Pfade die verwendet werden sind:
  - Pfad im Linux Kernel: Diese Pfade sind absolute Pfade innerhalb einer bestimmten Version des Linux Kernels (nur Releases, keine Pre-Releases etc.). Solche Pfade haben den Prefix LINUX\_VX.X wobei X.X die Version des Linux Kernel bezeichnet, der verwendet wurde.

<sup>&</sup>lt;sup>1</sup>Hauptseminar Projektstudium

### 1 Einleitung

1 Emilienting
<ul> <li>Pfade auf dem HPS<sup>2</sup> System - Dies sind Linux Distributionspfade. Alle verwendeten Pfade haben als root-Verzeichnis das home-Verzeichnis des Standardbenutzers ubuntu. Als Prefix dafür wird HPS genannt. Sollte ein übergeordneter Pfad zum home-Verzeichnis bezeichnet werden ist der Prefix HPS_boot.</li> </ul>

<sup>2</sup>Hard Processor System

### 1.2 Eingesetzte Tools

Im folgenden Abschnitt soll ein kurzer Überblick über die verschiedenen eingesetzten Tools gegeben werden. Diese Beschreibung ist nicht vollständig da Grundkentnisse (wie kompilieren eines Linux Kernels aus den Sourcen) vorausgesetzt werden.

#### 1.2.1 FPGA Entwicklung

#### 1.2.1.1 Quartus

Das Tool Quartus bildet die Grundlage um für Altera (bzw. inzwischen Intel) FPGAs<sup>3</sup> entwickeln zu können. Im Prinzip ist es eine Sammlung von verschiedenen Tools, die über eine GUI gesteuert werden. Alle relevanten Prozesse (Building, Generieren von IP-Cores, Systemanalyze etc.) sind auch (u.U. sogar mächtiger) als Kommandozeilentools verfügbar. Das vollständige Handbuch ist unter Quartus Handbuch zu finden (Achtung: 1939 Seiten!, und das ist nur der erste Teil). Als Überblick und um mit dem Garfield Projekt zu starten gibt es einige nützliche Links und Tutorials wie z.B. Altera University Programm - Start. Eine weitere, sehr empfehlenswerte Anlaufstelle bei Problemen oder auf der Suche nach Application Notes, Tutorials, HowTos und auch Vorträgen ist rocketboards.org. Dabei handelt es sich um die offizielle Open-Source Sammlung rund um Intel FPGAs.

Die OTH hat eine Reihe von Lizenzen für die gesamte Altera Toolchain (Quartus, SoC EDS, IP-Cores etc.). Wird das Garfield Projekt mit der unlenzierten Version syntethisiert, kompiliert Quartus automatisch einen "Ablaufzeitstempel" mit ins Design. Der NIOS2 Prozessor und einige IP<sup>4</sup>-Cores sind damit nur ca. 30 Minuten lauffähig! Die Lizenzen verwaltet Herr Altmann. Dieser hat auch mind. einen WLAN-USB Stick an dessen MAC-Addresse die Lizenz gebunden ist. Es ist nicht empfehlenswert die Lizenz an eine feste MAC-Addresse eines privaten PCs zu binden, da diese Lizenz dann für andere Studenten verbraucht wäre. Die Installation von Quartus sollte im Hochschulnetz erfolgen da die Downloadgröße ca. 20GB beträgt.

#### 1.2.1.2 Qsys

Bei QSYS handelt es sich um Intels System Integrations Tool. Es ist eine sehr abstrakte Variante sich ein komplettes FPGA System zusammenzuklicken und automatisch jegliche Hardwarebeschreibungen, evtl. notwendige Treiber für den NIOS2 etc. zu generieren. Nach der Generierung entsteht ein großer IP-Core, der abschließend in die eigene Pinbeschreibung eingebettett werden muss. Auch für dieses Tool kann am besten wieder auf ein Tutorial QSYS Tutorial oder auf rocketboards.org hingewiesen werden. Da das Garfield Projekt auch zwei selbstgeschriebenen Hardwarekomponenten beinhaltet, müssen die Pfade für diese QSYS bekanntgemacht werden. Dies ist nicht nur notwendig für die

 $<sup>^3</sup>$ Field Programmable Gate Arrays

<sup>&</sup>lt;sup>4</sup>Intellectual Property

#### 1 Einleitung



Abbildung 1.1: Einstellungen für die selbstgeschriebenen IP-Cores

Person, die das Hardwaredesign anpasst/syntethisiert, sondern auch für Beteiligte, die Code für den NIOS2 schreiben wollen und auf die HAL<sup>5</sup>-Generierung des Tools angewiesen sind. Dazu müssen in QSYS die Einstellungen wie in Abbildung 1.1 dargestellt. Bei geöffnetem QSYS muss unter Tools->Options->IP Search Path die Pfade zu den IP-Cores angegeben werden.

#### 1.2.1.3 Quartus Programmer

Der Quartus Programmer dient dazu, entweder das FPGA direkt mit der entsprechenden Image Datei (\*.sof-Endung) oder das angeschlossene Flash mit einer \*.jic Datei zu flashen. In den entsprechenden Quartus Tutorials sind auch kleine HowTos enthalten, wie mit dem Programmer umzugehen ist. Auf der für das Board zugeschnittene System-CD befindet sich auch eine DEO-Nano-SoC\_User\_manual.pdf. In diesem ist auch beschrieben, wie man eine Datei für den Flash erstellt und dies auf den Flash lädt. Um außerdem die Applikation für den NIOS2 auf den Flash zu programmieren müssen mit dem NIOS2-Programmer zwei Dateien erstellt werden, die jeweils mit \*.flash enden. Eine Datei ist dabei für das Hardwaredesign, die andere für den Applikationscode der bei Start geladen wird. Eine Beschreibung des NIOS2-Programmers kann unter diesen Link gefunden werden.

#### 1.2.2 Eclipse NIOS2 - Beschränkungen, besondere Einstellungen

Das in der Version 16.1 verwendete Quartus mit dem mitgeliefertem GCC Compiler hat einige Einschränkungen bezüglich der Verwendung von einigen C++ Features. Alle in den C++ Standardbibliotheken vorhandenen STL Container, z. B. std::vector, std::stack, std::map usw., sind nicht benutzbar. Außerdem ist es nicht möglich die std::string Klasse zu benutzen. Die Verwendung solcher Features führt dazu, dass der Speicher nicht mehr ausreicht. Für die Verwendung dieser Klassen sind auf dem NIOS2 mit der aktuellen Toolchain ca 700KB RAM nötig, allerdings sind nur 128KB RAM vorhanden. Dies wurde vom ALTERA Support Team direkt bestätigt mit der Angabe, dass der Einsatz von C++ im Vergleich zu C im Moment nicht effizient möglich ist und externer Speicher

<sup>&</sup>lt;sup>5</sup>Hardware Abstraction Layer

#### 1 Einleitung

für die Verwendung von C++ angeraten ist. Alle anderen Features hingegen sind, soweit bekannt, ohne Einschränkungen einsetzbar.

Für die Unterstützung von c++11 ist eine kleine manuelle Anpassung des Makefiles nötig, welches die Toolchain mit Erstellung eines BSP automatisch generiert. In der Sektion

• # Arguments only for the C++ compiler.

ist die Ergänzung folgenden Flags nötig: -std=c++11; da diese Einstellung über die GUI aktuell nicht erhalten bleibt. Die Sektion sollte dann folgendermaßen aussehen:

```
• # Arguments only for the C++ compiler.

APP_CXXFLAGS := $(ALT_CXXFLAGS) $(CXXFLAGS) -std=c++11
```

Diese Einstellung ist auch unbedingt nötig, da einige c++11 Features verwendet wurden und demzufolge ohne diesem Flag die Applikation nicht erfolgreich kompiliert. Der Compiler sollte auch c++14 Features unterstützen, allerdings werden solche in der aktuellen Codebasis nicht verwendet.

## 2 Hardware

### 2.1 Schaltplan

Abbildung 2.1 zeigt den erstellten Schaltplan des HSP. Dieser soll nachfolgend kurz beschrieben werden.

Alle ein- und ausgeheneden Signale mit Ausnahme der SPI Pins zur Ansteuerung des Displays (vgl. Abb. 2.1 JP4) werden über Levelshifter geführt. Dies ermöglicht es zum einen alle Signale an die jeweils notwendigen Pegel anzupassen und zum anderen den maximalen vom FPGA bereitgestellten Strom nicht zu überschreiten. Dadurch ergeben sich die zwei Logikpegel 3,3V und 5V im System. Über den IIC Port werden alle Ultraschallsensoren und die MPU6050 angesprochen. Es wurden die internen pull-up Widerstände des IIC Ports aktiviert um dessen Funktionsfähigkeit sicherzustellen. Über den PWM Generator wird die Lenkung und der Motortreiber für die Geradeausfahrt angesteuert. Zur Ansteuerung der Beleuchtung und dem Setzen der Richtung des Motors werden einfache GPIO Pins benutzt. Der Schaltplan enthält zudem die Ansteuerung des Rotary Encoders zum Messen der Drehzahl des Motors. Da dieser jedoch unerwarteterweise nicht funktionsfähig war, sind die betrefenden Stellen im Schaltplan entsprechend gekennzeichnet.

## 2.2 FPGA Design

Die Beschreibung des FPGA wird, soweit möglich, mit dem Systemintegrationstool QSYS, das Teil der Quartus Toolchain ist, durchgeführt. Das Mapping zwischen QSYS-System und Pins wird klassisch in VHDL beschrieben. Das Top-Level-File des Systems ist FPGA\_Design/Garfield\_Design/Garfield.vhdl. Dort wird das von QSYS erzeugt System und einige kleine IP-Cores zusammengeführt und auf definierte Aus-/Eingänge geführt. Diese Ein-/Ausgänge werden dann über den *Pin-Planner* auf die physikalischen Pins geführt.

Im Projektverzeichnis befinden sich alle Dateien, die für den FPGA Teil relevant sind, unter FPGA\_Design. Die Struktur ab diesem Ordner ist wie folgt aufgebaut:

- Datasheets Einie Datenblätter und Application Notes zu dem FPGA Teilprojekt
- Garfield\_Design In diesem Ordner befinden sich die Quartus Projektdateien, Konfigurationsdateien und das QSYS Projekt.
- ip\_extern Eine Sammlung von externen IP-Cores, die im Projekt verwendet wurden. Es befinden sich dort nur die IP-Cores, die nicht von Altera stammen oder nicht direkt in QSYS verfügbar sind.




Abbildung 2.1: Schaltplan mit FPGA und verwendeter Peripherie

- ip\_intern Alle IP-Cores, die für dieses Projekt entwickelt wurden.
- output\_files In jedem Unterordner innerhalb dieses Ordners befinden sich FPGA Images und die entsprechenden Konfigurationsdateien um ein Softwareprojekt dafür zu bauen.

Im folgenden werden die alle Systemkomponenten, die für das Garfield-Projekt erzeugt wurden, beschrieben.

#### 2.3 IP-Cores

Abbildung 2.2 zeigt eine Übersicht der eingesetzten IP-Cores und deren Verbindung zur Außenwelt. Ausgenommen sind die IP-Cores, die für die Kommunikation mit dem HPS benötigt werden. Die nachfolgende Tabelle beschreibt die Funktion der einzelnen IP-Cores im Detail und Besonderheiten dazu.

Name	Beschreibung
SPI-0	Stellt einen SPI-Datenbus mit 24MHz Clock-Frequenz zur Verfügung. Es werden
	insgesamt 3 Chipselect Signale zur Verfügung gestellt, wobei aktuell nur eines
	für das Display benutzt wird. In der aktuellen Ausbaustufe wird nur das Display
	auf dem Arduino-Header auf dem FPGA angesteuert.
I2C-0	Stellt einen I2C Datenbus zur Verfügung. Der IP-Core stammt von opencores.org
	und wurde manuell integriert. Er stellt u.a. eine eine in Software änderbare
	Clock-Frequenz zur Verfügung und bindet die Ultraschallsensoren und die MPU-
	6050 an das System an.
GPIO-X	Die verschiedenen GPIO Cores dienen dazu einfache Peripherie anzubinden.
	Dazu gehören die LEDs, die Dip-Switches, die Buttons und generische IOs, die
	im Projekt benötigt werden um z.B. die Drehrichtung des Motors einzustellen.
PWM X	Die beiden PWM IP-Cores erzeugen Signale zur Geschwindigkeitssteuerung und
	für den Lenkmotor.
Rotary-	Der Rotary Encoder zählt die steigenden Flanken des Drehzahlencoders. Durch
Encoder	Abfragen des Ergebnisregisters in regelmäßigen festen Zeitinervallen kann die
	aktuelle Geschwindigkeit, die an den Rädern anliegt, gemessen werden. Leider
	funktioniert der Drehzahlencoder aktuell nicht. Um das Signal zu nutzen müsste
	man die Hardware neu aufbauen bzw. ersetzen.

#### 2 Hardware

Clock &	Die externe Referenzclock taktet mit 50 MHz. Dieses Signal wird über eine PLL
$PLL^6$	allen beteiligten IP-Cores bereitgestellt. Auch die FPGA-HPS Bridges werden
	mit dem 50MHz Signal gespeist. Einzige Ausnahme bildet der SPI-0 Core. Um
	eine Frequenz von 24MHz zu erreichen (die maximale Frequenz mit der das
	Display angesprochen werden darf) wird ein vielfaches dieser Frequenz benö-
	tigt. Das nächsthöhere verfügbare vielfache der 24MHz sind 48MHz. Die selbst
	geschriebenen IP-Cores sind von der Frequenz der PLL abhängig. Erhöht man
	die Frequenz der PLL auf z.B. 100MHz um den einzelne Funktionen eine höhe-
	re Frequenz zur Verfügung zu stellen, muss man die Frequenz in den IP-Cores
	manuell anpassen!
SysID	Mit der System ID (in Kombination mit einem Zeitstempel) kann man das Hard-
	ware Design eindeutig identifizieren. Dies ist hilfreich wenn mehrere Hardware-
	und Softwareversionen existieren, die parallel entwickelt werden. Um Zugriffsfeh-
	ler auf Register oder ähnliches zu vermeiden, kann die Software die System-ID
777.0	nutzen um Funktionen ab- bzw. zuzuschalten.
JTAG-	Mit Hilfe dieses Cores kann man printf ähnliche Ausgaben für Debug-Ausgaben
UART	an einen angesteckten PC schicken.
System-	Der Systemtimer ist ein kontinuierlich laufender Timer, der sich alle 1ms auto-
timer	matisch erhöht. Außerdem erzeugt er ein Interrupt, das FreeRTOS zur internen
MICCO	Zeitbestimmung nutzt.
NIOS2	Hierbei handelt es sich um eine Softcore-CPU. Diese wird von Alte-
	ra zur Verfügung gestellt (inkl. Toolchain) und kann unbegrenzt be-
	nutzt werden (mit entsprechender Lizenz). Es handelt sich um eine 32-
	bit RISC <sup>7</sup> Architektur die durchaus eine weite Verbreitung im industri-
	ellen Umfeld genießt. Weiter Informationen dazu findet man unter htt-
On ship	ps://www.altera.com/products/processors/overview.html
Onchip Memory	Ein einfacher IP-Core, der Speicherbausteine auf dem FPGA nutzt um RAM(hier genutzt) oder ROM (nicht genutzt) zu erzeugen. Dieser Speicher kann
Memory	dann von einem Prozessor (hier der NIOS2) als Instruktions- und Datenspeicher
	genutzt werden. In der aktuellen Ausbaustufe ist die Speichergröße mit 128kB
	angegeben.
EPCS	Dabei handelt es sich um einen einfachen IP-Core um den auf dem Flashspeicher
Flash	abgelegten Programmcode von diesem zu laden und auszuführen.
Control-	abbotogoon 1 1051 annincode von diesem zu iaden und aaszardinen.
ler	
101	

Abbildung 2.3 zeigt die IP-Cores, die für die Kommunikation zwischen FPGA und HPS benötigt/eingesetzt werden. Auf der linken Seite der Abbildung ist das HPS System illustriert. Auf dieser Seite sind im wesentlichen drei Hardwareeinheiten an der Kommunikation beteiligt:

<sup>&</sup>lt;sup>6</sup>Phase-locked loop

<sup>&</sup>lt;sup>7</sup>Reduced Instruction Set Computer





Abbildung 2.2: Übersicht der (meisten) eingesetzten IP-Cores. Die Abbildung verzichtet auf die Darstellung der Teile, die für die Kommunikation mit dem HPS zuständig sind. Blau umrandet sind Cores, die im Rahmen des Projekts selbst progammiert wurden, grün diejenigen, die Teil der Altera Toolchain sind und rot externe IP-Cores von opencores.org



**Abbildung 2.3:** IP-Cores und deren Kontrollfluss, die an der Kommunikation zwischen NIOS2 und HPS beteiligt sind.

- GIC Der ARM General Interrupt Controller: Dieser Controller ist ein sehr mächtiger Interrupt Controller, der u.a. die Interruptverarbeitung an die einzelnen CPUs verteilt. Insgesamt stehen 64 Interrupts zur Verfügung, die aus dem FPGA heraus ausgelöst werden können. Auf dem eingesetzten Cyclone V beginnen diese mit der Interrupt ID 72 vom GIC. Genauere Informationen zum GIC kann man entweder auf der Homepage von ARM oder unter [1] erhalten.
- H2F LW Die HPS2FPGA Leightweight Bridge: Dies ist eine der drei Bridges, mit denen zwischen FPGA und HPS kommuniziert werden kann. Dies ist keine High-Performance Bridge, es ist aber keine großen Änderungen notwendig, das System auf eine der anderen Bridges umzubauen. Diese Bridge muss aktiviert werden, bevor über sie kommuniziert werden kann. Ist die Bridge nicht aktiviert, treten Segmentation Faults auf (kein gültiger Speicherbereich). Im Prinzip befindet sich "hinter"der Bridge ein Speicherbereich, der durchgehend addressiert werden kann um direkt in Register zu schreiben. Auch lesende Zugriffe daraus können erfolgen [2].
- CPUs Die ARM A9 Applikationsprozessoren dienen zur Verarbeitung der Interrupts bzw. zum triggern der einzelnen IP-Cores.

Es folgt eine Beschreibung der IP-Cores, die für die Kommunikation gebraucht werden. Da die Kommunikationseinheiten in beide Kommunikationsrichtungen gleich aufgebaut sind, beschränkt sich die Beschreibung auf einen Richtung:

- Mailbox X2Y: Die Mailbox ist ein einfacher IP-Core der Nachrichten von einem Buspartner (X, z.B. NIOS2) einem anderen Buspartner (Y, z.B. ARM) zur Verfügung stellt. Es gibt also einen Transmitter und einen Receiver. Beide sind über eigene Interfaces (und damit über ihren eigenen Addressbereich) an die Mailbox angeschlossen. Die Nachrichtenübermittlung erfolgt mit Hilfe von zwei Registern:
  - Command Register Dieses Register kann vom Empfänger nur gelesen werden.
     Es dient dazu, ein Kommando oder Nachricht an den Empfänger zu senden.
     Ein schreibender Zugriff auf dieses Register vom Sender löst das zugehörige
     Interrupt aus, dass vom Empfänger verarbeitet werden muss.
  - Pointer Register In diesem Register wird die Addresse, in der die eigentliche Nachricht im Speicher steht, übertragen. Sollen nur ganz kleine Nachrichten (4 oder 8 Bytes) übertragen werden, kann man das Pointer und Command Register dazu benutzen, die Nachricht zu übertragen. In diesem Projekt wird aber die eigentliche Nachricht im Shared Memory übertragen, in der Mailbox nur die Addresse im Shared Memory und ein Kommando im Command Register

Eine detailierte Beschreibung des Cores findet sich unter [5, 470ff]

 Shared Memory Master X - Dieser Speicher, der wie der Arbeitsspeicher des NI-OS2 direkt im FPGA synthetisiert wird, dient der Nachrichtenübermittlung. Dort werden die Nutzdaten einer Nachricht von X reingeschrieben und können zu einem späteren Zeitpunkt vom Empfänger Y ausgelesen werden. Es wurde sich bewusst dazu entschieden zwei Shared Memory zu benutzen um jegliche Kollisionen zu vermeiden bzw. die Fehlersuche zu vereinfachen. Die Größe beider Speicherbereiche beträgt jeweils 2kB. Dies reicht für die aktuellen Nachrichten leicht aus. Zu einem späteren Zeitpunkt können die Bereiche auch noch vergrößert werden, sollte der Speicher nicht groß genug sein Nachrichten zu übertragen.

- Mutex Master X Dies ist ein spezieller IP-Core, der auch als Teil des Altera IP-Core Katalogs zur Verfügung stellt. Dieser hat nur ein Register, das hier betrachtet werden soll und erlaubt einen atomaren Mutex Zugriff auf geteilte Resourcen. Die geteilte Resource, die über diesen Mutex gesperrt wird ist der zugehöriger Shared-Memory. Die Referenz für diesen Core ist ebenfalls [5, 319ff]. Das Register besteht aus zwei Teilen: die oberen 16 Bit werden als Speicherplatz für die CPU-ID (der NIOS2 hat die ID 0x03, der ARM immer 0x01) benutzt. In die unteren 16 Bit kann ein beliebiger Wert gespeichert werden. Ein lesender Zugriff auf den Mutex ist immer möglich. Ein schreibender Zugrif ist nur möglich wenn
  - Die CPU-ID mit der CPU-ID übereinstimmt, dessen Wert man in das Register schreiben will.
  - (oder) Der Wert (untere 16-Bit) Null ist.

Man kann also nur schreibend auf den Mutex zugreifen, wenn einem der Mutex bereits gehört oder der Mutex frei (=0) ist. Nach einem schreibenden Zugriff muss der Registerwert mit dem Wert der geschrieben wurde verglichen werden. Stimmen beide Werte überein, hat der Schreiber den Mutex gelockt, andernfalls ist der atomare Lock fehlgeschlagen.

### 2.4 Address-Map

Abbildung 2.4 zeigt die Addressen die im System benutzt werden und den zugehörigen Addressbereich der verfügbar ist. Diese Addressmap ist auch im QSYS-Projekt des Projektes verfügbar.

## 2.5 Eigenentwickelte IP-Cores

#### 2.5.1 Der PWM-Generator

generiert ein PWM Signal auf die Ausgabeleitung. Der Registerzugriff ist in Tabelle 2.3 dargestellt

#### 2.5.2 Der Rotary Encoder

IP-Core kann steigende Flanken von einer externen Flanke zählen, hat ein auslesbares Ergebnisregister (siehe Tabelle 2.7) und ein Controlregister (siehe Tabelle 2.5).

System: Garfield system Path: mailbox arm2nios 0					
	fpga_only_master.master .		hps_0.h2f_lw_axi_master	hps_only_master.master	nios2_gen2_0.data_mas  nios2_gen2_0.instruction
timer_0_nios2.s1					0x0000_0000 - 0x0000_001f
spi_0.spi_control_port					0x0000_0020 - 0x0000_003f
Garfield_lighting.s1					0x0000_0060 - 0x0000_006f
Garfield_GPIO.s1					0x0000_0070 - 0x0000_007f
Drive_PWM.avalon_slave_0					0x0000_0080 - 0x0000_0087
Steering_PWM.avalon_slave_0					0x0000_0090 - 0x0000_0097
Rotary_Encoder_0.avalon_slav		Т			0x0000_00a0 - 0x0000_00a7
mailbox_arm2nios_0.avmm_m		Т			0x0000_00c0 - 0x0000_00cf
i2c_opencores_0.avalon_slav		Т			0x0000_8000 - 0x0000_801f
sysid fpga.control slave	0x0001 0000 - 0x0001 0007	0	0x0001 0000 - 0x0001 0007		0x0001 0000 - 0x0001 0007
mailbox_nios2arm_0.avmm_m					0x0001_0030 - 0x0001_003f
Onboard LED.sl		Т			0x0001 0050 - 0x0001 005f
Onboard_DipSW.s1		Т			0x0001_0080 - 0x0001_008f
Onboard Button.sl		Т			0x0001 00c0 - 0x0001 00cf
onchip memory2 nios2.s1		Т			0x0002 0000 - 0x0003 ffff 0x0002 0000 - 0x0003 ffff
nios2 gen2 0.debug mem sl					0x0004 0800 - 0x0004 0fff 0x0004 0800 - 0x0004 0fff
itag uart nios2.avalon itag sl		Т			0x0004 1000 - 0x0004 1007
shared_memory_mutex_mast		C	0x0005 0000 - 0x0005 0007		0x0005 0000 - 0x0005 0007
shared_memory_master_hps		C	0x0006 0000 - 0x0006 07ff		0x0006 0000 - 0x0006 07ff
shared memory mutex mast		C	0x0008 0000 - 0x0008 0007		0x0008 0000 - 0x0008 0007
shared memory master nios		C	0x0009 0000 - 0x0009 07ff		0x0009 0000 - 0x0009 07ff
hps 0.f2h axi slave				0x0000 0000 - 0xffff ffff	
mailbox arm2nios 0.avmm m		G	0x0002 0000 - 0x0002 000f		
mailbox_nios2arm_0.avmm_m		C	0x0007_0000 - 0x0007_000f		

Abbildung 2.4: Übersicht über die Addressen und Addressbereiche im System

${f Bit}$	Name	Access	Reset Value	Description
7 0	control	RW	0	sets the dutycylce of the PWM signal generator
31 7	_	$\mathbb{R}$	0	not used

**Tabelle 2.3:** Registermap des PWM Cores

### 2 Hardware

f Bit	Name enable	$rac{\mathbf{Access}}{\mathrm{RW}}$	Reset Value	<b>Description</b> Enable bit
U	епаые	πvv	U	for the core
1	clear	W	0	Clear bit.
				clears the
				result register and
				set it to 0;
				Must not be
				manually set
				to 0 after
				clearing.
				With the next rising
				edge of the
				clock it goes
				down on
				itself.
2	reset	W	0	Resets the
				whole core and set all
				values to
				default. At a
				read
				operation, it
45 0	4		0	is always 0
15 3	not accessable	-	0	-
16	error	R	0	Indicates an
				error within
				the counting
				process. You
				should reset
31 17	not	_	0	the core!
01 17	accessable	-	U	_

Tabelle 2.5: Registermap des Controlregisters des Rotary Encoder

 ${\bf Tabelle~2.7:~Registermap~des~Ergebnisregisters~des~Rotary~Encoder}$ 

## 3 Software

Die Software unterteilt sich insgesamt in 3 Teile.

- Headquarter (HQ): Linux System das mit dem Fahrzeug über WLAN kommuniziert
- ARM: Linux ARM System, dass die Netzwerkaufgaben, sprich Kommunikation, mit dem HQ übernimmt
- NIOS: Softcore  $\mu$ Controller, der sonstige Periphere anspricht auf dem ein Echtzeitbestriebsystem (FreeRTOS) läuft. Die Software hiervon setzt sich zusammen aus /Software/common/ARM\_NIOS\_HQ/, /Software/common/ARM\_NIOS und Software/Software NIOS2/\*.

#### 3.1 HQ

Nachfolgend wird die Umsetzung der Headquarter-Software "Garfield Control" beschrieben. Diese ermöglicht sowohl die Steuerung des Fahrzeuges, als auch die Visualisierung der vom Fahrzeug bzw. den angebrachten Sensoren erfassten Daten.

#### 3.1.1 Funktionalitäten

Zur Herstellung der Verbindung zum Comm Gateway lassen sich die verwendete IP-Adresse und der Port im Einstellungsdialog festlegen. Auch die Verbindung zu einem Playstation 3 Controller lässt sich dort definieren. Durch Verlassen des Einstellungsdialoges mit dem OK-Button werden alle Einstellungen gespeichert und anschließend versucht eine Verbindung zum Controller herzustellen. Hat dies nicht geklappt, wird eine entsprechende Nachricht in der Statusleiste angezeigt. Durch Aktivieren der Debugausgaben lässt sich außerdem die Funktionalität der Steuerung mithilfe des Controllers testen. Im Anschluss lässt sich die Socketverbindung zum Comm Gateway durch Klicken des Connect-Buttons starten.

Ist eine Verbindung zum Comm Gateway hergestellt, lässt sich das Fahrzeug steuern und alle empfangenen Daten visualisieren. Dies wird nachfolgend kurz erläutert.

**Die Steuerung** des Fahrzeuges ist am komfortablesten durch Benutzung des laboreignen Playstation 3 Controller möglich. Zudem lässt es sich durch Benutzung der Tastatur oder der direkten Bedienung der GUI Elemente mit der Maus bedienen. Dabei sind folgende Befehle möglich:

- Die Geschwindigkeit in Fahrtrichtung (vorwärts oder rückwärts) lässt sich am Controller durch Betätigung von R2 (vorwärts) oder L2 (rückwärts) setzen. Dabei werden die vom Controller übermittelten Geschwindigkeitswerte in einen Wertebereich von 0 255 übersetzt und anschließend zusammen mit der Richtungsangabe übertragen. Durch Drücken der Taste W (vorwärts) oder S (rückwärts) auf der Tastatur oder einen Klick auf den entsprechenden Button der Anwendung lässt sich die maximale Geschwindigkeit ebenfalls setzen.
- Die Lenkung des Fahrzeuges lässt sich durch Bedienung des linken Sticks auf dem Controller steuern. Dabei werden Werte zwischen -90° und 90° versendet. Durch Verwendung der Tasten D oder A oder Klicken auf den entsprechenden Button lässt sich außerdem der maximale Lenkeinschlag setzen.
- Die am Fahrzeug angebrachte Beleuchtung lässt sich durch Betätigung des Triangle-Buttons, Klicken auf L oder einen Klick auf die entsprechende Checkbox in der Anwendung aktivieren oder deaktivieren.

Die Visualisierung der vom Fahrzeug übertragenen Daten umfasst neben der durch den rotary encoder gemessenen Geschwindigkeit, alle Daten der MPU6050, wie die Temperatur sowie Beschleunigung und Neigung des Fahrzeuges an allen 3 Achsen. Diese empfangenen Werte werden in der Applikation entsprechend dargestellt. Bis auf die Beschleunigung, welche durch einen sich der jeweiligen Achse anpassenden Punkt in einem Koordinatensystem dargestellt wird, werden alle Werte in Textausgabefeldern angezeigt.

#### 3.1.2 Umsetzung

Die Anwendung Garfield Control wurde mithilfe von Qt für Linux entwickelt. Alle für die Socketverbindung gemeinsam genutzten Funktionen sind unter Software/common/ARM\_HQ bzw. Software/common/ARM\_NIOS\_HQ abgelegt. Die eigenständigen Softwarebestandteile sind unter Software/Software\_HQ/Garfield\_Control vorhanden. Zur einfachen Benutzung der Anwendung wurden alle notwendigen Bibliotheken und Plugins mithilfe von linuxdeployqt zusammengefügt und als zip-Datei im Repository abgelegt. Somit lässt sich Garfield Control auch ohne eine Installation von Qt Paketen benutzen.

Die Verbindung zu einem Playstation 3 Controller wurde mithilfe einer API, welcher der Device Name übergeben wird, umgesetzt (Github Repository). Ist ein Controller mit der Anwendung verbunden, so wird dieser alle 20ms nach aufgetretenden Events abgefragt. Ebenfalls alle 20ms wird die Aktualisierung der Visualisierung der Beschleunigungswerte durchgeführt. Diese zyklischen Aufgaben werden unter zuhilfename von QTimern gestartet. Dazu lässt sich der Ablauf der Timer mit dem Aufruf der entsprechenden Methode verknüpfen.

Wurde eine Socketverbindung mit dem Comm Gateway hergestellt, so werden zwei seperate Threads gestartet, welche alle 20ms versuchen Informationsdaten zu empfangen, bzw. Steuerungsbefehle zu senden. Dazu wurden die gemeinsam verwendeten Klassen




Abbildung 3.1: Schreibvorgang in den Shared Memory

Alf\_Drive\_Info und Alf\_Drive\_Command benutzt, sodass sichergestellt ist, dass alle beteiligten Kommunikationspartner die gleiche Datenstruktur benutzen können.

#### 3.2 ARM

#### 3.2.1 Mailbox Kommunikation ARM $\leftrightarrow$ NIOS2

Die Kommunikation über die in das FPGA programmierte Mailbox (siehe 2.3) wird über eine abstrakte Klassenimplementierung in C++ dargestellt. Die Klasse Alf\_SharedMemoryComm (zu finden unter Software/common/ARM\_NIOS/) stellt einige Write und Read Funktionen zur Verfügung, die mit verschiedenen Objekten umgehen können. Durch dieses Vorgehen ist sichergestellt, das der Aufrufer als Übergabeparameter nur bestimmte Objekte (die sauber definiert sind) übergeben kann, die auch verarbeitet werden können. Die Kommunikation erfolgt asynchron und ist intern gepuffert. Die Klasse dient als Abstraktionsschicht in beide Richtungen. Sowohl die Empfangsrichtung als auch die Senderichtung werden über die Klasse abgebildet, sodass der Aufrufer keinerlei interne Informationen über die Hardware und die Implementierung haben muss. Nachfolgend werden die beiden wesentlichen Operationen (Write und Read) dargestellt und beschrieben.

Write Der schreibende Zugriff auf den Shared Memory ist in Abbildung 3.1 illustriert und hat einen einfachen Ablauf. Nachdem sich der Schreiber den Lock auf den Shared Memory über den Mutex Core geholt hat kann er Daten in diesen Bereich schreiben. Der Speicher wird dabei linear durchlaufen. Der Speicher wird dabei wie ein Ringspeicher behandelt. Ist am oberen Ende des Speichers nicht mehr genug Platz für die neue Nachricht wird wieder bei der relativen Addresse Null angefangen zu schreiben. Sind alle Daten in den Speicher geschrieben wird der Mutex wieder freigelassen. Im Speicher steht




Abbildung 3.2: Typsicher Bootvorgang des ARM A9 Dualcore Prozessors [4]

jetzt ein Abbild des Objekts, das übertragen werden soll. Es werden also nur Nutzdaten in den Speicher geschrieben. Anschließend wird die Startaddresse der Daten in das Pointer Register der Mailbox geschrieben. In das Command Register wird die eindeutige Nachrichten ID, die innerhalb des Garfield Projekts definiert ist, geschrieben. Dieser Schreibvorgang ist die letzte Instruktion zum Nachrichtenaustausch aus Sendersicht.

**Read** Der lesende Zugriff auf den Shared Memory ist komplizierter und unterteilt sich in zwei Abschnitte.

Der erste Teil der lesenden Kommunikation besteht aus dem Interrupt. Von dem Mailbox IP-Core wird bei einem schreibenden Zugriff auf das Command Register automatisch ein Interrupt erzeugt. Innerhalb des ReadInterruptHandler wird nicht der Shared Memory ausgelesen, sondern nur die Nachricht aus der Mailbox gespeichert. Die Klasse hält zusätzlich zu jedem Objekt, das verschickt bzw. empfangen werden soll einen kleinen Ringpuffer. Dieser dient dazu, die Addressen der Objekte im Shared Memory zu puffern. Tritt nun das Interrupt auf, wird zuerst das Pointer Register zwischengespeichert. Anschließend wird das Command Register, in dem der Nachrichtentyp übertragen wird, ausgelesen und anhand des Nachrichtentyps die Addresse des Pointer Registers in den passenden Puffer geschrieben. Dieses Vorgehen sorgt dafür, dass diese Funktion, die in einem Interrupthandler ausgeführt wird, sehr schnell wieder beendet ist.

Der zweite Teil besteht aus einem **Hintergrundtask** der zyklisch durchlaufen wird. Innerhalb dieses Task werden die Werte eines Objekts, die ausgelesen werden sollen, über eine *Read* Funktion bei Bedarf überschrieben. Bei Bedarf deswegen, weil die Werte nur überschrieben werden, wenn aktuellere Werte im Shared Memory stehen. Sind aktuelle Werte verfügbar, ist der Klasseninterne Ringpuffer, der die Addressen für die Nutzdaten enthält, nicht leer. Es wird über die Addresse aus dem Shared Memory gelesen und anschließend diese Nachricht (also die Addresse) aus dem Ringpuffer entfernt.

#### 3.2.2 HPS Startvorgang und Software

Der folgende Abschnitt beschreibt die Bestandteile die für den Betrieb des ARM Dualcore notwendig sind und wie diese konfiguriert und kompiliert werden.

Eine sehr gute und übersichtliche Beschreibung des Bootvorgangs der A9 Kerne ist in [4] beschrieben. Der im GarfieldProjekt verwendeter Bootvorgang ist in Abbildung 3.2

dargestellt. Die ersten beiden Schritte (BootRom, Preloader) sollen hier nicht weiter beschrieben werden da keine manuelle Anpassung daran notwendig ist. Als Referenz für den Buildvorgang des gesamten Systems diente <a href="https://eewiki.net/display/linuxonarm/DE0-Nano-SoC+Kit">https://eewiki.net/display/linuxonarm/DE0-Nano-SoC+Kit</a>. Eine komplette Kopie des Tutorials befindet sich auch im Projektverzeichnis unter Software/Software\_ARM/Linux/website/. Wenn Änderungen an der im Tutorial beschriebenden Vorgehensweise notwendig sind werden diese erwähnt.

#### 3.2.2.1 Bootloader

Als Bootloader kommt der beliebte U-Boot <sup>8</sup> in einer leicht angepassten Variante zum Einsatz. Wie im Tutorial beschrieben werden einige Startvariablen(unter anderem das zu ladende Linux Device Tree Binary) hinzugefügt um von der SD Karte zu booten. U-Boot lädt nach dem Start dann automatisch zunächst den

#### 3.2.2.2 Linux Device Tree

Der Linux Device Tree ist ein Bestandteil des Linux Kernels um eine Abstraktionsschicht zwischen Hardware (Pinouts, Speicher, Interrupts) und dem Linux Kernel zu schaffen. Durch Einsatz des Device Tree kann ein gleiches Kernel Binary auf verschiedenen Hardwareversionen und sogar komplett verschiedenen Boards benutzt werden. Der Device Tree ist eine textuelle Beschreibung der Hardware die kompiliert wird und dem Kernel beim Startvorgang übergeben wird. Ein Auszug aus einem solchen Device Tree zeigt der Code 3.1. Die Spezifikation des Device Trees kann man unter <a href="http://www.devicetree.org/specifications/einsehen">http://www.devicetree.org/specifications/einsehen</a>.

```
Listing 3.1: Auszug aus socfpga.dtsi [6, Version 4.7, arch/arm/boot/dts/socfpga.dtsi]
```

```
cpus {
        \#address-cells = <1>;
        \#size-cells = <0>;
        enable-method = "altr, socfpga-smp";
        cpu@0 {
                 compatible = "arm, cortex-a9";
                 device type = "cpu";
                 reg = <0>;
                 next-level-cache = <\&L2>;
        };
        cpu@1 {
                 compatible = "arm, cortex-a9";
                 device type = "cpu";
                 reg = <1>;
                 next-level-cache = <\&L2>;
        };
```

<sup>&</sup>lt;sup>8</sup>https://www.denx.de/wiki/U-Boot

```
};
               Listing 3.2: Notwendige Änderungen am Device Tree
&fpga_bridge0 {
         bridge-enable = <1>;
};
&fpga bridge1 {
         bridge-enable = <1>;
};
&fpga bridge2 {
         bridge-enable = <1>;
};
/* we are extending the soc device with a specific interrupt! */
         soc {
                  mbox rx: mailbox@0x00070000 {
                           compatible = "altr, mailbox-1.0";
                           reg = <0x70000 0x8>;
                           interrupt-parent = < &intc >;
                           interrupts = <GIC SPI 60 4>;
                           \#\text{mbox-cells} = \langle 1 \rangle;
                  };
         };
```

Die Änderungen, die für den Device Tree im GarfieldProjekt nötig sind, sind im Codeausschnitt 3.2 gezeigt. Es existiert außerdem eine patch-Datei (Software/Software\_ARM/socfpga\_cyclone5\_de0\_sockit\_garfield.patch), mit der der geänderte Device Tree direkt in die heruntergeladenen Kernelsourcen gepatcht und kompiliert werden kann. Die vorgenommen Änderungen ergeben sich wie folgt

};

- fpga\_brigdes Durch die hinzugefügten Einträge fpga\_bridgeX werden die verschieden verfügbaren (Achtung: Ist nur für Kernel Version 4.7 so gültig, ältere Kernel haben u.U. weniger verfügbare Bridges) Bridges beim Laden des Device Tree aktiviert.
- mbox\_rx Mit diesem Eintrag wird das Interrupt, ausgelöst durch den Mailbox IP-Core (siehe 2.3) als verfügbare Hardwareeinheit dem Kernel bekanntgemacht. Interessante Attribute sind
  - − © Die Zahl nach dem @ entspricht der Physikalischen Addresse der Mailbox.

Da die Adresse im weiteren Verlauf nicht verwendet wird ist der exakte Wert nicht von Bedeutung.

- compatible Mit diesem Attribut wird dem Interrupt ein Name gegeben. Wäre im Kernel ein generischer Hardwaretreiber für diese Mailbox vorhanden könnte dieser zur Verarbeitung genutzt werden. Wichtig für das Projekt ist der Name trotzdem, da damit das Zuordnen der Interrupt-Service-Routine zu dem Interrupt geschieht.
- interrupt-parent Damit wird der Interrupt Controller (in unserem Fall der ARM GIC, der in einer inkludierten Beschreibungsdatei beschrieben wird) identfiziert, der das Interrupt aufnimmt und die weitere Abarbeitung in die Wege leitet.
- interrupts Damit wird das Interrupt, das am GIC ausgelöst wird (Nummer 60) bekannt gemacht. Die Nummer ergibt sich aus:
  - \* Das 60te Interrupt der *Shared Peripheral Interrupt* am GIC entspricht der 92ten Interruptleitung am GIC.
  - \* Die 92ten Interruptleitung entspricht der 20ten Interruptleitung, die vom FPGA verfügbar ist.

[3].

Die Änderungen werden direkt in die Datei LINUX\_V4.7/arch/arm/boot/dts/socfpga\_cyclone5\_de0\_sockit.dts geschrieben.

#### 3.2.2.3 Betriebssystem

Linux wird als Betriebssystem von U-Boot geladen. Im Projekt kommt eine leicht angepasste Version der im Tutorial beschriebenen Linux Version vor. Die Änderungen sind marginal und betreffen:

- Das USB-Subsystem Zum Betrieb des Lidar<sup>9</sup> ist es notwendig einige Punkte des USB Subsystem während des Linux Kompiliervorgang (make menuconfig) auszuwählen und zu kompilieren. Im groben handelt es sich um die USB-OTG Unterstützung, das ACM Subsystem und noch einige kleinere Änderungen. Auch für diesen Schritt existiert eine patch Datei im Verzeichnis Software/Software\_ARM/Linux/.
- Das uio Modul Mit diesem Modul ist es möglich mit Interrupts im User-Space von Linux zu arbeiten. Dazu wird das Modul mit dem Namen, der im Device Tree angegeben wurde, "altr 'mailbox—1.0", geladen. Dieses Modul erzeugt anschließend ein Gerät unter /dev, dass dann im User-Space genutzt werden kann. Auch diese Änderung ist in der patch Datei mit angegeben.

Als Distribution kommt eine minimale Version von Ubuntu zum Einsatz (Alternativ kann auch Debian verwendet werden). Diese Distribution wurde gewählt um einen kleine

<sup>&</sup>lt;sup>9</sup>Light detection and ranging




Abbildung 3.3: Kommunikationsablauf zwischen Host PC und NIOS

Footprint (im Leerlauf insgesammt nur ca. 35MB Arbeitsspeicherverbrauch) mit dem Komfort einer "normalen" Linux Distribution inklusiver einem Softwarerepository zur einfachen Installation von Software zu verbinden. Sobald Linux gestartet ist kann die (hier) entscheidene Applikation gestartet werden.

#### 3.2.2.4 Kommunikationsgateway

Das Kommunikationsgateway ist die Schnittstelle um zwischen einem Host-PC und dem NIOS2 kommunizieren zu können. Die Sourcedateien befinden sich unter Software /Software\_ARM/Gateway. Dieses Programm wird später auch ausgeführt um Daten austauschen zu können. Neben der Initialisierung der Hardware, dem Öffnen eines Serverports, um sich mit dem Client zu verbinden und Daten auszutauschen, besteht dieses Programm aus insgesamt drei Threads:

- readData Dieser Thread behandelt den Nachrichtenaustausch in Richtung Host PC → NIOS2. Der Thread wartet auf eingehenden Nachrichten (im Moment nur Fahrkommandos), parst und castet diese in das entsprechende Objekt und schreibt das Objekt dann über die Klasse Alf\_SharedMemoryComm in den Shared Memory mit dem NIOS2. Dieser Kommunikationsweg ist auch in Abbildung 3.3 dargestellt.
- HardwareReadHandler Dieser Thread ist alleine für die Abarbeitung der Interrupts im User-Space zuständig. Die Abarbeitung des Interrupts erfolgt nur durch Speicherung der Meta Informationen einer Nachricht (Nachrichten-ID und Pointer




Abbildung 3.4: Kommunikationsablauf zwischen NIOS und Host PC

im Shared Memory). Wurde eine gültige Nachricht verarbeitet wird der folgende Thread aktiviert.

 writeData - Dieser Task wird durch den HardwareReadHandler Thread bei einer gültigen Nachricht in einem Buffer aufgeweckt. Anschließend sendet der Thread die Nachricht über die Socketverbindung an den Client und blockiert abermals bis eine Nachricht eingeht. Abbildung 3.4 verdeutlicht den Nachrichtaustausch mit der Kommunikationsrichtung NIOS2 → Host PC.

#### 3.2.3 Empfohlener Buildvorgang und Abweichungen zum Tutorial

Der schnellste und unkomplizierteste Weg zu einem funktionierenden Linux Image auf SD-Karte ist:

- 1. Das Tutorial unter https://eewiki.net/display/linuxonarm/DE0-Nano-SoC+Kit mit einer beliebigen (Mindestgröße 4GB) SD Karte durchführen. Als Kernelversion sollte unbedingt die Version 4.7 gewählt werden, da sich die im Projektrepository befindlichen Dateien darauf beziehen. Nach diesem Schritt kann man den Bootvorgang von U-Boot und Linux testen und versuchen sich im Ubuntu einzuloggen. Anschließend werden die Änderungen durchgeführt.
- 2. Den Linux Devcie Tree patchen. Dazu in einem Linux-Terminal

```
patch socfpga-kernel-dev/KERNEL/arch/arm/boot/dts/
socfpga_cyclone5_de0_sockit.dts
socfpga_cyclone5_de0_sockit_garfield.patch #dieses
Verzeichnis ist nach dem Tutorial verfuegbar
```

3. Das Linux Konfigurationsfile patchen

```
patch socfpga-kernel-dev/KERNEL/.config Garfield_Kernel.
    patch)
```

- 4. Anschließend über das Skript TutorialPath/socfpga-kernel-dev/tools/rebuild.sh (oder manuell über den entsprechenden make-Befehl) den Kernel inkl. Device Tree neu kompilieren
- 5. Den Linux Kernel und die Device Trees wie im Tutorial (die Punkte Copy Kernel Image und Copy Kernel Device Tree Binaries) auf die SD Karte kopieren.

Anschließend kann man die SD-Karte wieder entnehmen und das FPGA wieder einschalten. Das System sollte wie gewohnt starten. Um zu überprüfen, ob die Operationen funktioniert haben sollten folgenden Befehle die gleiche Ausgabe wie in Abb. 3.5a und 3.5b haben. Für die notwendigen Schritte befindet sich im Home-Verzeichnis des Standardbenutzers außerdem ein Skript das ausgeführt werden kann und die notwendigen Befehle ausführt.

#### 3.2.4 FPGA Programmierung

Die Programmierung des FPGA Subsystems erfolgt unmittelbar während des Systemstarts und ist aktuell vom Softwarestart abgekoppelt. Das Image für das FPGA wird dabei aus dem auf dem Board integrierten Flash-Speicher geladen. Die möglichen alternativen Konfigurationen sind übersichtlich im User-Manual zu dem DEO-Nano Board aufgelistet. Das Manual dazu findet man auf der System CD, die unter Link verfügbar ist.

Auf dem Flash befindet sich sowohl das Image für das FPGA als auch das executable für den nach dem flashen im FPGA verfügbaren NIOS2.

#### 3.2.5 Applikationsstart

Für die Kommunikation zwischen Host PC und NIOS2 ist das starten des Kommunikationsgateway erforderlich. Dies befindet sich unter HPS/bin/Comm\_Gateway und ist das Kompilat des oben beschriebenen HSP\_ARM\_Gateway. Damit das Programm Ordnungsgemäß funktionieren kann müssen noch einige Schritte durchgeführt werden, die hier kurz erklärt werden.

#### Listing 3.3: Listing

```
sudo -s \# superuserrechte \ erlangen \ , \ Passwort = temppwd \\ rmmod \ uio \_pdrv\_genirq \\ rmmod \ uio \\ modprobe \ uio\_pdrv\_genirq \ of\_id="altr \ , mailbox-1.0" \\ ls \ /dev/ \\ bin/Comm\_Gateway
```

(a) Eintrag mailbox interrupt

	mmcblk0	ptype	tty21	tty43	tty8	
	mmcblk0p1	ptypf	tty22	tty44	tty9	
	mmcb1k0p2		tty23	tty45	ttyp0	
				tty46	ttyp1	
	network_throughput			tty47	ttyp2	
				tty48	ttyp3	
cpu_dma_latency	psaux			tty49	ttyp4	
	ptmx		tty28		ttyp5	
fd						
full	ptyp0				ttyp8	
fuse	ptyp1				ttyp9	
gpiochip0	ptyp2				ttypa	
					ttypb	
i2c-0						
i2c-1					ttype	
input	ptyp8					
kmem						
kmsg					uinput	
			tty40			
			tty41		urandom	
memory_bandwidth	ptypd		tty42			

(b) Eintrag in /dev/

 ${\bf Abbildung~3.5:}$  Einträge zur Überprüfung der Funktionsweise der Mailbox

Der Codeausschnit 3.3 zeigt alle durchzuführenden Schritte, die notwendig sind um das Kommunikationsgatway ordnungsgemäß zu starten. Die ersten beide Befehle entfernen evtl. geladenene Module, die beim startup mit falschen Parametern geladen werden. Der dritte Befehl lädt das Linux-Modul um mit Interrupts im User-Space umgehen zu können und erstellt dafür ein Gerät mit dem Namen HSP\_boot/dev/uio0, dass im Kommunikationsgatway verwendet wird. Hier ist auch der Name, der im Linux Device Tree angegeben wurde, von Bedeutung, da über diesen das richtige Interrupt ausgewählt wird. Mit dem vierten Befehl sollte vor Ausführung des Gateways überprüft werden ob das Gerät HSP\_boot/dev/uio0 auch wirklich verfügbar ist. Ist dies der Fall, kann die Applikation mit Superuserrechten gestartet werden. Die Reihenfolge ist dabei

- 1. Starten des FreeRTOS auf dem NIOS2 (wird i.d.R. automatisch bei Systemstart durch Laden aus dem externen Flash durchgeführt).
- 2. Konfigurieren des Linux und starten der Applikation (eine Serververbindung wird angeboten).
- 3. Anschließendes Verbinden der Applikation auf dem Host-PC mit dem Server. Daten werden ab diesem Zeitpunkt ausgetauscht.

#### 3.2.6 Beenden der Applikation

Aktuell ist keinerlei Fehlerbehandlung für das Beenden der Client-Server Verbindung (Host-PC  $\leftrightarrow$  HPS) vorhanden. Beendet der Client die Kommunikation hängt sich das gesamte System auf (Grund: Interrupts werden nicht mehr angenommen und der interne Bus wird durch die Mailbox blockiert!). Es ist also unbedingt notwendig die Applikation auf dem laufenden Linux mittels eines SIGINT (STRG+C) zu beenden. Alternativ kann man dem Programm auch auf der Kommandozeile oder durch z.B. htop das Signal schicken. Mit dem Signal sendet Linux einen speziellen Befehl an den NIOS2 wodurch dieser die Kommunikation auch beendet. Werden wieder Befehle geschickt, wird die Kommunikation von beiden Seiten wieder aufgenommen.

## 3.3 $\mu$ Controller - NIOS2

#### 3.3.1 Operating System - FreeRTOS

Dieses Kapitel beschreibt wie das verwendete Echtzeitbetriebsystem zu benutzen ist. Ein FreeRTOS Port für den NIOS2 in der Version 9.0.0 wird derzeit eingesetzt. Dabei wurden nur minimale Änderungen an der Standardkonfiguration vorgenommen, die allerdings jederzeit erweiterbar ist, sofern das durch die Applikation nötig ist. Die Website von FreeRTOS mit Download und kompletter Spezifikation ist unter http://www.freertos.org/zu finden.

#### 3.3.1.1 Tasks

Die verwendeten Tasks auf der NIOS2 Plattform sind unter /Software/Software\_NIOS2/tasks/in den tasks nios Dateien zu finden. Folgende Tasks sind dabei im Moment vorhanden:

- readUltraSonic: Dieser Task ist dafür zuständig die vier verwendeten und über IIC angeschlossenen (vorne zwei, hinten zwei) SRF08 Ultraschallsensoren auszulesen. Im Moment werden nur wenige der möglichen Ultraschalldaten verwendet, die dann dafür sorgen, dass im setMotor\_and\_Steering Task langsamer (wenn im Nahbereich eines Hindernisses) gefahren bzw. komplett stehen geblieben wird (wenn direkt vor dem Hinderniss). Die Parameter für das Anpassen der Entfernungen (Nahbereich bzw. Notstop) können durch Anpassung der Konfigurationsparameter in der tasks nios.cpp angepasst werden (auch in der Doxygen zu finden).
- readMPU: Dieser Task hat die Aufgabe den mpu6050 Sensor auszulesen. Dabei werden die ausgelesenen Werte im Moment nur grafisch angezeigt. An anderer Stelle werden diese Informationen nicht benutzt. Können eventuell für eine spätere Positionsbestimmung bzw. Aufzeichung einer Wegstrecke verwendet werden.
- readRotary: Dieser Task liest den RotaryEncoder aus, der auf dem Fahrzeug montiert ist. Auch diese Daten werden im Moment nur für die grafische Oberfläche benutzt. Auch diese Daten können später dafür verwendet werden, um eine Wegstrecke zu ermitteln und dann damit eine genaue Position auszurechnen.
- setMotor\_and\_Steering: Dieser Task ist für das Setzen des Lenkwinkels und des Motor PWM Signals zuständig. Dabei werden die Informationen aus den Ultraschallmodulen verwendet, um auf Hindernisse reagieren zu können. Ansonsten werden alle Daten, die aus dem HQ auf den ARM und damit in den Shared Memory Bereich kommen ausgelesen und als Geschwindigkeit und Lenkwinkel gesetzt. Dabei wird auch ein Timeout Mechanismus verwendet, der dafür sorgt, falls keine neuen Daten mehr kommen, weil die z. B. die Verbindung zwischen HQ und Fahrzeug abgebrochen ist, das Fahrzeug langsamer wird und schlussendlich auch stehen bleibt. Sobald die Verbindung wiederhergestellt ist kann sofort ohne Verzögerung weitergefahren werden. Ein manueller Reset oder ähnliches ist nicht notwendig.
- setDriveInfo: Dieser Task schreibt alle gesammelten Fahrinfos (mpu6050 Daten + Geschwindigkeit) in den Shared Memory Bereich zwischen ARM und NIOS, die dann vom ARM Linux System ausgelesen werden können.

Die komplette Taskkonfiguration ist in Tabelle 3.1 zu sehen. Dabei ist die Priorität im FreeRTOS von 0 zur höchsten (konfigurierbaren) Priorität festgelegt. Das bedeutet das 0 die kleinste Priorität ist, die z. B. auch der Idle Task vom FreeRTOS Kernel besitzt, der aufgerufen wird, wenn kein anderer Task im ready Status ist. Die Zykluszeit gibt an, nach wie vielen 1/1000 Sekunden der Task wieder aufgerufen wird. Dabei ist das ganze nur mit geringer Abweichung fest konfigurierbar. Das heißt ein eingestellter Wert von 20ms wird meist nie genau getroffen - diese geringen Abweichungen stellen im Moment allerdings

Tabelle 3.1. Taskkollinguration				
Taskname	Priorität	Zykluszeit	verwendete Variablen	
readUltraSonic	3	75 ms	write: global_us_front_left_data	
			write: global_us_front_right_data	
			write: global_us_rear_left_data	
			write: global_us_rear_right_data	
readMPU	2	50  ms	write: global_acc_data	
			write: global_gyro_data	
			write: global_temp_data	
			write: global_drive_info	
readRotary	2	50  ms	write: global_drive_info	
setMotor_and_Steering	3	20 ms	read: sharedMem(Alf_Drive_Command)	

write: sharedMem(global

Tabelle 3.1: Taskkonfiguration

kein Problem dar. Die verwendeten Variablen geben an auf welche in der tasks\_nios.cpp definierten Variablen der Task schreibend und lesend zugreift. Die komplette Task Kommunikation, die sich auf ein Minimum beschränkt wird aktuell über lokale bzw. teilweise über globale Variablen erledigt. Das Fahren und die Ultraschallsensoren sind aktuell am wichtigsten da auf diese Ereignisse sofort reagiert werden soll. Alle anderen Bereiche haben eine geringere Priorität. Die Ultraschallmodule können in der Standardeinstellung (6 Meter Reichweite) alle 65ms ein neues Ergebnis liefern. Da allerdings die Genauigkeit des FreeRTOS Zyklus nicht so genau war, wurde hier ein leicht größerer Wert gewählt. Würde ein geringeren Wert gewählt müssen zuerst die Ultraschallsensoren abgefragt werden, ob diese bereits mit der Messung fertig sind. Da dieses Abfragen auf keinen Fall passieren soll, der IIC sollte so wenig wie möglich am Stück benutzt werden, da nur ein IIC Modul vorhanden ist und auch der mpu6050 über den selben Bus angeschlossen ist. Somit könnten verschiedene IIC Transmissionen kollidieren, wenn ein Task länger auf den Bus zugreift.

200 ms

1

Ein Task kann mittels xTaskCreate() erzeugt werden. Der Scheduler wird dann mit dem Befehl vTaskStartScheduler() gestartet. Von diesem Zeitpunkt an werden alle vorher erzeugten Task zyklich aufgerufen. Eine genauere Dokumentation zu den jeweiligen APIs des FreeRTOS ist im Repository unter /Datasheets im Reference Manual zu finden. Das zyklische Aufrufen eines Tasks ist mit verschiedenen Methoden möglich. Die in diesem Projekt verwendete Methode wird nun kurz in 3.4 aufgezeigt.

Listing 3.4: Taskzyklus erzeugen

```
TickType_t xLastWakeTime;
// bestimmt die Zyklusfrequenz des Tasks in
const TickType_t xFrequency = 20;
while(1)
{
```

setDriveInfo

```
// hier wird gewartet bis der Zyklus vollstaendig ist
vTaskDelayUntil( &xLastWakeTime, xFrequency );
// alle Taskoperationen koennen hier ausgefuehrt werden
}
```

#### 3.3.1.2 RTOS Config

Hier wird die genaue RTOS Konfiguration beschrieben, die für das OS auf dem NIOS2 benutzt wurde. Die Konfiguration ist in /Software/Software\_NIOS2/os/ in der FreeR-TOSConfig.h zu finden. Die einzelnen Parameter werden im Reference Manual genauer erläutert. Hier werden nur die wichtigsten verwendeten Parameter erklärt.

- configUSE\_PREEMPTION: wenn auf 1 gesetzt, ermöglicht das dem Scheduler das unterbrechen der Tasks wenn zu einem FreeRTOS Tick ein höherpriorer Task als ready markiert ist, als der aktuelle. Wenn auf 0 gesetzt kann der Task nur durch sich selbst beendet/unterbochen werden (z.B. ein Zyklus fertig, warten auf den nächsten ready Status). Da das Fahren und der Ultraschall jeweils sehr wichtig sind, wurde dieses Verfahren gewählt.
- configTICK\_RATE\_HZ: definiert die FreeRTOS Tick Rate. Ein Wert von 200Hz bedeutet das 200mal in der Sekunde ein FreeRTOS Tick auftritt an denen der Scheduler aktiv wird und einen Kontextwechsel einleitet bzw. den nächsten Task aufruft, der bereit ist.
- configCPU\_CLOCK\_HZ: Hier wird die Rate angegeben, mit der der interne Systemtimer (aktuell: TIMER\_0\_NIOS2\_BASE) arbeitet den das FreeRTOS benutzt. Muss nicht der CPU Frequenz entsprechen.
- configIDLE\_SHOULD\_YIELD: wenn auf 1, wird der Idle Task, den das FreeRTOS automatisch implementiert sofort wieder durch den Scheduler unterbrochen und der nächste Task, der ready ist kann sofort aufgerufen werden. Andernfalls bleibt der Idle Task mindestens einen kompletten FreeRTOS Tick lang aktiv, was dazu führt das alle Tasks insgesamt eine gerechtere Aktivzeit erhalten. Da dies in unserem Fall nicht nötig ist, wurde dieser Parameter auf 1 gesetzt.

#### ZU BEACHTEN:

Um das FreeRTOS auf dem NIOS2 Core zu benutzen sind weiterhin zwei Dinge zu beachten. Da bei jedem Erstellen eines BSPs in der system.h das Makro

ALT ENHANCED INTERRUPT API PRESENT

definiert wird, der NIOS2 Port damit aber nicht umgehen kann, muss dieses Makro durch ALT LEGACY INTERRUPT API PRESENT

ersetzt werden, ansonsten meldet der Linker undefinierte Verweise. Des Weiteren ist unter /Software/Software\_NIOS2/os/Source/portable/ die port.c zu finden. In dieser wird der Timer definiert, der dafür zuständig ist die FreeRTOS ticks zu erzeugen, die z. B. auch der Scheduler benutzt. Sollte dieser Systemtimer geändert werden, aus welchen

Gründen auch immer, muss dieses File mit angepasst werden und alle vorkommenden TIMER\_0\_NIOS2\_BASE Einträge auf den neuen Timer angepasst werden.

#### 3.3.2 NIOS2 - Treiber / Hardware Abstraction

Hier wird kurz der Aufbau der HAL bzw. der Aufbau der jetzt zur Verfügung stehenden Treiber des NIOS2 Cores erläutert. Genauere Dokumentation ist in der Doxygen Dokumentation zu finden, die im Anhang mitgeliefert wird.

#### 3.3.2.1 Display

Das Display welches in diesem Projekt verwendet wurde, besitzt neben dem graphischen Display einen Mikro SD Karten Slot und einen Touchscreen, welche über SPI angesprochen werden. Letztere werden zum aktuellen Zeitpunkt vom Display Treiber nicht unterstützt. Der Display Treiber basiert auf der Adafruit GFX Library und läuft zum aktuellen Zeitpunkt mit der maximalen Geschwindigkeit von 24 MHz. Bevor das Display benutzt werden kann, muss es initialisiert werden. Im Anschluss lässt sich eine Zeile auf das Display schreiben. Der Treiber fügt an den Beginn der Zeile die aktuelle Zeilennummer hinzu. Ist das Display bereits durch vorherige Zeilen gefüllt, so wird automatisch von oben neu begonnen. Der Methode zum Schreiben einer Zeile muss somit lediglich die Farbe und Größe übergeben werden.

#### 3.3.2.2 Motor

Die Klasse Drive ist für die Ansteuerung des Motors zuständig. Dabei ist es möglich die maximale Geschwindigkeit im Bereich zwischen 0% und 100% zu begrenzen. Eine weitere Funktion ermöglicht das Setzen der Richtung und der Geschwindigkeit, das dann in ein PWM Signal für den Motor umgerechnet wird.

#### 3.3.2.3 Lenkung

Die Lenkung des Fahrzeuges wird mithilfe der Klasse Steering ermöglicht. Der verwendete Servo Blue Bird BMS-630MG besitzt einen maximalen Winkel von  $\pm 60^{\circ}$ , welcher sich durch die Init() Funktion begrenzen lässt. Der Servo arbeitet mit einer PWM Frequenz von 125 Hz und erreicht seine maximale Winkel bei einer Periodendauer von 900 bzw. 2100  $\mu$ s (Siehe Datenblatt im Repository für weitere Details). Die Funktion Set() setzt dann den tatsächlichen Winkel.

#### 3.3.2.4 MPU6050

Das mpu6050 Modul ist über den IIC Bus angeschlossen und kann die 3 Beschleunigungsachsen, 3 Drehachsen und die Temperatur auslesen. Das Modul muss vor der Verwendung einmalig initalisiert werden. Dabei ist zu beachten, dass der AD0 Pin die IIC Adresse des mpu6050 Bausteines hardwaremäßig verändert.

#### 3.3.2.5 Ultraschall

Die vier zur Verfügung stehenden Ultraschallsensoren sind über den gleichen IIC Bus, wie das MPU6050 Modul angebunden. Diese Geräte benötigen keine Initialisierung, d.h. sind sofort nach dem Anschließen an den Bus einsatzbereit. Allerdings ist zu beachten, dass nur Geräte an den Bus angeschlossen werden, die unterschiedliche IIC Adressen haben (Funktion zur Änderung der IIC Adresse ist vorhanden), da es sonst zu undefiniertem Verhalten auf dem Bus kommt. Für das ändern der Address sollte nur ein Gerät angeschlossen sein.

## 4 Hilfreiche Verweise

Nachfolgend werden einige Links inklusiver kurzer Beschreibung aufgezählt, die während der Projekts eine hilfreiche Anlaufstelle für Problemlösungen waren.

- $\bullet$  Ubuntu on DE0 Das im Projekt verwendete Tutorial um eine Ubuntu Distribution auf dem SoC^{10} lauffähig zu machen.
- Multicore Ein Multicore Beispiel für mehrere NIOS2 Prozessoren und die Inter Prozess Kommunikation
- Multiprozessor I Ein Beispiel wie man ein Multicoresystem für den Cyclone V mit den HPS und mindestens einem NIOS2 aufbauen kann.
- Multiprozessor II Ein Beispiel für die Kommunikation zwischen mehreren Prozessoren.
- Device Tree for Dummies
- Interrupts Ein Beispiel wie man auf dem FPGA Interrupts für den HPS erzeugt und im Linux nutzt.
- Wie man Linux Interrupts im Userspace verarbeitet

<sup>&</sup>lt;sup>10</sup>System-on-a-Chip

## 5 Probleme und zukünftige Arbeitspakete

#### 5.1 Aktuelle Probleme

Zum Zeitpunkt der Ab-/Übergabe des Garfield Projekts bestehen noch einige kleine und umfangreichere Probleme. Manche dieser Probleme sollten mit einer hohen Priorität behandelt werden, andere Probleme stören nur die Bedienbarkeit und haben deswegen eine niedrigere Priorität.

#### 5.1.1 Spannungs- und Stromversorgung

Dies ist ein Problem, dass mit höherer Prioriät, bevorzugt am Anfang des nächsten Projekts, behandelt werden sollte. Im wesentlichen gibt es zwei größere Probleme:

- Immer wieder kehrende Spannungseinbrüche nach Starten des Motors.
- Eine nicht ausreichende Spannungsversorgung durch kleine RC-Akkus mit einer Sollspannung von 7,2 Volt.

Für die Spannungseinbrüche konnte bis jetzt wieder eine sinnvolle Erklärung noch ein Lösungsvorschlag erreicht werden. Die Einbrüche treten sowohl an der Versorgung durch ein Labornetzteil auf (wobei nicht jedes Labornetzteil die gleichen Symptome zeigt) als auch bei Speisung durch einen großen RC Akku mit 12V Sollspannung auf. An einem Labornetzteil treten die Einbrüche zwar wesentlich weniger oft auf, aber auch dort treten sie nicht-deterministisch auf. Die Fehler treten auch wesentlich öfter auf als dies im Vorgängerprojekt mit einem Rasperry Pi der Fall war. Die aktuelle Lösung braucht zwar etwas mehr Leistung (zwischen 0.5 und 1 Watt), aber sowohl der RC Akku als auch ein Labornetzteil können normalerweise mit solchen Problemen umgehen

Das Problem mit den kleinen RC Akkus (für die sich eine Akkuhalterung auf dem Auto befindet) kann sich ebenfalls nicht erklärt werden. Die 7,2V werden nur zur Versorung des Motors benötigt, ansonsten sind nur 5V und 3.3V notwendig. Diese beiden Spannungen werden aber über Konstantspannungskonverter erzeugt, die beide relativ unempfindlich gegen höhere, auch schwankende Spannungen sind.

Als erster Ansatzpunkt kann nur ein Hinweise/Lösungsstrategie empfohlen werden: Die Platine, die immer wieder wechselnden Bedürfnissen angepasst wurde, sollte überprüft werden. Hier ist die Unvoreingenommenheit einer anderen Bearbeitungsgruppe mit

Sicherheit von großem Vorteil. Die Nachfolgegruppe kann alle Verbindungen überprüfen und, obwohl ein Schaltplan vorhanden ist, über jede Verbindung nachdenken und überprüfen ob die Beschaltung so Sinn machen wie sie aktuell gelöst sind. An diesem Punkt kann man auch nochmal über Stützkondensatoren an relevanten Stellen nachdenken. Unter Umständen ist es dann auch hilfreich eine neue Platine zu erstellen.

#### 5.1.2 Motortreiber

Der Motortreiber hat während der Tests immer wieder sporadische Aussetzer gehabt und funktionierte nach einem Neustart manchmal nicht richtig. Als Übergangslösung wurde an dem Motortreiber ein Reset-Button angebracht, der, sollte der Motortreiber nicht mehr funktionieren, gedrückt werden kann und alle Fehlerzustände des Motortreibers löscht und ihn wieder funktionieren lässt. Die Ursache für diese Fehler ist nicht offensichtlich, aber eventuell ist ein Zusammenhang mit den in 5.1.1 beschriebenen Fehlern zu beobachten.

Eine mögliche Lösung wäre die Fehlersignale und das Resetsignal mit dem FPGA zu verbinden und im NIOS2 zu verarbeiten. Dann kann eine saubere Fehlerbehandlung eine Resetauslösung durch einen  $\mu$ Controller erfolgen.

#### 5.1.3 Sporadische Fehler in der Nachrichtenübertragung

In der Nachrichtenübertragung zwischen Host-PC und NIOS2 treten sporadische Fehler auf. Diese äußern sich in Nachrichtenpaketen (einzelne Werte, i.d.R. sind nicht alle Werte falsch), die den jeweiligen Maximalwert annehmen(z.B. uint8\\_t x = 255 anstatt uint8\\_t x = 0). Für diesen Fehlerfall konnten noch keine weiteren Beobachtungen gemacht werden, insbesondere nicht woher die falschen Nachrichten kommen (Entweder vom Host PC als Initiator der Nachricht oder vom Kommunikationsgateway das für das kopieren von Nachrichten in den Speicher verantwortlich ist). Die falschen Werte treten in sehr unregelmäßigen Abständen auf, es ist auch möglich das über mehrere Sitzungen hinweg kein einziger solcher Fehler auftritt. An anderen Tagen tritt dieser Fehler wiederrum regelmäßig im 10-Sekundentakt auf.

## 5.2 Mögliche Arbeitspakete

Nachfolgend sollen alle denkbaren Arbeitspakete aufgelistet werden, welche durch eine nachfolgende Gruppe behandelt werden können.

- Die Behebung aller oben beschriebenen Probleme, bildet ein Arbeitspaket für nachfolgende Gruppen und verhilft dem System zu einem noch reibungsloseren Arbeiten.
- Durch die leistungsstärkere Hardware wird es nun möglich, die Berechnung eines SLAM Algorithmus auf dem Fahrzeug durchzuführen, ohne an die Grenzen der Hardware zu stoßen. Damit wäre ein weiterer wichtiger Schritt zur Durchführung einer reelen autonomen Fahrt gemacht.

#### 5 Probleme und zukünftige Arbeitspakete

- Die weitere Optimierung des Systems bildet ein weiteres Arbeitspaket. Dabei ist eine Optimierung im Bereich der Kommunikation denkbar. Diese lässt sich beispielsweise komplett auf Basis von Interrupts durchführen, wodurch sich weitere Performancevorteile ergeben. Auch die Kommunikation über die Mailbox zwischen ARM und NIOS ließe sich weiter optimieren oder mit weiteren Funktionalitäten erweitern.
- Im Bereich des zukünftigen Einsatzgebietes der autonomen Fahrt, lässt sich das System mit weiteren Features ausstatten, denkbar ist hier beispielsweise eine Kamera zur Wegerkennung, oder weitere Sensoren.

## 6 Zusammenfassung

Im Rahmen dieses HSP Projekts konnten die anfangs gesteckten Ziele weitgehend erreicht werden. Durch Ersetzen des Raspberry Pi durch eine flexible (FPGA) und leistungsstarke (ARM A9 Dualcore) Lösung, wurde eine Möglichkeit geschaffen sowohl Echtzeitbedingungen als auch low level IO Operationen (I2C, SPI, PWM etc.) von dem Hauptprozessoren zu entfernen. Durch diesen Schritt sind auf dem Hauptprozessor genug Leisutungsreserven frei um in zukünftigen Anwendungen Berechnungen, wie z.B. zur Berechnung von SLAM Algorithmen, direkt auf den Hauptprozessoren durchzuführen. Gleichzeitig hat das FPGA noch genug freie Logik zur Verfügung, um Teile von SLAM Algorithmen u.U. direkt auf Hardware rechnen zu können. Gleichzeitig konnten alle Funktionalitäten der Ausgangsbasis erhalten werden, wodurch dieses Projekt eine gute Grundlage für die Bearbeitung durch weitere Gruppen bildet.

# Abbildungsverzeichnis

1.1	Einstellungen für die selbstgeschriebenen IP-Cores	8
2.1	Schaltplan mit FPGA und verwendeter Peripherie	11
2.2	Übersicht IP-Cores	14
2.3	IP-Cores und deren Kontrollfluss, die an der Kommunikation zwischen	
	NIOS2 und HPS beteiligt sind	15
2.4	Übersicht über die Addressen und Addressbereiche im System	18
3.1	Schreibvorgang in den Shared Memory	23
3.2	Typsicher Bootvorgang des ARM A9 Dualcore Prozessors [4]	24
3.3	Kommunikationsablauf zwischen Host PC und NIOS	28
3.4	Kommunikationsablauf zwischen NIOS und Host PC	29
3.5	Einträge zur Überprüfung der Funktionsweise der Mailbox	31

# Abkürzungsverzeichnis

ALF Autonomes Laser Fahrzeug

**HAL** Hardware Abstraction Layer

**HSP** Hauptseminar Projektstudium

Lidar Light detection and ranging

**ROS** Robot Operating System

**RVIZ** ROS Visualization

RISC Reduced Instruction Set Computer

SoC System-on-a-Chip

FPGA Field Programmable Gate Array

IP Intellectual Property

**HPS** Hard Processor System

PLL Phase-locked loop

## Literaturverzeichnis

- [1] Altera. Using the ARM Generic Interrupt Controller. Application Note. Intel. URL: ftp://ftp.altera.com/up/pub/Altera\_Material/14.0/Tutorials/Using\_GIC.pdf.
- [2] Altera/Intel. SW Development for Altera SoC Devices Workshop. 2016. URL: https://rocketboards.org/foswiki/pub/Documentation/WS1IntroToAlteraSoCDevices/WS\_1\_Intro\_To\_SoC\_SW\_Workshop.pdf.
- [3] Philemon Favrod. "How to configure Linux to receive IRQs from the FPGA?" How-To. Eidgenössische Technische Hochschule Lausanne. URL: https://wiki.epfl. ch/prsoc/documents/Cyclone\_V\_SoC\_Linux\_Interrupt-2.pdf.
- [4] Altera Inc. HPS SoC Boot Guide Cyclone V SoC Development Kit. 2016. URL: https://www.altera.com/content/dam/altera-www/global/en\_US/pdfs/literature/an/an709.pdf.
- [5] Intel. Embedded Peripherals IP User Guide. URL: https://www.altera.com/content/dam/altera-www/global/en\_US/pdfs/literature/ug/ug\_embedded\_ip.pdf.
- [6] Linus Torvalds und the Kernel Team. Linux. URL: kernel.org.

# Anhang

#### Α

/	/
	DatasheetsDatenblätter zur verwendeten Hardwar
ļ	DocumentationDokumentation des Projekts inkl. Schaltplan und Protoko
ļ	FPGA_Design Projektverzeichnis der FPGA Beschreibun
	Datasheets Datenblätter zum verwendeten FPGA
	Garfield_DesignQuartus Projekt-/ Konfigurationsdateien und QSYS-Projek
	ip_extern
	ip_intern Verwendete interne, selbstentwickelte IP-Core
	output_files FPGA Images mit Konfigurationsdateie
	Software
	commonGemeinsame Softwarebestandteile getrennt nach Verwendun
	Software_ARMARM Software - Linux, Comm_Gateway und alf_ur
	Software_HQHQ Software - Garfield Control und melmac_rvi
	Software_NIOS2 NIOS2 Software - FreeRTOS inkl. Treibe