功率变换器智能故障诊断系统

摘要

本作品面向三电平 NPC 逆变器运行中的开关开路与电流传感器故障，基于安路 DR1 FPGA SoC 构建集窗口交换、轻量神经网络推理、故障事件监测和工业总线发布于一体的诊断终端。围绕选题四“基于安路飞龙系列 SOC 的智能工业应用系统”，团队完成可编程逻辑 PL、ARM 处理器 PS 与内置 NPU 的协同设计：PL 以硬件状态机实现 RS485/Modbus RTU 时序解析，提供具有所有权控制的波形缓存与原子结果邮箱；PS 组织窗口流、记录故障事件并提供网页交互；NPU 对三相电流进行 22 类联合诊断。

算法以团队所在实验室关于小样本开关与传感器联合诊断的研究为基础，结合 FPGA 边缘部署文献，形成适配 DR1 算子和存储接口的轻量网络。部署模型 sfaug-r1 含 26,486 个参数，通过训练期传感器观测增强提高故障表征能力，卷积主干与分类头均由 Alnpu 执行，最终类别直接采用 NPU 输出。完整 PL/Q15 通路的验证准确率为 99.09%，E2 固定评估集为 98.32%。

系统以既有仿真窗口构造运行状态流，在真实 DR1 上持续执行诊断，支持电脑经网口发送电流窗口、运行中切换故障及恢复正常。电脑端每窗等待板端处理回执与对应 RS485 报文，再发送下一窗；21 秒自动演示的 129 个窗口均完成实收对应核验，CRC 错误、超时与字段不一致均为零。另一次 1100 窗完整 PL/Q15 验收完成 1662 次实际总线查询，验证了从电流输入到工业接口结果的完整硬件通路。

第一部分 作品概述

1.1 功能与特性

系统识别正常状态、12 个功率开关开路位置，以及三相电流传感器的断线、卡死、偏移，共 22 类。默认运行模式持续处理正常窗口，用户可在运行中切换故障输入；NPU 给出故障类别后，网页显示告警、事件时间和响应时延，RS485 同步发布结果；切回正常输入后记录恢复事件。每帧均完成 PL 样本交换、NPU 推理、AXI 发布及本地保存。网页展示三相波形、分类分数、

计算耗时、硬件通信状态，提供 CSV 和运行清单导出。另设数据集验证模式，支持逐窗统计准确率与链路性能。

1.2 应用领域

三电平 NPC 逆变器广泛用于电机驱动和功率变换。开关开路会改变相电流导通形态，传感器故障又会影响反馈观测，两者可能产生相近的电流畸变。作品将两类故障纳入统一诊断空间，输出故障位置和类型，并以 RS485 对接工业主站、以千兆网提供监测页面。系统面向功率变换器状态监测、故障诊断算法验证与国产 FPGA 边缘智能应用：运行人员可看到故障何时发生、NPU 如何响应、通信端收到什么结果，并导出相应记录进行分析。

1.3 主要技术特点

采用任务分层的 PS—PL—NPU 异构架构。PL 自主实现 AXI-Lite 路由、758 字波形缓存、结果邮箱、UART 和 RTU 协议状态机，以 token/ACK、请求快照与结果有效期维持跨模块数据一致性。模型以三相各 500 点为一窗，经相位独立二维映射与 UINT8 量化，执行三组卷积/激活/池化和 22 类分类头；两子图共享中间 CMA 缓冲。PS 使用单帧在途调度、异步有界写盘和单调时钟事件记录，将模型输出稳定送到网页、存储和工业总线。FPGA 外设域约 75 MHz，NPU AXI 相关域约 150 MHz。

1.4 主要性能指标

指标	实测或配置
类别 / 参数	22 / 26,486
PL/Q15 验证	**1090/1100 99.09%**
PL/Q15 E2	**4326/4400 98.32%**
NPU / PS 耗时 P50	0.639 / 53.913 ms
RS485	115200 bit/s 8E1
短验收 / 串口查询	83.068 s / 1662 次

1.5 主要创新点

一是将实验室小样本开关与传感器联合诊断方法拓展为国产 FPGA 边缘终端；二是针对 DR1 设计轻量网络、分阶段量化执行与共享缓冲接口；三是实现窗口所有权、原子提交和 RTU 快照联动的 PL 一致性通路；四是将逐窗分类组织成正常、故障和恢复的事件响应，并以真实总线报文验证。

1.6 设计流程

从赛题与故障机理出发，先统一数据和接口，再完成模型训练、量化及 NPU 适配；在 SoC 中集成 AXI 窗口与结果邮箱、RTU/UART，完成时钟约束和布线收敛；部署 Linux 服务后联测 NPU、网口和串口，最后形成故障注入、响应与恢复的演示及量化报告。

第二部分　系统组成及功能说明

2.1 整体介绍

作品选择安路选题四，以功率变换器故障诊断作为工业智能分析任务。赛题强调 PS、PL 和内置 NPU 的协同：项目将工业总线时序解析落实在 PL，把窗口和结果通过 AXI 双向传递，PS 完成人机交互和存储，NPU 完成多类别识别。图 1 给出总体结构，各功能在同一 DR1 系统内协同运行。[1]

从应用时间线看，诊断任务包含连续监测、故障识别和恢复确认。系统先逐窗接收正常状态电流，随后输入源切换到故障窗口，NPU 对当下窗口独立分类；当输出从正常变为某故障时建立事件，持续同类故障期间保持当前告警；输出回到正常类别时记录恢复。这个组织方式把分类器嵌入运行过程，使故障发生时刻、诊断结果和工业接口输出具有明确对应关系。

演示输入由既有三相电流仿真窗口按运行状态组织，每相采样率为 20 kHz，每窗 500 点，对应 25 ms 信号片段。系统支持电脑网口逐窗输入和板端冻结窗口回放两种入口，二者共享相同的 PL 样本交换、NPU 推理与 AXI 结果发布路径。板端回放验证采用 75 ms 调度目标；电脑完整演示采用至少 150 ms 的发送间隔，并等待当前窗口的 RS485 实收核对。输入索引、序号及哈希均可追溯。

输入链为电脑网口接收或本地读取 F32 窗口、PSW1/Q15 封装、AXI 波形缓存、PS 校验回读、NPU 推理；输出链为 NPU 类别与分数、AXI 原子结

果邮箱、PL Modbus RTU 应答、电脑 USB-RS485 主站。电脑前端的诊断卡根据实际 RX 字节解析，板端文件记录对应的推理与发布结果，两端通过序号和完整寄存器内容建立对应。



图 1 PS PL NPU 协同诊断总体结构

赛题任务	本作品完成的实现
PL 工业实时功能	UART 与 RTU 硬件时序、CRC16 和协议解析
PS 系统和交互	Linux 服务、网页监测、故障事件和本地存储
AXI 双向交互	窗口缓存写入/回读与原子结果发布
内置 NPU 智能分析	26,486 参数轻量网络与 22 类故障诊断
工业总线外设通信	USB-RS485 主站读取真实 PL 诊断寄存器
量化测试报告	推理、窗口往返、事件响应和总线收发统计

2.2 硬件系统介绍

2.2.1 硬件整体介绍

核心平台为 MLK-F3P-DR1M90G 开发板，使用 DR1M90GEG400 异构芯片。实验系统由 DR1、供电、以太网连接和 CH340 USB-RS485 适配器构成。电脑负责浏览器操作与独立串口收发，DR1 负责窗口处理、推理、协议响应和结果保存。板上 Linux 与 NPU 基础环境沿用厂商支持链，项目完成外围 PL 模块、软硬件接口和应用服务的设计集成。

在系统职责上，PS 负责复杂业务和数据管理，PL 承担固定时序与寄存器交换，NPU 承担密集神经网络计算。工业协议解析和结果发送由 FPGA 时钟驱动；网页刷新、本地写盘与模型推理各按自己的执行路径工作，通过窗口序号和结果邮箱保持一致。这样能够把“模型算出类别”和“工业主站收到该类别”作为同一工程过程验证。

2.2.2 系统连接与装配

开发板通过原配电源供电，以太网连接电脑；USB-RS485 的 A、B 两线分别连接板端 A0、B0。通信配置为 115200 bit/s、8 位数据、偶校验、1 位停止位，即 8E1；从站地址为 1。网口承载电流窗口输入和应用交互，电脑串口主站通过 USB 适配器读取 PL 的 10 个诊断寄存器。

接线按功能分区：供电线连接板卡电源接口，网线承载电流数据、控制请求与文件传输，双绞信号线承载 RS485 差分通信。

2.2.3 FPGA 硬件逻辑设计

AXI 事务路由与地址组织

PS 的 GP0 通路经 AXI 协议转换连接项目的 AXI-Lite 路由。结果寄存器区位于 0x80400000，波形控制区位于 0x80401000，波形数据区位于 0x80402000。Linux 将前者映射为 4 KiB 的 UIO 区域，将波形控制与数据区映射为 8 KiB 区域。驱动侧核验器件地址、映射范围和接口版本后开放访问，读写以明确的寄存器偏移完成。

路由模块根据访问地址选择结果邮箱或波形缓存，并保存进行中的读写事务。寄存器从机按照字节使能处理合法写入，访问非法地址、非法长度或不满足

所有权条件的操作时返回错误响应。软件使用事务应答判断操作结果，输入序号和提交 token 进一步建立应用层对应关系。该结构将总线访问、缓存状态与故障诊断处理关联为可检查的接口。

具有所有权控制的窗口缓存

单个 PSW1 帧包含 32 字节头部和 1500 个有符号 Q15 采样值，总长 3032 字节，按 758 个 32 位字写入。PL 缓存采用同步读 RAM、单写端口和独立状态寄存器。空闲时仅接受完整字、连续地址的写入；当长度为 3032、写入计数为 758 且 token 符合下一事务编号时，硬件接受提交并设置占用状态。已占用窗口在消费确认前保持内容稳定。

PS 观察到 ACK 后读回整帧，核对序号、长度、CRC32 和字节内容，再将读回数据送到 NPU。CRC32 及样本一致性检查由 PS 执行，PL 专注于缓存、连续写入约束和生命周期管理。读取完成后以同一 token 写入 CONSUME，硬件释放缓存并清零写入计数。由此，完整窗口是进入推理的基本单位；写入、读取和消费具有明确边界，输入与推理结果可以按序号追踪。

原子结果邮箱与数据有效期

诊断结果由序号、类别、标志、分数、NPU 耗时和错误码构成。PS 先写入影子寄存器，再提交 token；PL 在一次时钟更新中把整组影子字段切换为活动结果，同时返回 ACK。类别改变和序号更新由同一提交触发，保证发布记录的完整性。token 顺序检查及重复提交处理使软件能够判断本次结果是否真正被接受。

活动结果带有 500 ms 硬件有效期，每次成功提交重新计时。超期时，PL 更新有效标志、类别和错误状态，使主站能够区分可用结果与过期结果。通信统计量则采用带版本号的快照读取：版本更新前后保持有序，PS 读取计数时验证版本一致。结果有效性、通信计数和推理任务因而具有各自明确的状态定义。

Modbus RTU 与 UART 状态机

项目以 Verilog 实现 UART 接收、UART 发送和 Modbus RTU 协议引擎。UART 在 75 MHz 外设时钟下完成起始位检测、数据采样、偶校验与停止位处理；异步接收输入先经过两级同步。协议引擎根据帧间隔识别报文边界，逐字节更新 CRC16，对本机地址、功能码和寄存器范围进行解析。

RTU 主状态机包含接收、组帧、CRC 低字节、CRC 高字节、方向建立、发送、末字节完成和方向保持等状态。固定 t1.5 与 t3.5 参数分别为 750 μs、1750 μs，对应 75 MHz 标称时钟的 56,250 和 131,250 个周期。发送方向先建立一个位时间，再输出报文；最后一个字节完成后保持一个位时间，再释放方向。时序由计数器和状态机执行。

有效请求到达时，RTU 引擎锁存 160 位活动寄存器快照。随后即使 NPU 完成新窗口并更新邮箱，当前应答仍使用已锁存的同一组字段。功能 03 支持读取 10 个 16 位诊断寄存器；越界地址、非法数量和不支持的功能码分别形成协议异常应答。接收有效次数、CRC 错误计数及最近请求范围同时送回 PS 监测。图 2 展示窗口、结果及串口快照的配合关系。



图 2 FPGA 窗口所有权 原子提交与 RTU 快照

时钟与实现收敛

SoC 使用共享 PLL 派生工作时钟：NPU AXI、GP1 与 HP0 相关域为 150.015 MHz，GP0 和项目外设域为 75.002 MHz。项目寄存器、窗口缓存和 RTU 逻辑处于统一外设域，减少跨域接口复杂度；对输入异步信号设置同步处理，按实际时钟和复位关系建立约束。最终实现结果覆盖全部路径组，setup/hold 最差裕量为 +0.001/+0.020 ns，时序约束覆盖率为 100%。

完整集成工程占用 39,236 个 slice、158 个 ERAM、95 个 DSP 和 1 个 PLL。资源统计包含 SoC/NPU 基础逻辑与项目新增逻辑。实现交付包含源 RTL、约束、位流、BOOT 镜像与配套设备树；通过版本号和 SHA256 将软硬件工程与实板结果关联。

2.3 软件系统介绍

2.3.1 软件架构与运行流程

板端软件由常驻 C++ NPU worker、Python 调度服务、UIO 访问层和异步结果写入器组成；电脑端软件包含电流窗口发送器、USB-RS485 主站与浏览器界面。worker 装载模型后持续接收带序号的波形；调度服务接收电脑输入或组织本地窗口，调用同一推理通路并发布结果。网页提供开始、停止、故障切换、恢复、原始报文解析和记录导出。

单帧处理首先检查存储队列容量，再读取窗口、完成 PL 往返和输入校验，之后执行 NPU 主干与分类头，解码 22 类输出并取最大得分类别，最后提交结果邮箱和本地记录。每次只保留一帧在途，处理完成后才进入下一窗口。调度以单调时钟计算间隔，在周期内有余量时等待；队列有界、停止操作可响应，窗口和结果顺序始终明确。

推理结果通过异步写入线程保存为 JSONL、CSV 和运行清单，逐行刷新并按批次同步文件。网页读取状态快照，界面更新与磁盘同步独立于 RTU 应答状态机。停止时先撤销结果有效状态，再完成剩余记录写盘；下一轮运行使用新的运行编号，便于区分故障演示和定量数据集验证。

2.3.2 联合诊断方法与硬件适配

实验室前期研究与本作品的技术承接

团队所在实验室在 Xu 等人的研究中提出小样本条件下开关开路与电流传感器故障的联合诊断框架。[2] 方法把两类故障放入统一类别空间，通过时域和时频域双判别器 DACGAN 学习故障信号分布，WLT 提取时频信息，并结合 Wasserstein 距离、梯度惩罚和时序相似性损失改善生成样本。分类器 ECA-RLNet 将深度可分离卷积、残差连接、通道注意力和全局平均池化结合，兼顾特征表达与模型规模。

该研究为本作品提供三项直接基础：用三相电流共同识别开关与传感器故障；在小样本条件下利用有针对性的训练策略提高表征能力；把训练阶段与在线诊断阶段分开，使部署端只执行紧凑的分类计算。论文中的正常运行、故障发生、类别响应过程也成为本作品事件演示的组织依据。图 3 表示从实验室诊断研究到 DR1 部署实现的技术路径。




图 3 实验室研究与 FPGA 文献向本作品的技术承接

FPGA 故障诊断文献的吸收

BearingPGA-Net 将知识蒸馏、轻量卷积和 FPGA 部署结合，为本项目提供了以可部署学生结构承接复杂模型能力的设计思路。[3] 渐进蒸馏与 FPGA

加速研究进一步强调模型压缩和计算结构需共同设计。[4] 自适应量化研究说明量化格式与硬件资源分配之间的关系；TCN FPGA 推理研究则提示必须同时考虑计算、存储搬运和调度成本。[5–6]

据此，本项目先核验 DR1 上完整卷积骨架及分类头的可执行性，再开展同预算训练对照，并将参数量、准确率、NPU 耗时和窗口传输耗时共同纳入工程选择。二维输入映射采用相位独立布局，使三相信号的相对关系与设备可用的方形卷积算子相结合。工程中已完成普通学生、蒸馏学生、可融合训练分支及辅助输入等对照，并保存协议和检查点；最终交付选择传感器观测增强的 sfaug-r1。

故障机理与类别定义

NPC 三相桥臂的 12 个开关开路位置分别标记为 Ta1–Ta4、Tb1–Tb4、Tc1–Tc4。开关开路改变相电流导通路径，形成与器件位置有关的缺失或不对称特征。传感器断线使观测输出失去正常电流信息，卡死使观测停留在常值附近，偏移则在原电流上叠加直流偏置。模型联合分析三相形态和相关关系，输出正常、12 个开路故障或 9 个传感器故障中的一类。

训练数据与观测增强

本项目复用冻结 v4 仿真数据，训练集为 880 窗，每类 40 窗；验证集为 1100 窗，E2 固定评估集为 4400 窗。输入采用三相共同归一化后的波形。sfaug-r1 对训练集中卡死类样本实施观测增强：以 75% 概率将故障相的常值均值替换为 [-1,1] 区间采样值，同时保留该相残余波动与其余两相，再作共同归一化。该策略把卡死值的变化纳入学习，促使网络利用更稳定的故障结构。

训练在本机 GPU 上进行，对普通交叉熵、观测增强加交叉熵、观测增强加条件蒸馏三种方法各设置 3 个随机种子，每次 120 轮、840 次更新。依据验证结果与固定卡死值压力样本，选择 aug_ce-s0 的第 99 轮检查点并命名为 sfaug-r1。部署阶段仅加载该模型权重和量化参数，训练期增强已经体现在网络参数中，当前推理以纯 NPU 分类作为输出。

轻量网络与二维布局

部署网络采用三组 3×3 普通卷积，输出通道依次为 16、32、32；每组包含 ReLU 和 2×2 最大池化，主干输出为 32×4×4。每相 500 点按原顺序放入独立 32×32 平面，其余位置补零；接口张量为 9×32×32，前三个平面存放三相电流。分类头接收 512 元素特征并输出 22 类得分。网络总参数为 26,486，比本工程 41,268 参数的教师模型减少约 35.82%。

计算层	输出布局	参数量
卷积 1 ReLU 池化	16 × 16 × 16	1,312
卷积 2 ReLU 池化	32 × 8 × 8	4,640
卷积 3 ReLU 池化	32 × 4 × 4	9,248
共享缓冲形状视图	1 × 512	0
全连接分类头	1 × 22	11,286
总计	**22 类输出**	**26,486**

量化执行与共享中间缓冲

模型通过训练数据及其派生样本进行 UINT8 量化校准，导出卷积主干和分类头。两子图的中间数据类型、元素数、字节数、量化 scale 与 zero-point 在启动时逐项核对。主干输出 [1,32,4,4] 与分类头输入 [1,512] 使用同一 CMA 缓冲区，通过不同形状视图连接，省去中间特征的再次分配和复制。输入量化先写入缓存内存，再批量搬入 CMA，随后完成设备缓存同步。

Arm NN 优化入口显式选择 Alnpu。卷积、激活、池化和全连接均在 NPU 执行，PS 负责输入组织、缓存同步、调度和结果解码。输出的最大得分类别直接构成最终诊断；模型分数、原始类别和发布类别均保存在逐帧记录中。优化图、设备 profile 和 HARD_NPU_IRQ 增量共同表明实际执行路径。

2.3.3 运行事件监测与响应计时

运行监测维护窗口源和一条推理流水。初始状态顺序选取正常工况的窗口；用户注入故障后，从后续窗口起切换到对应故障样本；恢复指令切回正常窗口。电脑输入模式在电脑端选择波形并通过网口发送，本地回放模式在板端选择冻结窗口。输入源索引和循环编号写入各自记录，NPU 仅接收波形并独立分类。

事件观察器直接观察 NPU 类别变化，建立首窗、发现故障、故障类别变化和恢复正常四种事件。持续同类故障保持告警状态，界面不重复生成相同事件；任何实际类别变化都保留在记录中。运行中的旧窗口使用其原指令编号，即使新指令已经到达，也不会被计为新故障的响应。

板端事件模式记录指令接收、首窗进入调度和首次匹配类别完成 AXI 发布，使用同一板端单调时钟计算指令至结果、首窗至结果两类时延。电脑网口模式另外使用电脑单调时钟，测量开始发送窗口至实际收到对应 RS485 帧的完整链路耗时。各项时间明确区分调度、PL 交换、NPU 执行与主站轮询等待。

2.3.4 电脑网口输入与串口实收核对

电脑端每次发送三相各 500 点、共 1500 个小端 float32 数值，净波形长度为 6000 字节。请求包含运行编号、连续递增的输入序号、波形字节与 SHA256。板端校验长度、哈希、有限值及归一化范围后，将窗口交给已有 PSW1/Q15 和 PL 缓存通路；请求不携带参考故障类别，板端仅根据波形计算 NPU 结果。

服务采用单窗在途和运行编号隔离。重复序号、跨会话请求和不完整波形会被拒绝。当前窗口完成 PL 回读、NPU 分类与 AXI 发布后，板端返回该窗口的哈希、结果序号和发布回执。电脑继续检查真实串口应答中的序号及完整 10 个寄存器；核对完成后再发送下一窗，使输入数据、实际推理和工业总线输出形成逐窗对应。

电脑界面分为输入波形、诊断结果、事件记录、原始 TX/RX 报文及寄存器解析五部分。手动流程支持运行中切换故障和恢复；21 秒自动流程依次演示正常、Ta2 开路、正常、A 相传感器卡死、正常、C 相传感器偏移、正常。

停止操作完成已发布末窗的串口核对，再撤销结果并保存会话。输入空闲超时与通信异常均形成明确结束状态。

两端记录共同保留源数据索引、输入哈希、PL 回读后 NPU 输入哈希、模型版本、帧序号和原始 RX 字节。接收界面显示原始 NPU 分类，并依据实际类别变化记录故障及恢复。原始数据可导出 JSONL 和 CSV；电脑端比较输入参考标签与接收类别，生成演示复核记录。

第三部分　完成情况及性能参数

3.1 整体介绍

作品已完成 DR1、以太网与 USB-RS485 的系统集成，形成可启动、可操作、可记录的故障诊断终端。上电后 Linux 服务进入待机，用户可从网页启动监测，在运行中切换故障、观察 NPU 分类与恢复，并从工业串口读取同一帧诊断结果。

3.2 工程成果

3.2.1 系统装配成果

完成开发板供电、网口连接及 A0/B0 差分接线，电脑波形发送和串口主站同时工作。网络承载电流窗口、交互与导出，RS485 承载标准寄存器读取。板端启动服务与结果目录固定，模型、程序和启动镜像通过版本清单关联，支持自主启动和现场演示。

3.2.2 FPGA 电路与逻辑成果

已完成 ps_axi_lite_router、ps_axi_lite_regs、ps_waveform、ps_mailbox、ps_modbus_rtu、ps_uart 等模块及 SoC 集成。窗口缓存具备连续写入检查、token 提交和消费释放；结果邮箱具备影子寄存器原子切换、ACK、有效期管理；RTU 完成地址/功能/范围解析、CRC16 和应答快照。配套位流与设备树已在 DR1 上运行，NPU、网口、AXI 和 RS485 协同工作。

硬件实现保持 NPU AXI 相关域约 150 MHz、外设域约 75 MHz，完成约束覆盖和布线时序收敛。输入窗口的 PS→PL→PS 往返与诊断结果的 PS→PL→RS485 输出均有实板记录，形成 FPGA 逻辑功能与实际外部数据之间的验证链。

3.2.3 软件与故障响应成果

已完成纯 NPU 生产服务、波形显示、故障事件时间线、运行控制、参数设置、CSV 导出和本地结果留存。界面默认展示运行过程，正常状态下持续监测；注入开路、卡死或偏移窗口后显示相应故障，恢复正常后记录恢复事件。图 4 为实际运行中的故障告警与事件记录，图 5 为同次运行的输入状态与 NPU 输出时间线。

本次交互演示依次执行正常、Ta2 开关开路、正常、A 相传感器卡死、正常、C 相传感器偏移、正常。实际处理 276 窗，275 窗分类正确，三次故障及三次恢复均形成对应结果；1 窗 A 相卡死被判为 A 相断线，原始记录保留该次类别变化。期间 HARD_NPU_IRQ 增加 1104 次，推理任务和应用服务保持连续运行。板端接口与事件逻辑的 35 项检查通过。



图 4　A 相传感器卡死时的实板事件记录




图 5　运行状态切换与实际 NPU 输出时间线

3.2.4 完整电脑演示成果

完成电脑网口发送与真实 USB-RS485 接收一体化界面，支持单独查看报文或一键执行完整故障流程。21 秒自动运行实际送入 129 个窗口，129 个结果均在串口逐一核对，197 次查询的 CRC、超时和协议错误计数均为零。输入来源及 PL 回读后的 NPU 输入哈希均与保存记录一致。图 6 展示输入参考工况与实际接收类别。




图 6 电脑网口输入与 RS485 实收的逐窗对应

本次自动场景中 128/129 窗与参考类别一致，第 68 窗 A 相传感器卡死被 NPU 判为断线，原始输出和事件均保留。该流程覆盖部分运行工况，用于验证输入、响应、恢复和总线对应；模型准确率仍以完整验证集与 E2 固定集统计。最终手动流程处理 55 窗，55 个结果全部完成串口核对，正常、Ta2 开路及恢复事件完整。电脑 25 项检查与板端 41 项接口检查通过。

3.3 作品主要性能与测试结果

测试使用冻结数据与真实 DR1 硬件通路。准确率按逐窗 NPU 最大得分类别统计；验证集为 1100 窗，E2 为 4400 窗固定评估数据。完整 PL/Q15 路径与直接 F32 路径分别列出，便于评估输入量化和硬件传输后的模型表现。E2 数据采用此前同一权重的原始 NPU 输出记录，当前 1100 窗短验收复核了纯模式的完整数据通路。

1100 窗验收的首末结果跨度为 83.068 秒，NPU 推理中位耗时 0.639 ms，PS 单帧处理中位耗时 53.913 ms，其中 PL 样本往返中位耗时 47.780 ms。75 ms 调度目标下共有 31 帧超过目标间隔，相邻结果间隔中位数为 75.315 ms。各段耗时分别统计，使网络计算时间、窗口搬运时间和结果节拍可以独立分析。

在该轮测试中，电脑通过真实 USB-RS485 发起 1662 次查询，其中 1643 次返回本轮有效结果，19 次为运行边界的正常非活动状态；全部 1100 个结果序号均在串口日志中出现，超时、CRC 错误及字段不一致均为零。串口请求往返中位数为 6.837 ms，P99 为 7.158 ms。网口链路状态为 1000 Mb/s 全双工，网页与总线查询同步运行。

事件演示的板端首末结果跨度为 20.785 秒，276 窗中 275 窗正确。三种故障首个输入窗口进入处理后，分别在 52.370、71.263、72.711 ms 完成匹配分类及 AXI 发布；三次恢复分别为 73.932、55.132、68.136 ms。同期 1045 次串口查询中有 411 次有效结果应答，覆盖 275 个不同结果序号，匹配字段一致。该轮采用轮询获取当前快照，事件表同时保留每个首次响应的序号以便定位。

电脑网口完整链路响应由电脑单调时钟统一计量。自动流程发送至对应串口接收的平均耗时为 130.52 ms，中位数 136.07 ms，范围 84.799–164.309 ms；最终手动流程平均 132.18 ms。该指标包含网口传输、PL 样本交换、NPU 推理、AXI 发布和 RS485 轮询等待，与上表 NPU 核执行耗时分别报告。

电脑完整演示指标	自动流程	最终手动流程
输入持续时间 / s	21.0	8.9
发送 / RS485 对应窗口	129 / 129	55 / 55
实际串口查询次数	197	85
CRC / 超时 / 协议错误	0 / 0 / 0	0 / 0 / 0
输入参考类别一致窗口	128 / 129	55 / 55
发送至串口响应均值 / ms	130.52	132.18

完整记录按运行编号关联输入索引、模型哈希、NPU 输出、发布 token 和串口字节。技术报告中的表格、时间线和界面截图均由这些记录生成，使每项性能数字能够回到具体数据和具体版本。

输入与评估路径	验证集	E2 固定集
完整 PL/Q15 纯 NPU	**1090/1100 99.09%**	**4326/4400 98.32%**
直接 F32 NPU 对照	1090/1100 99.09%	4327/4400 98.34%

1100 窗统计 / ms	P50	P99	最大
NPU 主干与分类头	**0.639**	**1.032**	**3.628**
PS 单帧处理	53.913	77.368	81.773
PL 样本往返	47.780	69.672	75.924
相邻结果间隔	75.315	99.026	106.065
电脑 RTU 请求往返	6.837	7.158	7.304

故障或恢复事件	响应序号	指令至结果 ms	首窗至结果 ms
Ta2 开关开路	36	56.710	52.370
恢复正常	82	120.108	73.932
A 相传感器卡死	115	95.103	71.263
恢复正常	164	60.295	55.132
C 相传感器偏移	195	94.220	72.711
恢复正常	243	94.198	68.136

第四部分　总结

4.1　已实现的模块与接口

本作品已将波形窗口接口与结果邮箱接口分开实现：输入侧通过 758 字缓存、token/ACK 与消费确认完成样本交接；输出侧将序号、类别、分数、推理耗时及状态原子提交到活动寄存器。UART 与 Modbus RTU 逻辑独立处理请求，电脑主站读取同一帧结果快照。以上模块已集成到 DR1 工程，并在 PL/Q15、NPU 与 RS485 联合流程中完成实板验证。

4.2　心得体会

本项目最重要的体会是，故障诊断作品需要把算法、硬件通路和运行过程一起设计。实验室论文为联合故障建模和小样本学习提供基础；落地 DR1 时，还需要围绕可执行算子、量化接口、缓冲布局与工业通信重新组织实现。先核验完整计算骨架，再比较训练方法，使模型选择能够服务于实际设备。

FPGA 设计中，数据一致性和时序组织同样关键。窗口写完何时允许读取，结果何时原子生效，串口应答取哪一帧快照，都是跨模块协同的具体问题。用所有权状态、token/ACK 和有效期把这些边界写进 RTL，软件调度与硬件状态就能够相互检查。

演示组织也需要回到应用目标。连续处理窗口是底层计算方式，而运行人员关心的是正常状态是否保持、故障发生后多久响应、判断属于什么类别、恢

复后是否留下记录。将逐窗分类组织为事件时间线，再通过实际 RS485 字节验证，让作品更完整地展示了 FPGA、嵌入式系统与人工智能协同工作的价值。

第五部分 参考文献

[1] 上海安路信息科技股份有限公司. 全国大学生嵌入式芯片与系统设计竞赛 2026 FPGA 创新设计赛道选题指南. 2026, 物理第 27–32 页.

[2] Xu S, He F, Wang H, et al. Open-Switch and Current Sensor Faults Diagnosis in Three-Level NPC Inverters Under Small Samples. IEEE Transactions on Industrial Electronics, 2026, 73(8): 12490–12502. DOI: 10.1109/TIE.2026.3672838.

[3] Liao J X, Wei S L, Xie C L, et al. BearingPGA-Net: A Lightweight and Deployable Bearing Fault Diagnosis Network via Decoupled Knowledge Distillation and FPGA Acceleration. IEEE Transactions on Instrumentation and Measurement, 2024. DOI: 10.1109/TIM.2023.3346517.

[4] Zhu K, Li X, Liu Z, et al. An Efficient Fault Diagnosis Framework for Rotating Machinery Combining Progressive Knowledge Distillation and FPGA-Based Acceleration. IEEE Transactions on Instrumentation and Measurement, 2026, 75: 3507316. DOI: 10.1109/TIM.2026.3666004.

[5] Bao Z, Zhang X, Shan H, et al. Adaptive Quantization for Lightweight Fault Diagnosis With FPGA-Accelerated Edge Inference. IEEE Internet of Things Journal, 2026, 13(16). DOI: 10.1109/JIOT.2026.3701897.

[6] Carreras M, Deriu G, Raffo L, et al. Optimizing Temporal Convolutional Network Inference on FPGA-Based Accelerators. IEEE Journal on Emerging and Selected Topics in Circuits and Systems, 2020, 10(3): 348–361. DOI: 10.1109/JETCAS.2020.3014503.

附录 A 工业总线时序与性能量化

本作品选择工业总线时序解析作为 PL 实时硬件功能。同步控制采用同一 75 MHz 时钟域、计数器和原子快照；量化依据分为标称时序设计、RTL 仿真与真实板端运行统计。

A.1 时序分辨率与 UART / RTU 控制

指标	实现参数	标称设计量化值
计数器时基	外设时钟 75 MHz	单周期 13.333 ns
UART 位时间	每位 651 个时钟周期	8.680 µs / 位
UART 波特率	目标 115,200 bit/s；8E1	115,207.373 bit/s；偏差 +0.0064004%
RTU 帧内 / 帧间阈值	56,250 / 131,250 个周期	t1.5 = 750 µs；t3.5 = 1,750 µs
DE 建立 / 保持计数	各设置 651 个周期	各至少一个完整位时间：8.680 µs

以上按 75 MHz 标称时钟与 RTL 参数计算。2026-11-04 单项 RTL 仿真的 53 个用例通过，独立串行解码核对 8E1 位序、偶校验、完整停止位、DE 建立及保持、帧间隔错误恢复和应答快照一致性。

A.2 完整硬件链路的实板统计

测试指标	量化结果	计量范围
输入窗口交换	P50 47.780 ms；P99 69.672 ms	编码、PL 缓存往返与校验
NPU 推理	P50 0.639 ms；P99 1.032 ms	AInpu 主干与分类头
RS485 请求往返	P50 6.837 ms；P99 7.158 ms	电脑发出请求至收到应答
串口通信稳定性	1,662 次查询；1,100 个结果序号	超时 / CRC / 字段错误均为 0
完整故障场景响应	P50 136.070 ms；最大 164.309 ms	电脑发送至同序号串口接收

前四项来自 1,100 窗纯 NPU 验收；通信统计含 1,643 次有效结果和 19 次运行边界的非活动应答。完整故障场景为独立 21 秒演示：129 / 129 窗完成真实串口对应，197 次查询全部收到合法应答。

A.3 数据、版本与统计口径

测试基线：RTL / BOOT 236df82，模型 sfaug-r1，分类直接采用 NPU 输出。输入为每相 500 点、20 kHz 的三相电流窗口，窗口覆盖 25 ms 信号；整链路处理节拍按实测结果间隔统计。

证据索引：pl/rtl/ps_modbus_rtu.v、pl/sim/tb_rtu.sv；reports/pure-npu-submission-20261101.json；reports/full-demo-20261101.json。全部性能数值沿用报告正文对应的测试版本和原始记录。

附录 B 连续电路仿真与实板故障响应

2026 年 11 月 4 日完成原 NPC 电路连续仿真与 DR1 实板联调。Simulink 保持电路与控制器状态连续，运行中改变开关门极或传感器测量；DR1 接收实际电流窗口，使用 sfaug-r1 纯 NPU 识别并经 RS485 返回结果。

连续 NPC 电路
3相 × 500点 / 窗
→
网口与 PL 缓存
序号、Q15、校验
→
DR1 板载 NPU
sfaug-r1 直接分类
→
RS485 实际回传
逐窗对应与记录

B.1 同一运行会话中的故障与恢复

正常	Ta2 开路	恢复正常	A 相卡死	恢复正常	C 相偏移	恢复正常
0-3 s	3-6 s	6-9 s	9-12 s	12-15 s	15-18 s	18-21 s

板端实际首次诊断对应的仿真时刻依次为 0.400、3.100、6.125、9.125、12.150、15.050、18.175 s，完整覆盖正常、三次故障及三次恢复；130 个已处理窗口均与该窗口的输入工况对应。

B.2 实板联调记录

核对项目	实际结果	证据含义
连续信号记录	21 s有效信号；840个完整窗口	有效窗口流耗时21.539 s
板端输入与回传	130 / 130窗完成串口对应	原始输入及Q15哈希一致
板载NPU执行	硬NPU中断 +520；软中断 +0	130窗均由真实硬件执行
工业总线通信	198 / 198次合法应答	CRC、超时、协议、残留字节均0
发送至对应回传	中位127.4335 ms；最大178.501 ms	PC发窗至同序号RS485接收

840 窗由本机按 25 ms 仿真窗口完整记录；板端每完成一窗处理与回传后选取最新完整窗口，共处理130窗，全部收到对应结果。这是输入记录与在线诊断两种采样节拍。

B.3 复现与统计说明

本轮短流程用于验证连续电路、运行中故障响应和工业通信。模型总体准确率沿用正文的固定集合评测：完整PL/Q15验证99.09%、E2评测98.32%。模型分类直接采用NPU输出，窗口工况仅用于电脑端核对。

21.539 s为有效21 s信号窗口流的运行时间；模型初始化和2 s健康预热另计。本次MATLAB任务含初始化、执行与结束共35.827 s。数据及板端结果保存为独立会话，支持按输入序号、哈希和寄存器字段追溯。

证据：simulink-board-recheck/verification.json、matlab-validation.json、results.jsonl与wire.jsonl；板端运行ID：4c258147ae0383881f894e77。

附录 C 系统实物与现场运行

系统由安路 DR1 开发板、HDMI 显示终端和 USB-RS485 适配器组成。以下两张实物照片展示现场连接与运行状态，屏幕中的诊断结果为 A 相传感器断线。




图 C-1 系统正视实物图及通信接线

可见 DR1 主板、网口、HDMI 连线与 RS485 接线，以及当前波形和诊断界面。




图 C-2 系统约 45° 实物照片与运行界面

屏幕显示 A 相测量电流为 0.00 A，并给出 A 相传感器断线的纯 NPU 诊断。