Centro universitario: CUCEI

Materia: Seminario de solución de problemas de arquitectura de computadoras

Alumno: Ramos Preciado Alan Josafat

Código: 218130165

Carrera: Ingeniería en informática (INNI)

título de investigación: TAREA 9 DATAPATH

Fecha 07/10/2024

Contents


INTRODUCCIÓN	3
OBJETIVO	3
Los módulos creados son los siguientes.	3
Comprobación de compilación	10
Tb de datapath	10
Creación y formato de nuestro convertidor de intrucciones	11
Simulamos y corremos	14
CONCLUSIÓN	15
REFERENCIAS	15

INTRODUCCIÓN

Existen diferentes arquitecturas en los procesadores pero en esta ocasión vamos a usar la arquitectura de tipo de MIPS en la que nos centraremos en las instrucciones de tipo R

OBJETIVO

Nuestro objetivo es desarrollar lo siguiente en donde lo adaptaremos para recibir instrucciones de tipo R y que funcione para las operaciones aritméticas.



DESARROLLO

Empezaremos con una captura de pantalla de cada modulo.

Los módulos creados son los siguientes.

- -Banco de registros.
- -ALU
- -Unidad de control
- -Memoria de datos
- -ALU control

-Mux

-Datapath

```
RecordBank.v
  1 `timescale 1ns/1ns
  3 ∨ module RecordBank(
          //inputs
          input EnW,
          input [4:0] AR1,
          input [4:0] AR2,
          input [4:0] AW,
          input [31:0] DW,
          //outputs
          output reg [31:0] DR1,
          output reg [31:0] DR2
          reg [31:0] RecordBank [0:31];
          initial
              begin
                  $readmemb("rbdata.txt", RecordBank); // Cargar datos desde el archivo
          always @*
          begin
              if (EnW)
              begin
                  RecordBank[AW] = DW;
              // Leer valores de los registros
              DR1 = RecordBank[AR1];
              DR2 = RecordBank[AR2];
         end
      endmodule
```

```
ALU.v
                                                    module ALUControl(
                                                        input [2:0] UnitControlRequest,
     module ALU(
                                                       input [5:0] funct,
        //inputs
       input [31:0] DR1,
input [31:0] DR2,
                                                      output reg[2:0] OpALU
        input [2:0] ALUControl,
                                                    always @*
         output reg[31:0] ALUOutput
                                                      //type r
                                                           3'b000:
     always @*
     begin
       case (ALUControl)
                                                                  6'b100000:
                                                                   begin
                                                                    //ADD
OpALU = 3'b001;
             3'b001:
            begin
             ALUOutput = DR1 + DR2;
                                                                   6'b100010:
                                                                   begin
                                                                   //SUB
OpALU = 3'b010;
            3'b010:
             begin
             ALUOutput = DR1 - DR2;
                                                                   6'b101010:
                                                                   begin
                                                                   //SLT
OpALU = 3'b011;
             3'b011:
             begin
                                                                   6'b100100:
                                                                   begin
             //AND
            3'b100:
                                                                     OpALU = 3'b100;
             ALUOutput = DR1 & DR2;
                                                                   6'b100101:
                                                                   //OR
OpALU = 3'b101;
             3'b101:
             ALUOutput = DR1 | DR2;
                                                                   6'b100110:
                                                                   begin
                                                                   //XOR
             3'b110:
                                                                     OpALU = 3'b110;
             begin
             ALUOutput = DR1 ^ DR2;
                                                                   6'b100111:
             3'b111:
                                                                    OpALU = 3'b111;
             begin
             ALUOutput = ~(DR1 | DR2);
                                                               endcase
         endcase
                                                        endcase
     endmodule
                                                    endmodule
```

```
ControlUnit.v
       'timescale 1ns/1ns
  3 v module ControlUnit(
           //inputs
           input [5:0] OpCode,
           output reg BR_En,
           output reg [2:0] AluC,
          output reg EnW,
          output reg EnR,
           output reg Mux1
 11
 13
      );
       always @*
 16 v begin
           case (OpCode)
 17 v l
               6'b000000: //type R
                   begin
                       BR En = 1'b1;
 21
                       AluC = 3'b000;
 22
                       EnW = 1'b0;
                       EnR = 1'b0;
                       Mux1 = 1'b1;
 25
                   end
           endcase
       end
       endmodule
```

```
C:\Users\alan_\Desktop\DataPath\DataMemory.v
       'timescale 1ns/1ns
       module DataMemory(
           //inputs
           input [31:0] DataIn,
           input EnW,
           input EnR,
 10
           //outputs
           output reg [31:0] DW
 11
 12
 13
      );
 15
       reg [31:0] DataMemory [0:3];
 16
 17
       always @*
       begin
 18
           if(EnW)
 19
           begin
               DataMemory[1] = DataIn;
 21
           end
 22
 23
           else if(EnR)
           begin
 25
               DW = DataMemory[1];
           end
 27
       end
       endmodule
 29
```

```
☐ Muxx

       'timescale 1ns/1ns
  1
      module Mux(
           //inputs
           input sel,
           input [31:0] A,
           input [31:0] B,
           //outputs
 10
           output reg[31:0] C
 11
 12
      );
 13
 14
       always @*
 15
      begin
 16
           if(sel)
 17
           begin
 18
 19
               C=B;
 20
           end
 21
           else
           begin
 22
 23
               C=A;
           end
 25
      end
      endmodule
```

Teniendo creados los modulos lo siguiente es crear el data path donde lo que utilizaremos es una instancia de cada modulo creado y hacer conexiones con cables.

```
ControlUnit controlUnitInstance(
                                                                      .OpCode(instruction[31:261).
                                                                      .AluC(controlunit_to_alucontrol_type),
                                                                      .EnW(controlunit_to_datamemory_enw),
Datapath.v
                                                                      .Mux1(controlunit_to_mux)
        timescale 1ns/1ns
       module Datapath(
                                                                      .UnitControlRequest(controlunit_to_alucontrol_type),
            //inputs
                                                                       .OpALU(alucontrol_to_alu_opalu)
            input [31:0] instruction
                                                                   RecordBank RecordBankInstance(
                                                                      .EnW(ControlUnit_to_rb_enw),
       wire [5:0]instruction_to_Control_Unit;
                                                                      .AR2(instruction[20:16]),
       //wires to RecordBank
       wire [4:0] instruction_to_rb_ar1;
       wire [4:0] instruction_to_rb_ar2;
                                                                      .DR2(rb_to_alu_dr2)
       wire [4:0] instruction_to_rb_aw;
       wire ControlUnit_to_rb_enw;
                                                                   ALU ALUinstance(
       wire [31:0] mux_to_rb_dw;
                                                                     .DR1(rb_to_alu_dr1),
                                                                      .DR2(rb_to_alu_dr2),
.ALUControl(alucontrol_to_alu_opalu),
       //wires to ALU
       wire [31:0] rb to alu dr1;
       wire [31:0] rb_to_alu_dr2;
       wire [2:0] alucontrol_to_alu_opalu;
       //wires to ALU Control
       wire [2:0] controlunit_to_alucontrol_type;
       wire [5:0] instruction_to_alucontrol_funct;
                                                                      .EnR(controlunit_to_datamemory_enr),
                                                                      .DW(datamemory_to_mux_datain)
       //wires to DataMemory
       wire [31:0] alu_to_datamemory_data;
       wire controlunit_to_datamemory_enw;
       wire controlunit_to_datamemory_enr;
                                                                      .A(datamemory_to_mux_datain),
.B(alu_to_datamemory_data),
       //wires to Mux
                                                                       .C(mux_to_rb_dw)
       wire controlunit_to_mux;
       wire [31:0] datamemory_to_mux_datain;
       wire [31:0] alu_to_mux_dataint;
```

Al tener eso listo nos pasaremos a ver si funciona

Comprobación de compilación

```
RecordBank.v
                                                 Verilog 0 11/07/2024 02:46:27 ...
ControlUnit.v
                                                  Verilog 1 11/07/2024 02:13:10 ...
ALU.v
                                                 Verilog 2 11/07/2024 02:13:13 ...
                                                 Verilog 3 11/07/2024 02:13:10 ...
ALUControl.v
DataMemory.v
                                                 Verilog 4 11/07/2024 02:44:30 ...
                                                 Verilog 5 11/07/2024 02:13:12 ...

■ Mux.v

                                                  Verilog 6 11/07/2024 02:25:46 ...
Datapath.v
                                                  Verilog 7
 tb_dp.v
                                                             11/07/2024 02:40:55 ...
```

Tb de datapath

Al comprobar su funcionamiento creamos un tb para probar el funcionamiento

```
tb_dp.v
      `timescale 1ns/1ns
      module tb_dp;
      reg [31:0] instruciontb;
  7 v Datapath dataPathIntance(
          .instruction(instructiontb)
     integer i;
      reg [31:0] setIntruction [0:20];
 14 v initial
             $readmemb("32instructions.txt", setIntruction);
             for(i = 0; i < 20; i = i + 1)
                     instruction(i);
                  end
              $finish;
          end
      endmodule
```

El tb recibe la información (instrucciones de un archivo llamada 32intrucions.txt)

Y el initial de banco de registros tiene una memoria que se llena con los números del uno al 31 tomandolos de otro txt

Para facilitar la creación de instrucciones se creo una gui con Python que nos ayuda a convertir las instrucciones de decimal a binario.

Creación y formato de nuestro convertidor de intrucciones

32	ADD
34	SUB
42	SLT
36	AND
37	OR
38	XOR
39	NOR


31	26	25	21	20	16	15	11	10	6	5	0
SPECIAL 000000		rs		rt			rd	0 00000		ADD 100000	
6		5		5			5	5		6	

Teniendo en cuenta el libro ADD es igual a 100000 en binario pero en decimal seria el 32 por lo que al poner el 32 y luego pasarlo a binario estaríamos representando la instrucción de add 32 = 100000 y se hace lo mismo con las otras operaciones.

En ese caso ese seria el numero que representa cada operación en decimal.

Para los siguientes caso utilizaremos nuestra GUI.py

Que nos abre lo siguiente



Al presionar leer el Excel nos muestra los datos leídos en consola

PS	C:\Us	ers\ala	n_\Des	ktop\[DataPath>	py .\GUI.py	
	ор б	rs 5	rt 5	rd 5	shawt 5	funct 6	
0	0	1	2	3	Θ	32	
1	0	1	2	4	Θ	34	
2	0	1	2	5	Θ	42	
3	Θ	1	2	6	Θ	36	
4	0	1	2	7	Θ	37	
5	0	1	2	8	Θ	38	
6	Θ	1	2	9	Θ	39	

Que efectivamente son los mimos que tenemos en el Excel

Α	В	C	D	E	F
op 6	rs 5	rt 5	rd 5	shawt 5	funct 6
0	1	2	3	0	32
0	1	2	4	0	34
0	1	2	5	0	42
0	1	2	6	0	36
0	1	2	7	0	37
0	1	2	8	0	38
0	1	2	9	0	39

Después presionamos el botol de crear instrucciones



Nos confirma que se guardaron en el .txt


Ahora checaremos el txt a ver si contiene las instrucciones



Esas son las instrucciones que utilizaremosen nuestro tb

Ahora nos pasamos a model sim a simular el tb del datapath

Donde tendremos 3 memorias




Una del banco de registros


Una de las instrucciones

Y otra de la memoria de datos

Simulamos y corremos



Al parecer todo bien pero tenemos que comprobar que es lo que tenemos al final después de correr todas las instrucciones



Esas son las instrucciones ingresadas

Lo siguiente es nuestro banco de registros



En donde se comprueba las operaciones que se hicieron

Y la memoria de datos queda vacia porque nunca habilitamos el escribir en ella. Por lo que es correcto que este vacia



CONCLUSIÓN

Estas tareas se ven complejas pero cuando se divide todo por bloques y se tiene todo organizado solo es y escribiendo poco a poco y la dificultan no aumenta mucho.

REFERENCIAS

MIPS® Architecture for Programmers Volume II-A: The MIPS32® Instruction Set Manual Document Number: MD00086 Revision 6.06 December 15, 2016