Centro universitario: CUCEI

Materia: Seminario de solución de problemas de arquitectura de computadoras

Alumno: Ramos Preciado Alan Josafat

Código: 218130165

Carrera: Ingeniería en informática (INNI)


título de investigación: fase 1

Reporte de fase 1

Se tienen los siguientes modulos.

√ Verilog 0	11/16/2024 11:38:40
✓ Verilog 1	11/16/2024 03:02:03
✓ Verilog 2	11/16/2024 11:19:35
✓ Verilog 3	11/16/2024 09:59:38
✓ Verilog 4	11/16/2024 11:20:18
√ Verilog 5	11/16/2024 03:43:24
✓ Verilog 6	11/16/2024 09:57:11
✓ Verilog 7	11/23/2024 09:11:21
✓ Verilog 8	11/23/2024 08:59:07
✓ Verilog 9	11/16/2024 11:42:05
✓ Verilog 10	11/16/2024 11:27:40
	Verilog 1 Verilog 2 Verilog 3 Verilog 4 Verilog 5 Verilog 6 Verilog 7 Verilog 8 Verilog 9


Que son los que tenemos en nuestro diagrama.



Probaremos cada uno de ellos.

Empezando con pc


Donde se comprueba que funciona como se espera.



Al cambiar el valor de clk se da el valor de entrada al de salida.


El siguiente será el modulo madd

Comprobamos.




Ahora con el mux

```
C: > Users > alan_ > Desktop > Fase1 > [] mux.v
       timescale 1ns/1ns
       module mux(
           //inputs
           input sel,
           input [31:0] A,
           input [31:0] B,
           //outputs
           output reg[31:0] C
       always @*
       begin
           if(sel)
           begin
                C=B;
           end
           else
           begin
                C=A;
           end
       end
       endmodule
```




Ahora para que sea mas facil solo se mostrar las campturas de los waves de cada modulo haciendo el proceso anterior y comprabando su funcionamiento correcto.


En lo siguiente comprabamos que nuestra memoria esta dividida en espacios de 8bit




En los cuales nuestra salida es la concatenación.




Nuestra posición 0 concatela los valores de las direcciones 0,1,2 y 3 modulo contron




Registros




And




Alucontrol




Alu



Aquí probaremos el pc, add, mux para comprobar que funcionen los 3 juntos




Después de compilar todo




Revisamos si existe algún error

```
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 05:13:50 on Nov 28,2024
# vlog -reportprogress 300 -work work C:/Users/alan_/Desktop/Fasel/registers.v
# -- Compiling module registers
#
# Top level modules:
# registers
# End time: 05:13:50 on Nov 28,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
```


Simulamos el tb de la fase 1



Agregamos al wave



Al parecer todo funciona pero tenemos que hacer una prueba



Esa instrucción



usamos nuestro codificador

Nos genera nuestra instrucción

```
dataintructionM.txt


1 000000000010001000101000001000000
2
```

La hacemos de 8bits



Y al simular nos dio el siguiente error

Guardo valores inválidos



Conclusión

Se vuelve mas sencillo hacer las instrucciones con el codificador y termina siendo algo complicado hacer los módulos que reúnen casi toda los mini módulos.