

Plano de Ensino

1) Identificação

Disciplina: INE5406 - Sistemas Digitais
Turma(s): 02208A, 02208B
Carga horária: 90 horas-aula Teóricas: 54 Práticas: 36
Período: 2º semestre de 2018

2) Cursos

- Ciências da Computação (208)
- Engenharia Eletrônica (235)

3) Requisitos

- EEL5105 - Circuitos e Técnicas Digitais

4) Ementa

Máquinas seqüenciais síncronas (Mealy e Moore) e sua representação (diagramas de transição e descrição em HDL). Síntese de circuitos seqüenciais (minimização e codificação de estados). Mapeamento e alternativas de implementação de máquinas de estado ("hardwired", PLA, ROM e PLD). Estudos de casos: controladores de memória, de interrupção, de DMA. Simulação de sistemas digitais descritos em HDL no nível de transferência entre registradores. CPU vista como um sistema digital (datapath e unidade de controle). Unidade de controle de uma CPU simples ("hardwired" e microprogramada).

5) Objetivos

Geral: Abordar aspectos da implementação física dos sistemas computacionais, complementando os assuntos abordados pela disciplina pré-requisito (EEL 5105 - Circuitos e Técnicas Digitais).

Específicos:

- Introduzir o modelo clássico de sistema digital (datapath x controle), relacionando-o com a organização de processadores.
- Estudar os princípios do projeto de sistemas digitais no nível RT (transferência entre registradores).
- Familiarizar o aluno com a descrição de sistemas digitais no nível RT.
- Familiarizar o aluno com o uso de uma linguagem de descrição de hardware (HDL) e com o fluxo de projeto de sistemas digitais, visando sua implementação em FPGAs.
- Fornecer ao aluno uma visão geral dos elementos envolvidos na exploração do espaço de soluções no projeto de sistemas digitais.

6) Conteúdo Programático

- 6.1) Formas de implementação de sistemas digitais. [3 horas-aula]
 - Soluções masked.
 - Componentes configuráveis (PLDs, SPLDs e FPGAs).
- 6.2) Projeto de unidade lógico-aritmética (ULA). [6 horas-aula]
 - Adição de números sem sinal.
 - Adição de números com sinal.
 - O somador paralelo ripple-carry.
 - O subtrator.
 - Somador-subtrator.
 - Overflow.
 - Funcionamento e características temporais de registradores.
- 6.3) Máquinas seqüenciais síncronas. [21 horas-aula]
 - Sincronismo com sinal de relógio (período, frequência, escorregamento).
 - Modelos de Moore e de Mealy: estrutura, representações do comportamento (equações de estados e de saídas, tabelas de transição, diagramas de estados).
 - Análise de circuitos seqüenciais síncronos.
 - Minimização e codificação de estados. Exemplos.

- Mapeamento e alternativas de implementação de máquinas de estado: "hardwired", PLA, ROM e PLD.
 - Estudos de caso: controladores de memória, de interrupção e de DMA.
- 6.4) Projeto de sistemas digitais no nível de transferência entre registradores (RT). [24 horas-aula]
- Componentes do nível RT.
 - O modelo clássico de sistema Digital: bloco operativo x bloco de controle (datapath x controle).
 - Estudos de caso e exploração do espaço de soluções.
 - Análise de custo x desempenho.
- 6.5) Uso de linguagem de descrição de hardware (HDL). [8 horas-aula]
- Estudo de caso (VHDL): histórico, construções da linguagem, comandos, processos.
 - Projeto de sistemas digitais com ferramentas computacionais.
 - Descrição de circuitos combinacionais com HDL, síntese e simulação para FPGAs.
- 6.6) Descrição de circuitos seqüenciais com HDL. [12 horas-aula]
- Síntese para FPGAs e simulação.
 - Estudos de caso.
- 6.7) Descrição de sistemas digitais no nível RT com HDL. [16 horas-aula]
- Síntese para FPGAs e simulação.
 - Exploração do espaço de soluções.

7) Metodologia

7.1. Instrumentos metodológicos

Os aspectos mais relevantes relacionados ao conteúdo da disciplina serão expostos e discutidos nas aulas teóricas utilizando projetor multimídia e transparências preparadas pelo professor (e/ou por estagiário de docência), apoiando-se no livro-texto adotado e na bibliografia complementar. Os conceitos apresentados serão ilustrados por meio de exemplos apresentados em sala de aula. Para a fixação destes conceitos, o professor disponibilizará listas de exercício, para serem resolvidas pelos alunos em horário extraclasse.

Os conceitos vistos nas aulas teóricas serão exercitados nas aulas de laboratório, as quais serão compostas de duas etapas: uma etapa inicial de instrução e uma etapa de experimentação. Na etapa de instrução serão apresentados e ilustrados os passos do fluxo de síntese no nível RT (Register Transfer) com ferramentas de EDA (Electronic Design Automation) e as características de uma linguagem de descrição de hardware (HDL). Na etapa de experimentação os alunos irão realizar um experimento utilizando as ferramentas de EDA, seguindo as orientações apresentadas pelo professor.

As aulas práticas em laboratório serão orientadas ao uso de técnicas adequadas à modelagem e descrição de circuitos e sistemas digitais em nível RT utilizando uma linguagem de descrição de hardware (HDL), ao uso de técnicas de simulação, análise de formas de onda e testes de hardware digital e ao uso prático de métodos de projeto de sistemas digitais visando o desenvolvimento de componentes de hardware digital que possam ser integrado a um sistema computacional em chip, o que resulta na realização de um projeto prático de um sistema digital. Os alunos deverão praticar esses aspectos tanto em laboratório quanto extraclasse.

Para a síntese no nível RT será utilizada a ferramenta Quartus II da empresa Altera (atual Intel FPGA), cuja versão de uso livre (WebEdition) mais recente pode ser obtida na página da própria empresa. Para a simulação e análise das formas de onda resultantes, será utilizada a ferramenta ModelSim, da empresa Mentor Graphics, em sua versão de uso livre, que também pode ser obtida na página da empresa.

Aos alunos que queiram aprofundar-se em tópicos avançados, sugere-se a leitura da bibliografia complementar.

Como instrumento metodológico adicional, os professores da disciplina disponibilizarão aos alunos uma faixa de horários semanais para atendimento extra-classe, informados via Moodle. O aluno que desejar ser atendido deverá solicitar agendamento por email com antecedência mínima de 24 horas. Conforme disponibilidade de vagas de monitor para o departamento INE, a disciplina poderá contar com um monitor para atendimento extra-classe em horários a serem divulgados via Moodle.

Para o corrente semestre, prevê-se a colaboração de estagiário de docência nas seguintes atividades:

- Auxiliar na preparação e/ou revisão de roteiros de experimentos para as aulas práticas;
- Auxiliar na preparação e aplicação de aulas teóricas;
- Colaborar com a preparação e aplicação das provas da disciplina;
- Atendimento de alunos para dirimir dúvidas referentes à modelagem de sistemas digitais com a linguagem HDL e ao uso das ferramentas de EDA Quartus II, da Altera, e ModelSim, da Mentor Graphics.
- Revisar a lista de exercícios, propondo atualizações e aperfeiçoamentos.

7.2 Pressupostos da metodologia

A metodologia adotada pressupõe que os alunos não se limitem a comparecer às aulas, mas utilizem para as atividades extraclasse associadas a esta disciplina (leituras, resolução de exercícios teóricos e exercícios com o uso da ferramenta de EDA) um número de horas superior ao número de horas-aula em sala de aula.

Pressupõe-se que os alunos tenham estudado o conteúdo utilizando a bibliografia indicada e tenham resolvido, como atividade extraclasse, todos os exercícios propostos pelo professor.

Para garantir a máxima concentração dos alunos durante as aulas e garantir a lisura do processo de avaliação, em nenhuma aula (expositiva, laboratório, ou avaliação) é permitido o uso de dispositivos pessoais móveis (celulares, smartphones, tablets, MP3 players e similares). Computadores pessoais somente poderão ser usados nas aulas práticas para a execução dos experimentos.

8) Avaliação

8.1. Instrumentos de avaliação

A avaliação da aprendizagem é realizada através de três provas escritas (P1, P2 e REC) e de uma atividade prática associada ao projeto de um sistema digital (R).

As duas primeiras provas (P1 e P2) são provas regulares e a última (REC) corresponde a uma prova de recuperação (conforme art. 70, § 2º, da Resolução 17/CUn/97), incluindo todo conteúdo programático.

Os tópicos do conteúdo programático serão assim avaliados:

- P1: Tópicos 6.1, 6.2, 6.3 (primeira parte) e 6.4 (primeira parte).
- P2: Tópicos 6.3 (segunda parte), e 6.4 (segunda parte).
- REC: Todos os tópicos, de 6.1 a 6.7

Para a realização das três provas, serão alocadas 9 horas-aula da carga da disciplina, assim distribuídas:

- P1: 3 horas-aula.
- P2: 3 horas-aula.
- REC: 3 horas-aula.

O projeto prático de um sistema digital (R) é uma avaliação regular e avalia a parte prática da disciplina, sendo realizado parcialmente durante as aulas de laboratório e principalmente como atividade extraclasse. A nota do projeto prático (R) é composta por entregas parciais associadas à especificação completa do sistema, sua e implementação e testes e à sua prototipação física e integração, além de eventuais exercícios práticos pontuais vinculados ao projeto e aos temas vistos nas aulas de laboratório, cujas notas irão compor parcialmente a nota do projeto prático de um sistema digital (R). O projeto prático será avaliado pelos seguintes critérios: Entregas parciais realizadas; Utilização correta da metodologia apresentada; Completude, corretude e descrição da especificação do sistema; Funcionamento correto de cada um dos componentes de hardware do sistema, devidamente comprovado por testbenches e simulações; Utilização correta das técnicas de descrição e modelagem em VHDL apresentadas; Integração do sistema digital a um sistema em chip e seu acesso por software; Atitudes, comportamentos e posturas demonstrados.

A nota final (NF) será calculada como função da frequência do aluno e das notas por ele obtidas nas provas e no projeto prático, conforme formalizado a seguir.

8.2. Critérios para aprovação ou reprovação

a) O aluno que não comparecer a no mínimo 75% das aulas será considerado reprovado por frequência insuficiente (FI), de acordo com o artigo 73, do Capítulo I, Seção IX do Regimento Geral da UFSC. Neste caso, NF = 0,0.

b) O critério para aprovação ou reprovação dos alunos com frequência suficiente (FS) baseia-se na média final (MF) assim calculada: $MF = (P1 + P2 + R) / 3$

c) Será considerado aprovado o aluno com FS e $MF \geq 6,0$. Neste caso, NF = MF.

d) Será considerado reprovado o aluno com FS e $MF < 3$. Neste caso, NF = MF.

Conforme parágrafo 2º do artigo 70 da Resolução 17/CUn/97, o aluno com frequência suficiente (FS) e média final no período (MF) entre 3,0 e 5,5 terá direito a uma nova avaliação ao final do semestre (REC), sendo a nota final (NF) calculada conforme parágrafo 3º do artigo 71 desta resolução, ou seja: $NF = (MF + REC) / 2$.

9) Cronograma

O cronograma detalhado de aulas e avaliações será publicado no Moodle/UFSC.

Para as turmas 02208A e 02208B, as três provas serão realizadas nas seguintes datas (sempre no horário das aulas teóricas): · P1: 17/09/2018. · P2: 12/11/2018. · REC: 26/11/2018. O projeto prático de um sistema digital (R) será realizado ao longo de todo o semestre, com 3 entregas parciais em datas definidas pelo professor, conforme o andamento da disciplina. Em princípio, essas datas devem ser 06/09, 10/11 e 22/11.

10) Bibliografia Básica

- KATZ, Randy; BORRIELLO, Gaetano. Contemporary Logic Design. 2nd Edition. -Upper Saddle River, NJ: Prentice Hall, 2005. 590p.

11) Bibliografia Complementar

- ASHEDEN, Peter J. The Student's Guide to VHDL. San Francisco, California: Morgan Kaufmann Publishers, 1998. 312p.
- BROWN, Stephen; VRANESIC, Zvonko. Fundamentals of Digital Logic with VHDL Design. 2nd Edition. New York: McGraw Hill, 2004. 939p.
- DEWEY, Allen. Analysis and Design of Digital Systems with VHDL. Boston: International Thomson Publishing, 1997. 682p.
- CARRO, Luigi. Projeto e Prototipação de Sistemas Digitais. Porto Alegre: Editora da Universidade (UFRGS), 2001.
- PEDRONI, Volnei. Circuit Design with VHDL. Cambridge, MA: MIT Press, 2004. 363p.
- YALAMANCHILI, Sudhakar. Introductory VHDL: From simulation to synthesis. Upper Saddle River: Prentice Hall, 2001. 401p.
- UYEMURA, John P. Sistemas Digitais: uma abordagem integrada. São Paulo: Pioneira Thomson Learning, 2002. 433p.