Universidad Autónoma de Baja California Facultad de Ciencias Químicas e Ingeniería



CIRCUITOS DIGITALES AVANZADOS

Practica 6 Dispositivos Programables

Docente: Lara Camacho Evangelina

Alumnos:

Gómez Cárdenas Emmanuel Alberto 1261509

27/MAYO/2021

Gómez Cárdenas Emmanuel Alberto

Contenido

OBJETIVO.		3				
EQUIPO		3				
FUNDAMEN	NTO TEORICO	3				
Field Prog	grammable Gate Array (FPGA)	3				
Arquitectu	ura de FPGAs Xilinx	4				
Lut	6					
Flip-Flop	6					
Bloque D	6					
Elementos de almacenamiento						
FPGA y Procesadores						
Field Programmable Analog Array (FPAA)						
DESARROLLOSimulación8						
Simulació	on8					
Medio S	Sumador	8				
Medio Sumador (Test Bench)						
Medio Sumador (Simulación)						
Sumador Completo						
Sumad	dor Completo (Test Bench)	9				
Sumador Completo (Simulación)						
Investigad	ción	10				
Síntesis	s:	10				
Implementación:						
CONCLUSIONES						
REFERENCIAS						

OBJETIVO

Diseñar circuitos combinacionales en dispositivos programables FPGA.

EQUIPO

Computadora con el compilador Xilinx Vivado u otro software para desarrollo de código para FPGAs.

FUNDAMENTO TEORICO

Field Programmable Gate Array (FPGA)

Los dispositivos programables FPGA ofrecen un número grande de bloques lógicos (Logic blocks) que contienen circuitos de lógica combinacional y registrada que se pueden programar de forma independiente. También, contienen un conjunto de bloques de entrada y salida (I/O) que pueden ser configurados como entrada fija, salida fija o bidireccionales. Las salidas tienen capacidad para operar como de tres estados y los registros pueden ser usados para retener datos de entrada o salida. Una arquitectura general de FPGAs es mostrada en la Fig. 1. Todos los bloques lógicos y de entrada y salida pueden ser interconectados por programación para implementar virtualmente cualquier circuito. La capacidad de programar las interconexiones se logra por medio de líneas que circulan a través de los renglones y columnas en los canales entre los bloques lógicos.




Figura 1. Arquitectura general de FPGAs.

Existen diferentes arquitecturas específicas de FPGAs y los datos que definen las conexiones programables son almacenados usando diferentes tecnologías, tales como SRAM, EEPROM, EEPROM flash y antifuse. El método de SRAM carga los datos a la RAM volátil desde una ROM externa cuando se conecta energía al dispositivo. Los métodos de EEPROM y flash trabajan de forma similar a los GAL. Tecnologías antifuse usan una conexión que está abierta hasta que se aplica un pulso de programación que causa que se pongan en corto. Es justo lo opuesto a fuse y de igual manera es reversible. Algunas FPGAs incluyen grandes bloques de memoria, otros no. Algunas usan arreglos de términos de producto para general expresiones SOP como los GAL, otros usan un enfoque de tabla de búsqueda (lookup tables, LUT). Como se puede ver, el campo de las FPGAs es diverso y cambia constantemente.

Arquitectura de FPGAs Xilinx

La estructura básica de una FPGA está compuesta de los siguientes elementos:

- Look-up table (LUT): Tabla de búsqueda, este elemento se encarga de las operaciones lógicas.
- Flip-flop: Este elemento de registro almacena los resultados del LUT.
- Conexiones: Conectan elementos entre sí.
- Pads de Entrada/Salida (I/O): Puertos físicos que envían datos dentro y fuera de la FPGA.

La combinación de estos elementos resulta en la arquitectura básica de FPGAs mostrada en la Fig. 2. A pesar de que está estructura es suficiente para implementar cualquier algoritmo, la eficiencia de la implementación está limitada en términos de rendimiento computacional, recursos requeridos y frecuencia de reloj alcanzable.




Figura 2. a) Estructura de una FPGA, b) Algunos componentes en un Configurable Logic Block (CLB).

FPGAs contemporáneas incorporan los elementos básicos junto con bloques adicionales de computación y almacenamiento que incrementan la densidad computacional y la eficiencia del dispositivo. Estos elementos adicionales son:

- Memorias embebidas para almacenamiento distribuido.
- Phase-locked loops (PLLs) para configurar la FPGA a diferentes velocidades de reloj.
- Transceivers serie de alta velocidad.
- Controladores de memoria.
- Bloques de Multiplicación-Suma.

La combinación de estos elementos provee a la FPGA con la flexibilidad de implementar cualquier algoritmo de software que se ejecuta en procesadores y resulta en la arquitectura contemporánea de FPGAs que se muestra en la Fig. 3.




Figura 3. Arquitectura contemporánea de FPGAs.

Es el bloque de construcción básico en FPGAs y es capaz de implementar cualquier función lógica de N variables booleanas. Esencialmente, este elemento es una tabla de verdad en la cual diferentes combinaciones de las entradas implementan diferentes funciones para producir valores de salida. El límite en la tabla de verdad es N, donde N representa el número de entradas al LUT. Para el LUT general de N entradas, el número de localidades de memoria accedidas por la tabla es 2^N , el cual permite que la tabla implemente 2^{N^V} funciones. Un valor típico de N para FPGAs del fabricante Xilinx es 6.

Lut

La implementación en hardware de un LUT puede ser pensada como una colección de celdas de memoria conectadas a un conjunto de multiplexores. Las entradas al LUT actúan como bits selectores en el multiplexor para seleccionar el resultado. Es importante tener esta representación en mente ya que un LUT puede ser usado tanto como un elemento de almacenamiento o como un motor de cálculo. La Fig. 4 muestra esta representación funcional del LUT.




Figura 4. Representación funcional de un LUT como una colección de celdas de memoria.

Flip-Flop

Es la unidad básica de almacenamiento dentro de una FPGA. Este elemento siempre está emparejado con un LUT para asistir en la canalización lógica y almacenamiento de datos.

Bloque DSP

Es el bloque computacional más complejo en una FPGA, el cual se muestra en la Fig. 5. Consiste en una Unidad Aritmética y Lógica (ALU) compuesta de una cadena de tres bloques diferentes: una unidad de suma/resta, conectada a un multiplicador, que está conectado a un motor de suma/resta/acumulación final. Esta cadena permite a una sola unidad DSP implementar funciones de la forma:

$$p = a x (b + d) + c$$

 o
 $p += a x (b + d)$




Figura 5. Estructura de un bloque DSP.

Elementos de almacenamiento

El dispositivo FPGA incluye elementos de memoria empotrados que pueden ser usados como memoria de acceso aleatorio (RAM), memoria de solo lectura (ROM) o registros de corrimiento. Estos elementos son bloques de RAM (BRAMs), bloques UltraRAM (URAMS), LUTs y registros de corrimiento (SRLs).

BRAMs pueden implementar ya sea una ROM o una RAM, la única diferencia es cuándo son escritos los datos. En una implementación de RAM, los datos pueden ser escritos y leídos en cualquier tiempo en la ejecución. En cambio, en una implementación de ROM, los datos solo se pueden leer durante la ejecución. Los datos se escriben en ROM como parte de la configuración del dispositivo y no pueden ser modificados. Los bloques UltraRAM son RAM síncronas que proveen mucha más capacidad que las BRAM.

Como se describió anteriormente, el LUT es una pequeña memoria en la cual el contenido de una tabla de verdad es escrito durante la configuración del dispositivo. Debido a su flexibilidad, pueden ser usados como bloques de memoria, comúnmente llamados memorias distribuidas. Es la memoria más rápida en el dispositivo FPGA ya que puede ser instanciada en cualquier parte de su estructura.

FPGA y Procesadores

Un procesador, sin importar su tipo, ejecuta un programa como una secuencia de instrucciones, es decir, ejecuta una instrucción tras otra. La latencia computacional de cada instrucción no es igual entre tipos de instrucciones. Por ejemplo, dependiendo en donde se encuentre un operando, las instrucciones toman un número diferente de ciclos en completarse. Si está en la caché del procesador, la instrucción se puede completar en unas decenas de ciclos de reloj. Si está en memoria RAM DDR, las instrucciones podrían requerir cientos o miles de ciclos de reloj. Y si estuviera en el disco duro, las instrucciones tardarían aún más.

FPGAs son estructuras de inherente procesamiento paralelo capaces de implementar cualquier función aritmética o lógica que pueda ejecutarse en un procesador. Una FPGA también difiere de un procesador en la arquitectura de memoria y en el costo de los accesos a memoria. Los compiladores para FPGAs son capaces de organizar las memorias como múltiples bancos de almacenamiento lo más cercanos posibles al punto en donde se van a usar en el circuito. Esto resulta en un instantáneo ancho de banda de memoria, que excede por mucho al de un procesador.

Field Programmable Analog Array (FPAA)

Es un circuito integrado con una colección de bloques de construcción análogos interconectados, que logran una reconfigurabilidad similar a las FPGAs. Son la contraparte análoga de FPGAs. A diferencia de ellas, las FPAAs tienden a estar orientadas a tareas específicas en lugar de ser de propósito general, se usan en circuitos tales como diseño de filtros.

DESARROLLO

Simulación

Medio Sumador

```
Project Summary × medio_sumador_tb.vhd × medio_sumador.vhd ×
                                                                                                                                                              2 0 0
D://Pablo/Desktop/Universidad/5 Semestre/Circuitos Digitales Avanzados/Practicas/Practica 6/medio_sumador/medio_sumador.srcs/sources_1/new/medio_sumador.vhd
Q 🗎 4 * X 🖺 🛍 X // 👪 Q
1 🖨 ----
21
22
23
     library IEEE:
     use IEEE.STD_LOGIC_1164.ALL;
25 -- Uncomment the following library declaration if using
26 | 27 |
     -- arithmetic functions with Signed or Unsigned values
     --use IEEE.NUMERIC_STD.ALL;
29 -- Uncomment the following library declaration if instantiating
    -- any Xilinx leaf cells in this code.
--library UNISIM;
32 -- use UNISIM. VComponents.all;
34 🖰 entity medio_sumador is
        Port ( a : in STD_LOGIC;
b : in STD_LOGIC;
suma : out STD_LOGIC;
                acarreo : out STD_LOGIC);
39 @ end medio_sumador;
41 architecture rtl of medio_sumador is
42 |
43 | begin
45
                 <= a xor b:
         acarreo <= a and b;
48 🖨 end rtl;
```


Medio Sumador (Test Bench)

```
Project Summary × medio_sumador_tb.vhd × medio_sumador.vhd ×
                                                                       54 begin
 D:/Pablo/Desktop/Universidad/5 Semestre/Circuitos Digitales Avanzados/Practicas/Practica 6/
                                                                       55
 Q 📓 🐟 🥕 🕻 🖺 🖒 🗶 // 🖩 🔉
                                                                       56 🖯
                                                                                  uut : medio_sumador
                                                                       57
                                                                                  port map (
                                                                       58
                                                                                        a => s_a,
                                                                                        b => s_b,
                                                                       59
     library IEEE:
                                                                       60
                                                                                       suma => s_suma,
    use IEEE.STD_LOGIC_1164.ALL;
                                                                       61
                                                                                        acarreo => s_acarreo
 25 -- Uncomment the following library declaration if using
                                                                       62 🖨
     -- arithmetic functions with Signed or Unsigned values
                                                                                        );
     --use IEEE.NUMERIC_STD.ALL;
                                                                       63
                                                                       64 🖨
                                                                                 process is
 29 -- Uncomment the following library declaration if instantiating
 30 -- any Xilinx leaf cells in this code.
31 --library UNISIM;
                                                                       65 1
                                                                                       s_a <= '0';
                                                                       66
 32 -- use UNISIM. VComponents.all;
                                                                       67
                                                                                        s_b <= '0';
 34 
entity medio_sumador_tb is
                                                                                        wait for 100 ns;
                                                                       68
                                                                       69
                                                                                       s a <= '0';
 36 end medio_sumador_tb;
                                                                                        s_b <= '1';
                                                                       70
 38 🖨 architecture rtl of medio_sumador_tb is
                                                                       71
                                                                                        wait for 100 ns:
          component medio_sumador
                                                                       72
                                                                                        s_a <= '1';
                                                                                        s_b <= '0';
 41
                                                                       73
           a : in std_logic;
b : in std_logic;
suma : out std_logic;
                                                                       74
                                                                                        wait for 100 ns;
 43
                                                                       75
                                                                                        s_a <= '1';
            acarreo : out std_logic
 45
                                                                       76
                                                                                        s b <= '1';
 47 🖨
                                                                       77
         end component;
                                                                                        wait for 100 ns;
                                                                       78 🖨
                                                                                   end process;
         signal s_a : std_logic := '0';
signal s_b : std_logic := '0';
signal s_suma : std_logic;
signal s_acarreo : std_logic;
 49
 50
                                                                       79
 51
                                                                       80 \( \end \) end rtl;
```

Medio Sumador (Simulación)



Sumador Completo



Sumador Completo (Test Bench)

```
D:/Pablo/Desktop/Universidad/5 Semestre/Circuitos Digitales Avanzados/Practicas/Practica 6/s
                                                                                                                                                                            wait for 100 ns;
s_a <= '1';
s_b <= '1';
s_c <= '1';
wait for 100 ns;
                                                                                                        58 (P)
                                                                                                                    uut : sumador_completo
Q 🕍 🔸 🥕 🔏 🖺 🛍 🗶 // 🎟 🔉
                                                                                                                    port map (
                                                                                                                        a => s_a,
b => s_b,
c => s_c,
                                                                                                        62
                                                                                                                                                           101 🖨
                                                                                                                                                                        end process:
21
                                                                                                        63
                                                                                                                                                          103 🖨 end rtl;
                                                                                                                          acarreo => s_acarreo
       use IEEE.STD_LOGIC_1164.ALL;
                                                                                                        66
25 ⊖ -- Uncomment the following library declaration if using 26 | -- arithmetic functions with Signed or Unsigned values
                                                                                                                    process is
       --use IEEE.NUMERIC STD.ALL;
                                                                                                        69
                                                                                                                        s_b <= '0';
s_c <= '0';
29
       -- Uncomment the following library declaration if instantiating
       -- any Xilinx leaf cells in this code.
                                                                                                        71
72
                                                                                                                         wait for 100 ns;
31
       --library UNISIM;
 32 -- use UNISIM. VComponents.all;
                                                                                                                          s_a <= '0';
s_b <= '0';
s_c <= '1';
34 - entity sumador_completo_tb is
                                                                                                        75
76
77
78
79
80
                                                                                                                          wait for 100 ns;
 36 end sumador_completo_tb;
                                                                                                                          s a <= '0';
                                                                                                                          s_b <= '1';
 38 architecture rtl of sumador_completo_tb is
                                                                                                                          s_c <= '0';
                                                                                                                          wait for 100 ns;
             component sumador_completo
                                                                                                                          s_a <= '0';
s_b <= '1';
s_c <= '1';
                                                                                                        81
82
41
            Port (
                b : in std_logic;
c : in std_logic;
43
                                                                                                                          wait for 100 ns;
s_a <= '1';
                                                                                                        84
85
 45
                suma : out std_logic;
acarreo : out std_logic
                                                                                                                          s_b <= '0';
s_c <= '0';
wait for 100 ns;
46
47
48 🖨
            end component;
                                                                                                        89
90
                                                                                                                          s_a <= '1';
49
                                                                                                                          s_b <= '0';
50
            signal s_a : std_logic := '0';
            signal s_0 : std_logic := '0';
signal s_c : std_logic := '0';
signal s_suma : std_logic;
signal s_scarreo : std_logic;
                                                                                                                          s_c <= '1';
52
53
                                                                                                                          wait for 100 ns;
                                                                                                                        s_a <= '1';
s_b <= '1';
54
55
                                                                                                                          s c <= '0';
56
       begin
```

Sumador Completo (Simulación)

Name					700.000 ns	800.000 ns
los_a	0					
14 s_b	1					
16 s_c	0					
le s_suma	1					
& s_acarreo	0			7		

Investigación

 Describa detalladamente en que consiste cada una de las etapas, que reciben y que producen como salida.

Síntesis:

El proceso síntesis, verifica la sintaxis del código y analiza la jerarquía del diseño, lo cual asegura que el diseño este optimizado para la arquitectura de diseño que ha seleccionado. El netlist resultante se guarda en un archivo NGC para Xilinx Synthesis Technology o en uno EDIF para Precision o Synplify.

Implementación:

El proceso de implementación consiste en tres pasos:

Traducción:

Este proceso es un paso importante en el proceso de implementación ya que fusiona todas las "netlist" de entrada, las restricciones de diseño del archivo NGC o EDIF y genera un archivo NGD (Native Generic Database [base de datos genérica nativa de Xilinx]) que describe el diseño lógico reducido a primitivas de Xilinx.


Mapeo:

Este proceso mapea toda la lógica definida por un archivo NGD en elementos FPGA, como CLB e IOB. El diseño de salida es un archivo de descripción de circuito nativo (Native Circuito Description, NCD) el cual representa físicamente el diseño asignado a los componentes en XILINX FPGA.

Ruteo de componentes:

El proceso de ruteo de componentes toma el archivo NCD mapeado y describe varios procesos en los que los elementos del "netlist" se ubican físicamente y se asignan a los recursos físicos de la FPGA.

2. Realice un mapa conceptual donde indique las características y capacidades del dispositivo FPGA que se usó en esta práctica.



3. ¿Qué es un archivo test bench y por qué es importante realizarlo?

Un test bench son piezas de código HDL que se utiliza durante la simulación FPGA o ASIC. Este código le permite proporcionar un conjunto documentado y repetitivo de estímulos que es portátil a través de diferentes simuladores. La simulación es importante ya que genera la posibilidad de revisar el diseño y asegurarse que hace lo que se espera que haga. Se debe intentar crear todas las condiciones posibles de entrada para verificar cada caso del proyecto.

CONCLUSIONES

Gómez Cárdenas Emmanuel Alberto:

En esta práctica aprendimos a programas y simular los FPGAs con la utilización del programa Vivado. Gracias a la práctica realizada logramos entender más el funcionamiento y la utilidad de los FPGAs, en específico del XC7A100T.

REFERENCIAS

ISE Design Suite. (2021). Retrieved 27 May 2021, from https://www.xilinx.com/products/design-tools/ise-design-suite.html

fpga4fun.com - FPGA software 5 - FPGA synthesis and place-and-route. (2021). from https://www.fpga4fun.com/FPGAsoftware5.html

Implementation Overview for FPGAs. (2021). from

https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ise_c_i mplement_fpga_design.htm

Mouser Electronics, Inc. México. (2021). from

https://www.mouser.mx/new/xilinx/xilinx-artix-7-

fpgas/https://www.nandland.com/articles/what-is-a-testbench-fpga.html.

Running the Map Process. (2021). from

https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/pp_p_process_mapping.htm

Running the Synthesis Process. (2021). from

https://www.xilinx.com/support/documentation/sw_manuals/xilinx10/isehelp/pp_process_synthesize.htm

Translate Process. (2021). From

https://www.xilinx.com/support/documentation/sw_manuals/xilinx10/isehelp/pp_n_process_translate.htm