

Universidad Autónoma de Baja California
Facultad de Ciencias Químicas e Ingeniería



CIRCUITOS DIGITALES AVANZADOS

Practica 8

Unidad Aritmética y Lógica en Dispositivos Programables

Docente: Lara Camacho Evangelina

Alumnos:

Gómez Cárdenas Emmanuel Alberto **1261509**

Contenido

Objetivo	2
Equipo	2
Fundamento teórico	2
Desarrollo	3
ALU	6
CONCLUSIONES	8

Objetivo

Simular una Unidad Aritmética y Lógica en dispositivos programables FPGA.

Equipo

Computadora con el IDE Xilinx Vivado u otro software para desarrollo de código para FPGAs.

Fundamento teórico

Una Unidad Aritmética y Lógica (ALU) es un circuito combinacional que realiza operaciones aritméticas y lógicas sobre números enteros, denominados operandos. La ALU es uno de los componentes básicos de los procesadores.




Figura 1. ALU.

Una ALU recibe las siguientes entradas:

- Operandos.
- Acarreo de entrada.
- Función. Este es un código que permite seleccionar la operación que va a realizar la ALU. La cantidad de bits de función determina el número máximo de operaciones diferentes que la ALU puede realizar. Si los bits de función son N, la

ALU puede realizar máximo 2N operaciones diferentes.

Una ALU produce las siguientes salidas:

- Resultado de la operación.
- Bits de estado del resultado. También denominados banderas, estos bits son señales individuales del estado del resultado de la última operación realizada por la ALU. Algunos de ellos son: acarreo de salida, sobreflujo, signo, cero y paridad. Cuando la condición asociada a la bandera ocurre, el bit de bandera se activa. Por ejemplo, si existe un sobreflujo después de una operación aritmética, la bandera de sobreflujo se activa, de lo contrario se desactiva.

Desarrollo

- Revise los siguientes videos sobre los componentes de un sistema computarizado. Favor de revisarlos en el orden indicado:

1. **ALU:** <https://youtu.be/1l5ZMmrOfnA>
2. **Registros y memoria:** <https://youtu.be/fpnE6UAfbtU>
3. **CPU:** <https://youtu.be/FZGugFqdr60>

- Cree en Vivado un nuevo proyecto de código VHDL llamado ALU donde implemente una ALU para operandos de 32 bits.




Figura 2. Símbolo de la ALU. La ALU debe tener las siguientes funciones:

Función	Operación	Descripción
0	AND A,B	$R = A \wedge B$
1	OR A,B	$R = A \vee B$
2	XOR A,B	$R = A \oplus B$
3	NOT A	$R = \overline{A}$
4	ADD A,B	$R = A + B$
5	ADC A,B	$R = A + B + Cin$
6	SUB B,A	$R = B - A$
7	SBB B,A	$R = B - A - Cin$
8	INC A	$R = A + 1$
9	DEC A	$R = A - 1$
A	SHL A	<p>Corrimiento a la izquierda de A. Desplaza los bits de A una posición a la izquierda y coloca un 0 en la posición menos significativa. El anterior bit más significativo se descarta de A y se coloca en Cout.</p> <p><i>Ejemplo:</i> Sea A = 1010 1101. Se realiza SHL A. El resultado es: A = 0101 1010. Cout = 1.</p>

B	SHR A	<p>Corrimiento a la derecha de A. Desplaza los bits de A una posición a la derecha y coloca un 0 en la posición más significativa. El anterior bit menos significativo se descarta de A y se coloca en Cout.</p> <p><i>Ejemplo:</i> Sea A = 1010 1101. Se realiza SHR A. El resultado es: A = 0101 0110. Cout = 1.</p>
C	ROL A	<p>Rotación a la izquierda de A. Desplaza los bits de A una posición a la izquierda y coloca el bit más significativo en la posición menos significativa. El bit más significativo se copia a Cout. Puede considerarse como un <i>corrimiento circular a la izquierda</i>, donde en lugar de insertar siempre un cero, se inserta el bit <u>más significativo</u>.</p> <p><i>Ejemplo:</i> Sea A = 1010 1101. Se realiza ROL A. El resultado es: A = 0101 1011. Cout = 1.</p>
D	ROR A	<p>Rotación a la derecha de A. Desplaza los bits de A una posición a la derecha y coloca el bit menos significativo en la posición más significativa. El bit menos significativo se copia a Cout. Puede considerarse como un <i>corrimiento circular a la derecha</i>, donde en lugar de insertar siempre un cero, se inserta el bit <u>menos significativo</u>.</p> <p><i>Ejemplo:</i> Sea A = 1010 1101. Se realiza ROR A. El resultado es: A = 1101 0110. Cout = 1.</p>

Tabla 1. Funciones de la ALU. La ALU debe contar con los siguientes bits de estado:

Cin: Acarreo de entrada.

Cout: Acarreo de salida.

Z: Cero. Se activa si el resultado es cero.

Ov: Sobreflujo

P: Paridad. Se activa si el resultado tiene un número par de bits activos.

Después de realizar una operación aritmética, los bits **Cout**, **Z**, **Ov** y **P** son actualizados para reflejar el estado de **R**.

Después de realizar una operación lógica, **Z** y **P** son actualizados para reflejar el estado de **R**. Los bits **Cout** y **Ov** son puestos en cero.

ALU

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_UNSIGNED.ALL;
4  use IEEE.NUMERIC_STD.ALL;
5
6  entity ALU is
7  generic (
8    constant N: natural := 1; -- number of shifted or rotated bits
9    constant nBits: integer := 32
10 );
11 Port (
12   A, B : in  STD_LOGIC_VECTOR(nbits-1 downto 0); -- 2 inputs 32-bit
13   ALU_Opc : in  STD_LOGIC_VECTOR(3 downto 0); -- 1 input 4-bit for selecting function
14   ALU_Out : out STD_LOGIC_VECTOR(nbits-1 downto 0); -- 1 output 32-bit
15   Cout : out std_logic; -- Carry Out flag
16   Cin : in std_logic;
17   Parity : out std_logic;
18   Overflow: out std_logic;
19   Zero : out std_logic
20 );
21 end ALU;
22
23 architecture Behavioral of ALU is
24
25   signal tmp : std_logic_vector (nBits downto 0);
26   signal temp2 : std_logic_vector (nBits-1 downto 0);
27   signal temp3 : std_logic_vector (nBits-1 downto 0);
28   signal temp4 : std_logic_vector (nBits downto 0);
29
30 begin
31   process(A,B,ALU_Opc, Cin)
32   begin
33     case(ALU_Opc) is
34       when "0000" => -- Logical and
35         ALU_Out <= A and B;
36       when "0001" => -- Logical or
37         ALU_Out <= A or B;
38       when "0010" => -- Logical xor
39         ALU_Out <= A xor B;
40       when "0011" => -- Logical not
41         ALU_Out <= not A;
42       when "0100" => -- Addition
43         ALU_Out <= A + B ;
44       when "0101" => -- Addition with carry
45         ALU_Out <= A + B + Cin;
46       when "0110" => -- Subtraction
47         ALU_Out <= A - B - Cin ;
48       when "0111" => -- Subtraction with carry
49         ALU_Out <= A - B ;
50       when "1000" => -- Inc A
51         ALU_Out <= A + 1 ;
52       when "1001" => -- Dec A
53         ALU_Out <= A - 1 ;
54       when "1010" => -- Logical shift left
55         ALU_Out <= std_logic_vector(unsigned(A) sll N);
56       when "1011" => -- Logical shift right
57         ALU_Out <= std_logic_vector(unsigned(A) srl N);
58       when "1100" => -- Rotate left
59         ALU_Out <= std_logic_vector(unsigned(A) rol N);
60       when "1101" => -- Rotate right
61         ALU_Out <= std_logic_vector(unsigned(A) ror N);
62       when others => ALU_Out <= A + B ;
63     end case;
64   end process;
65
66   tmp <= ('0' & A) + ('0' & B);
67   Cout <= tmp(8); -- Cout flag
68   Overflow <= tmp(8); -- Ov flag
69
70 end Behavioral;

```

ALU_tb

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_UNSIGNED.ALL;
4  use IEEE.NUMERIC_STD.ALL;
5
6  ENTITY tb_ALU IS
7  END tb_ALU;
8
9  ARCHITECTURE behavior OF tb_ALU IS
10     constant nBits: integer := 32;
11     -- Component Declaration for the Unit Under Test (UUT)
12
13     COMPONENT ALU
14
15     PORT(
16         A      : IN    std_logic_vector(nBits-1 downto 0);
17         B      : IN    std_logic_vector(nBits-1 downto 0);
18         ALU_Opc : IN    std_logic_vector(3 downto 0);
19         ALU_Out : out   std_logic_vector(nBits-1 downto 0);
20         Cout    : out   std_logic;
21         Cin     : in    std_logic;
22         Parity  : out   std_logic;
23         Overflow: out   std_logic;
24         Zero    : out   std_logic
25     );
26
27     END COMPONENT;
28
29     --Inputs
30     signal A      : std_logic_vector(nBits-1 downto 0) := (others => '0');
31     signal B      : std_logic_vector(nBits-1 downto 0) := (others => '0');
32     signal ALU_Opc : std_logic_vector(3 downto 0)      := (others => '0');
33     signal Cin     : std_logic;
34
35     --Outputs
36     signal ALU_Out : std_logic_vector(nBits-1 downto 0);
37     signal Cout    : std_logic;
38     signal Parity  : std_logic;
39     signal Overflow: std_logic;
40     signal Zero    : std_logic;
41     signal i       : integer;
42
43 BEGIN
44
45     -- Instantiate the Unit Under Test (UUT)
46     uut: ALU PORT MAP (
47         A      => A,
48         B      => B,
49         ALU_Opc => ALU_Opc,
50         ALU_Out => ALU_Out,
51         Cout    => Cout,
52         Cin     => Cin,
53         Parity  => Parity,
54         Overflow=> Overflow,
55         Zero    => Zero
56     );
57
58     -- Stimulus process
59     stim_proc: process
60     begin
61         A <= x"12345678";
62         B <= x"FEDCBA98";
63         ALU_Opc <= x"0";
64         Cin <= '1';
65         Zero <= '0';
66         Parity <= '0';
67         Overflow <= '0';
68         wait for 100 ns;
69         for i in 0 to 15 loop
70             ALU_Opc <= ALU_Opc + x"1";
71             if ALU_Out = x"0" then
72                 Zero <= '1';
73             else
74                 Zero <= '0';
75             end if;
76             wait for 50 ns;
77         end loop;
78         A <= x"55555555";
79         B <= x"AAAAAAA";
80         wait;
81     end process;
82
83 END;

```

CONCLUSIONES

La ALU es de los componentes más importantes de un procesador ya que realiza todas las operaciones aritméticas y lógicas, después de esta práctica logramos aplicar nuestros conocimientos sobre la ALU y lo que hemos aprendido sobre VHDL.