Universidad Autónoma de Baja California Facultad de Ciencias Químicas e Ingeniería



CIRCUITOS DIGITALES AVANZADOS

Practica 7 Dispositivos Programables

Docente: Lara Camacho Evangelina

Alumnos:

Gómez Cárdenas Emmanuel Alberto 1261509

Contenido

OBJETIVO	3
EQUIPO	3
FUNDAMENTO TEORICO	3
Flujo de datos	3
Estructura WITH - SELECT - WHEN	4
Estructura PROCESS	5
Estructura IF - THEN - ELSE	7
Estructura WHEN - CASE	8
Estructura LOOP	8
Desarrollo	10
Parte 1. Contador	10
Codigo ContadorModuloM	10
Codigo ContadorModuloM_tb	11
Simulación ContadorModuloM	11
Parte 2. Registro de desplazamiento	12
Código RegistroDesplazamiento	12
Código RegistroDesplazamiento_tb	13
Simulación Registro de desplazamiento	14
Parte 3. Sumador en serie	15
Codigo SumadorSerie	15
Codigo SumadorSerie_tb	16
Registro de desplazamiento	18
Flip flop tipo D	19
Simulación SumadorSerie 3 bits	20
Simulación SumadorSerie 4 bits	20
Simulación SumadorSerie 5 bits	20
CONCLUSIONES	21

OBJETIVO

Diseñar circuitos secuenciales en dispositivos programables FPGA.

EQUIPO

Computadora con el IDE Xilinx Vivado u otro software para desarrollo de código para FPGAs.

FUNDAMENTO TEORICO

Flujo de datos

Cuando se desarrollan programas en VHDL u otro lenguaje de descripción de hardware, hay que recordar que la ejecución no va a ser igual a la de un programa de computadora. El código en VHDL <u>describe hardware</u>, no una serie de instrucciones de un procesador. Un circuito electrónico puede contener elementos que ejecutan acciones al mismo tiempo, en paralelo. Por ejemplo, en el medio sumador de la Fig. 1, las entradas A y B se aplican a dos compuertas lógicas, XOR y AND, y cada una obtiene una salida. Estas dos acciones son ejecutadas en paralelo y es a lo que se le llama <u>concurrencia</u>.




Figura 1. Medio sumador.

El lenguaje VHDL es concurrente, por lo tanto, no ejecuta las instrucciones en el orden en que están escritas. Habiendo dos o más instrucciones, no las ejecuta una tras la otra, sino que éstas pueden ejecutarse a la vez.

La instrucción básica en la ejecución concurrente es la asignación de señales por medio del símbolo <=, tal como se vio en la práctica anterior con el medio sumador:

```
suma <= a xor b;
acarreo <= a and b;</pre>
```

Existen además otras estructuras de alto nivel que facilitan la asignación de señales con base al cumplimiento de ciertas condiciones, estas son **WHEN - ELSE** y **WITH - SELECT - WHEN**.

Estructura WHEN - ELSE

Sentencia de selección múltiple. Su sintaxis es:

Un ejemplo de uso:

```
z <= "00" WHEN a = b ELSE
    "10" WHEN a > b ELSE
    "11";
```

Siempre tiene que haber una asignación de valor, por lo tanto, cuando una condición no va a generar cambios en la señal, se usa la palabra reservada **UNAFFECTED**.

```
z <= a WHEN b = '1' ELSE UNAFFECTED;</pre>
```

Estructura WITH - SELECT - WHEN

Es similar a la estructura switch de los lenguajes de programación para computadoras.

Realiza la asignación en base al estado de una señal. Su sintaxis es:

Un ejemplo de uso:

En la estructura **WITH - SELECT - WHEN**, todos los estados posibles de la señal de control

(señal_1 en la descripción) deben ser incluidos en el conjunto de opciones y no deben repetirse. A diferencia, en la estructura **WHEN_ELSE** no es forzoso incluir

todos los posibles estados, incluso puede operar con expresiones con diferentes argumentos, como se ve en el ejemplo:

Estructura PROCESS

Esta estructura es concurrente respecto a que todos los PROCESS y otras sentencias concurrentes en el código se ejecutan a la vez. Sin embargo, las instrucciones que están adentro del PROCESS se ejecutan <u>secuencialmente</u>, una detrás de otra, siguiendo el orden en el que están escritas en el código. Esta estructura permite describir un circuito en base a su <u>comportamiento</u>. Su sintaxis es:

```
PROCESS [lista de sensibilidad]
[declaración de variables del proceso]
BEGIN
[sentencias secuenciales]
END PROCESS;
```

La **lista de sensibilidad** indica todas las señales que provocan que se ejecute el proceso, esto cuando por lo menos una de ellas cambia de valor. Por ejemplo, un proceso declarado como process (clk, rst) se ejecuta cada vez que las señales clk o rst cambian de estado. Todas las señales referenciadas en un proceso deberían estar en la lista de sensibilidad.

Ejemplo de uso donde se describe un flip flop D:

```
entity DFlipFlop is
port (d,clk: in std logic;
     pre, clr: in std logic;
     q: out std logic);
end DFlipFlop;
architecture behave of DFlipFlop is
  process(clk,pre,clr)
  begin
    if (clr='0') then
                              -- clr asíncrono tiene mayor precedencia.
     q <= '0';
    elsif(pre='0')then -- pre asíncrono tiene la siguiente precedencia.
     q <= '1';
     elsif rising_edge(clk) then -- operación síncrona, ocurre si clr=pre='1'
                               -- y hay un flanco ascendente en el clk.
     q \ll d;
     end if;
end process;
end;
```

En VHDL, variables y señales son elementos distintos. Las señales se tienen que declarar entre la sentencia ARCHITECTURE y su correspondiente BEGIN. Las variables se declaran entre PROCESS y su BEGIN. Otra diferencia es que las señales actualizan su valor solo hasta que termina la presente ejecución del proceso, mientras que las variables toman su nuevo valor inmediatamente. Dentro de un proceso se pueden usar tanto señales como variables.

Las variables se usan generalmente para retener los resultados inmediatos en la implementación de un algoritmo, de la siguiente manera:

- Se asigna el estado de una señal a una variable, la señal es un dato de entrada al algoritmo. Se usa el operador := en la asignación a la variable.
- 2. Se ejecuta el algoritmo (proceso).
- 3. El resultado que quedó en la variable se copia a una señal, esta señal es entonces un dato de salida del algoritmo.

No se puede acceder a los valores de las variables fuera de su proceso. Una señal si puede ser accedida en uno o más procesos, pero no más de un proceso puede modificar su estado. En la Fig. 2 se muestra el uso que generalmente se da a señales y variables dentro de los procesos.




Figura 2. Uso de señales y variables en un proceso.

Ejemplo:

```
ENTITY SenalesYVariables IS
PORT (c: IN std_logic);
END ENTITY;

ARCHITECTURE behave OF SenalesYVariables IS
   SIGNAL a,b: std_logic;
BEGIN
```

```
PROCESS(c)

VARIABLE z: std_logic; BEGIN a <= c
and b; -- "a" actualiza su valor solo hasta que
termina -- la ejecución actual
del proceso.

z := a or c; -- "z" se actualiza inmediatamente.
Recuerde que "a" -- no ha cambiado
en este momento.

END PROCESS;
END ARCHITECTURE;
```

Sentencias de selección secuenciales

Estructura IF - THEN - ELSE

Permiten seleccionar el código a ejecutar en base a una o más condiciones. Es una estructura secuencial. Su sintaxis es:

```
IF <condición_1> THEN
  [sentencias]
ELSIF <condición_2> THEN
  [sentencias]
ELSE
  [sentencias]
END IF;
```

Un ejemplo de uso:

```
if (s = "00") then
  z <= a;
elsif (s = "11") then
  z <= b;
else
  z <= c;
end if;</pre>
```

Puede haber más de un elsif. Las cláusulas elsif y else son opcionales, pero si la estructura if-then-else no está completamente especificada (no tiene else), esto implica que se va a implementar con un elemento de memoria (no un multiplexor, por ejemplo) o incluso la implementación podría no ser la adecuada al diseño (por ejemplo, el compilador podría colocar una señal directamente a tierra/vcc).

Estructura WHEN - CASE

Permite evaluar una expresión para seleccionar el código a ejecutarse. Se tienen que tomar en cuenta todos los casos, para esto se puede colocar como última opción la sentencia WHEN OTHERS. Su sintaxis es:

```
CASE <expresión> IS
  WHEN <valor 1> => [sentencias]
  WHEN <valor 2> => [sentencias]
  WHEN <rango de valores> => [sentencias]
  WHEN OTHERS => [sentencias]
END CASE:
```

Un ejemplo de uso:

```
Case s is
  when "00" =>
   z <= a;
  when "11" =>
    z \ll b;
  when others =>
   z <= c;
end case;
```

Estructura LOOP

Se usa para crear bucles. En VHDL, existe el bucle FOR y WHILE. Su sintaxis es:

```
[etiqueta:] [WHILE <condición> | FOR <condición>] LOOP
[sentencias]
[exit;]
[next;]
END LOOP [etiqueta];
```

Ejemplo de uso de FOR LOOP:

```
inicio: for k in N-1 downto 0 loop
  Q(k) <= '0';
end loop inicio;
```

La variable k es implícita en el FOR LOOP, no necesita declararse.

Ejemplo de uso de WHILE LOOP:

```
inicio: while (k > 0) loop Q(k) <= '0' k := k - 1; end loop inicio;
```

La variable k debe declararse como una variable de proceso, entre PROCESS y BEGIN. En este ejemplo, su formato podría ser variable k: integer := N-1;

Desarrollo

Parte 1. Contador

Codigo Contador Modulo M

```
library IEEE;
 use IEEE.STD LOGIC 1164.ALL;
 use IEEE.NUMERIC_STD.ALL;
entity ContadorModuloM is
     generic (
             M : integer := 5; -- Conteo de 0 a M-1.
             N : integer := 3 -- Numero de bits requeridos para el conteo
     );
port (
              clk, rst : in std logic;
             tc : out std_logic; -- Ciclo de conteo terminado.
conteo : out std_logic_vector(N-1 downto 0)
end ContadorModuloM;
architecture Behavioral of ContadorModuloM is
   signal cnt, cnt siguiente : unsigned(N-1 downto 0);
begin
     process(clk, rst)
     begin
         if rst = '1' then
             cnt <= (others=>'0');
         elsif rising edge(clk) then
            cnt <= cnt_siguiente;</pre>
         else
            cnt <= cnt;
         end if;
     end process;
     -- Si el conteo actual es M-1, el siguiente debe ser 0. De otra manera, incrementar
     -- el conteo actual.
     cnt_siguiente <= (others=>'0') when cnt=(M-1) else (cnt+1);
      -- Activar Tc cuando se llega al conteo maximo.
     tc \leftarrow '1' when cnt = (M-1) else '0';
     conteo <= std_logic_vector(cnt); -- Conteo actual en el puerto de salida.</pre>
end Behavioral;
```

Codigo ContadorModuloM_tb


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity ContadorModuloM_tb is end ContadorModuloM_tb;
architecture Behavioral of ContadorModuloM tb is
          constant M : integer := 12; --Modulo 12(0 -11)
constant N : integer := 14;
constant T: time := 20 ns; --Periodo
          signal clk, rst : std_logic;
signal tc : std_logic;
signal conteo : std_logic_vector(N-1 downto 0);
begin
          in
uut : entity work.ContadorModuloM -- "Instancion por Entidad" en lugar de "Instacion por Componente",

generic map ( -- la palabra "work" se refiere a la biblioteca o directorio de trabajo actual,

M => M, -- usando "entity work,ContadorModuloM" no es necesario agregar el componente

N => N -- (component ContadorModuloM), a diferencia de como se hizo en "medio_sumador_tb.vhd".
              conteo => conteo
   process
begin
                         clk <= '0':
                         wait for T/2;
                         clk <= '1
                         wait for T/2; -- Ciclo de trabajo de 50%.
                 end process;
-- rst activo solo en el primer ciclo de reloj.
rst <= '1', '0' after T/2;</pre>
   end Behavioral;
```

Simulación Contador Modulo M




Parte 2. Registro de desplazamiento

Código RegistroDesplazamiento

```
library IEEE;
      use IEEE.STD_LOGIC_1164.ALL;
 2
 3
 4
    entity RegistroDesplazamiento is
 5
          generic (
             N : integer := 4
 6
    F
         );
 8
       port(
 9
                 rst, clk, load, d : in std_logic;
10
                 dout : out std_logic_vector(N-1 downto 0);
11
                           : in std logic vector(N-1 downto 0)
12
13
    end RegistroDesplazamiento;
14
15
    marchitecture Behavioral of RegistroDesplazamiento is
16
        signal registro : std logic vector(N-1 downto 0);
17
    begin
18
       process(clk, rst)
    - E
         begin
19
             if rst = 'l' then
20
21
                registro <= (others=>'0');
22
             elsif rising edge(clk) then
                 if load = 'l' then
23
    F
24
                     registro <= din;
25
                     registro (N-2 downto 0) <= registro (N-1 downto 1);
26
27
                     registro(N-1) <= d;
28
                  end if;
29
              end if;
30
             dout<=registro;
31
           end process;
32
33
     end Behavioral;
34
```

Código RegistroDesplazamiento_tb library IEEE; use IEEE.STD LOGIC 1164.ALL; 3 entity RegistroDesplazamiento tb is 4 end RegistroDesplazamiento tb; 5 ─architecture Behavioral of RegistroDesplazamiento tb is constant N: integer := 4; 6 7 constant T: time := 20ns; 8 9 signal clk, rst, load, d: std logic ; 10 signal din: std logic_vector(N-1 downto 0); signal dout: std_logic_vector(N-1 downto 0); 11 12 13 ⊟begin 14 uut: entity work.RegistroDesplazamiento 15 generic map (N=>N 16 17) 18 port map(19 clk => clk, 20 rst => rst, 21 load => load, din => din, 22 23 dout => dout, 24 d => d 25 25 26); process 27 begin 28 clk <= '0'; 29 wait for T/2; 30 clk <= '1'; 31 wait for T/2; 32 end process; 33 din <= "0111"; 34 rst <= '1','0' after T/2; 35 load <= '0','1' after T, '0' after 2*T;</pre> d<='0','1' after T, '0' after 2*T,'1' after 4*T,'0' after 150ns;</pre> 36 37 end Behavioral;



Parte 3. Sumador en serie

Codigo SumadorSerie

```
1
      library IEEE;
      use IEEE.STD LOGIC 1164.ALL;
 2
      use IEEE.NUMERIC_STD.ALL;
 3
 4
 5
    -- Uncomment the following library declaration if using
 6
     -- arithmetic functions with Signed or Unsigned values
    --use IEEE.NUMERIC_STD.ALL;
 7
 8
 9
   -- any Xilinx leaf cells in this code.
10
     --library UNISIM;
11
12
    L -- use UNISIM. VComponents.all;
13
14
     -- SumadorSerie.vhd
15
    entity SumadorSerie is
16 🗎 port (
             a, b, cin : in std_logic;
s, cout : out std_logic
17
18
19
         );
    end SumadorSerie;
20
21
22
23
     architecture Behavioral of SumadorSerie is
24 —begin
25
          s <= (a xor b) xor (cin);</pre>
26
          cout <= (a and b) or (cin and (a xor b));
27
     end Behavioral;
```

Codigo SumadorSerie_tb

```
library IEEE;
      use IEEE.STD_LOGIC_1164.ALL;
 2
    use IEEE.NUMERIC STD.ALL;
 3
   entity SumadorSerie_tb is
 5
    end SumadorSerie tb;
 6  architecture Behavioral of SumadorSerie_tb is
         constant N : integer := 5;
 8
          constant T : time := 100ns;
 9
          signal clk, rst, load, a, b, c, cin, cout : std_logic;
10
         signal numA, numB, numC
                                                  : std logic vector(N-1 downto 0);
   begin
11
         FlipFlopD : entity work.FlipFlopD
12
13
            port map(
14
                clk => clk,
15
                rst => rst,
16
                 d => cout,
17
                q => cin );
18
         RegistroA: entity work.RegistroDesplazamiento
19
             generic map( N => N )
    20
             port map(
21
                 clk
                        => clk,
22
                 rst
                        => rst,
23
                 load => load,
24
                 din
                       => numA,
25
                 dout => a,
26
                d
                       => '1'
27
         RegistroB : entity work.RegistroDesplazamiento
28
             generic map(N => N )
29
   port map(
30
                clk
                        => clk,
31
                 rst
                        => rst,
                 load => load,
32
33
                 din
                        => numB,
34
                 dout
                        => b,
35
                        => '1' );
                d
          RegistroC : entity work.RegistroDesplazamiento
36
37
            generic map(N => N)
```

```
37
             generic map( N => N )
38
    port map(
39
                       => clk,
                clk
40
                rst => rst,
41
                load => load,
42
                din
                       => numC,
43
                d
                       => c,
               numOut => numC );
44
45
         SumadorSerie : entity work.SumadorSerie
           port map(
46
   47
               a
                       => a,
48
                b
                      => b,
49
               S
                      => c,
50
               cin => cin,
51
               cout => cout);
               <= "01000" after T/2;
52
         numA
         numB <= "00011" after T/2;
53
                <= '1' after T/2, '0' after T;
54
         rst
         load <= '1' after T/2, '0' after 2*T;
55
    申
         process
56
57
         begin
58
            clk <= '0';
59
             wait for T/2;
60
             clk <= '1';
61
            wait for T/2;
62
     end process;
63 end Behavioral;
```


Registro de desplazamiento

```
library IEEE;
      use IEEE.STD LOGIC 1164.ALL;
3
     use IEEE.NUMERIC STD.ALL;
4
    entity RegistroDesplazamiento is
5
          generic(
6
           N : integer := 4
7
         );
8
         port (
9
             rst, clk, load, d : in std_logic;
10
             din
                               : in std_logic_vector(N-1 downto 0);
11
             dout
                                : out std logic;
12
             numOut
                                : out std_logic_vector(N-1 downto 0)
13
          );
14
    end RegistroDesplazamiento;
15
16
17
    architecture Behavioral of RegistroDesplazamiento is
18
    L
          signal registro : std_logic_vector(N-1 downto 0);
19
    begin
20
    process(clk, rst)
21
          begin
    |
22
             if rst = '1' then
23
                 registro <= (others=>'0');
24
             elsif rising edge(clk) then
25
                 if load = '1' then
    F
26
                      registro <= din;
27
28
                     registro (N-1 downto 1) <= registro (N-2 downto 0);
29
                     registro(0) <= d;
30
                  end if;
31
              end if;
              numOut <= registro;
32
33
              dout <= registro(N-1);
34
          end process;
35
      end Behavioral;
```


Flip flop tipo D

```
library IEEE;
2
      use IEEE.STD_LOGIC_1164.ALL;
3
     use IEEE.NUMERIC STD.ALL;
4
5
    -- Uncomment the following library declaration if using
     -- arithmetic functions with Signed or Unsigned values
6
7
     L--use IEEE.NUMERIC STD.ALL;
8
9
   -- Uncomment the following library declaration if instantiating
    -- any Xilinx leaf cells in this code.
10
11
      --library UNISIM;
12
    L--use UNISIM.VComponents.all;
13
14
     -- FlipFlopD.vhd
15
    entity FlipFlopD is
16
    port (
17
             d, clk, rst : in std logic;
18
                        : out std_logic
19
        );
    end FlipFlopD;
20
21
22
    architecture Behavioral of FlipFlopD is
23
    begin
24
          process(clk, rst)
25
         begin
            if rst = '1' then
26
27
              q <= '0';
28
             elsif rising edge(clk) then
29
               q <= d;
30
             end if;
31
          end process;
32
    end Behavioral;
```

Simulación SumadorSerie 3 bits



Simulación SumadorSerie 4 bits



Simulación SumadorSerie 5 bits



CONCLUSIONES

Gómez Cárdenas Emmanuel Alberto:

En esta práctica nos pudimos familiarizar un poco más con el manejo del programa Vivado, ya que sigue siendo un poco complejo. Gracias al programa pudimos diseñar y simular circuitos con un nivel de complejidad aún más alto que los anteriores como lo es el registro de desplazamiento o el sumador.