


Práctica no. 7: Caracterización de un Conversor Digital/Analógico de 8 Bits


Vamos a estudiar los principios de operación de un conversor D/A mediante el Circuito Integrado MCP4901 de la firma Microchip consistente en un conversor D/A basado en una red R2R bajo un control digital y comunicaciones con el exterior a través de un bus serie estándar SPI (**S**erial **P**eripheral **I**nterface). Su diagrama funcional es el siguiente:




El CI MCP4901 contiene las líneas de comunicaciones propias del Standard SPI: Chip Select: \overline{CS} , Reloj: SCK y línea de Comandos y Datos: SDI . Además, posee una línea adicional de control que permite la sincronización de datos con el exterior: \overline{LDAC} . La tensión de referencia, propia del conversor D/A puede pasarse o no pasarse a través de un buffer (para referencias de tensión de baja corriente), mediante un comando de control. La red de resistencias está diseñada para minimizar el error DNL (Differential Non-Linearity) con un tiempo de asentamiento pequeño ($4.5\mu s$) y la salida tiene un control de ganancia que permite doblar (si se quiere), la tensión de referencia a la salida. Incluye igualmente un dispositivo 'Power on Reset' que permite el bajo consumo cuando el circuito no se está utilizando. El dispositivo también admite una lógica con tensiones de 3.3 Voltios por lo que es compatible con la parte digital del módulo Analog Discovery2.

1. Montaje del circuito.

El montaje es realmente sencillo ya que no necesita ningún componente externo. Usaremos los terminales I/O digitales del módulo *DIO 0* (Rosa), *DIO 1* (Verde), *DIO 2* (Violeta) y *DIO 3* (Marrón). Las conexiones son:



La foto muestra una realización utilizando sólo dos tiras de cuatro pads de conexiones. Como es habitual, las conexiones negativas del osciloscopio deben ir a tierra.




Para estudiar adecuadamente el circuito es necesario aprender el diagrama de tiempos del fabricante junto con el formato de configuración-datos y un nuevo programa asociado al módulo 'Analog Discovery2' que es el generador de patrones digitales o aplicación 'Patterns' que nos permitirá implementar el citado diagrama.

Diagrama de tiempos del circuito integrado MCP4901:


Electrical Specifications: Unless otherwise indicated, $V_{DD} = 2.7V - 5.5V$, $T_A = -40$ to $+125^{\circ}C$. Typical values are at $+25^{\circ}C$.						
Parameters	Sym	Min	Typ	Max	Units	Conditions
Schmitt Trigger High Level Input Voltage (All digital input pins)	V_{IH}	$0.7 V_{DD}$	—	—	V	
Schmitt Trigger Low Level Input Voltage (All digital input pins)	V_{IL}	—	—	$0.2 V_{DD}$	V	
Hysteresis of Schmitt Trigger Inputs	V_{HYS}	—	$0.05 V_{DD}$	—		
Input Leakage Current	$I_{LEAKAGE}$	-1	—	1	μA	$\overline{LDAC} = \overline{CS} = SDI = SCK = V_{REF} = V_{DD}$ or V_{SS}
Digital Pin Capacitance (All inputs/outputs)	C_{IN}, C_{OUT}	—	10	—	pF	$V_{DD} = 5.0V$, $T_A = +25^{\circ}C$, $f_{CLK} = 1$ MHz (Note 1)
Clock Frequency	F_{CLK}	—	—	20	MHz	$T_A = +25^{\circ}C$ (Note 1)
Clock High Time	t_{HI}	15	—	—	ns	Note 1
Clock Low Time	t_{LO}	15	—	—	ns	Note 1
\overline{CS} Fall to First Rising CLK Edge	t_{CSSR}	40	—	—	ns	Applies only when \overline{CS} falls with CLK high (Note 1)
Data Input Setup Time	t_{SU}	15	—	—	ns	Note 1
Data Input Hold Time	t_{HD}	10	—	—	ns	Note 1
SCK Rise to \overline{CS} Rise Hold Time	t_{CHS}	15	—	—	ns	Note 1
\overline{CS} High Time	t_{CSH}	15	—	—	ns	Note 1
LDAC Pulse Width	t_{LD}	100	—	—	ns	Note 1
LDAC Setup Time	t_{LS}	40	—	—	ns	Note 1
SCK Idle Time before \overline{CS} Fall	t_{IDLE}	40	—	—	ns	Note 1

Note 1: This parameter is ensured by design and not 100% tested.



Observemos que los intervalos de tiempos indicados deben respetarse con el fin de cumplir con las especificaciones ya que, de otro modo, el circuito podría funcionar mal o no funcionar.

Por otro lado, el dispositivo MCP4901 usa el procedimiento estándar de 'solo escritura' (no permite leer su estado) y el formato de configuración-datos siguiente:



WRITE COMMAND REGISTER FOR MCP4901 (8-BIT DAC)

W-x	W-x	W-x	W-0	W-x	W-x	W-x	W-x	W-x	W-x	W-x	W-x	W-x	W-x	W-x	W-x
0	BUF	GA	SHDN	D7	D6	D5	D4	D3	D2	D1	D0	x	x	x	x
bit 15								bit 0							

Los bits de configuración-datos se codifican como sigue:


- bit 15 0 = Write to DAC register
 1 = Ignore this command
- bit 14 **BUF:** V_{REF} Input Buffer Control bit
 1 = Buffered
 0 = Unbuffered
- bit 13 **GA:** Output Gain Selection bit
 1 = $1x$ ($V_{OUT} = V_{REF} * D/4096$)
 0 = $2x$ ($V_{OUT} = 2 * V_{REF} * D/4096$)
- bit 12 **SHDN:** Output Shutdown Control bit
 1 = Active mode operation. V_{OUT} is available.
 0 = Shutdown the device. Analog output is not available. V_{OUT} pin is connected to 500 k Ω (typical).
- bit 11-0 **D11:D0:** DAC Input Data bits. Bit x is ignored.

Legend


R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'
-n = Value at POR	1 = bit is set	0 = bit is cleared x = bit is unknown

Esta estructura es válida para los conversores de la casa Microchip MCP4911 de 10 bits y MCP4921 de 12 bits. Por eso, en la estructura de 8 bits, los cuatro bits menos significativos son ignorados.


2. Aplicación 'Patterns' de Waveforms.



Antes de arrancar el programa vamos a configurar el módulo 'Analog Discovery 2' para que admita un buffer de almacenamiento de 16kbits para el programa Patterns. Entramos en Settings>Device Manager y elegimos la opción 4:



'Patterns' es un generador de patrones digitales de hasta 16 canales que nos permite programar mapas de excitaciones de una forma amigable y flexible. El aspecto de la pantalla principal es:



Mediante la opción Show, incluyamos todos los campos de propiedades: Idle Parameter 2 y Parameter 3 con el fin de observar todas las propiedades de los niveles programados.

Vamos a ir añadiendo los cuatro canales uno por uno hasta completar la estructura de tiempos que indica el fabricante:

- **Añadir la señal de reloj SCK :** Seleccionamos la opción 'Click to Add Channels' y añadamos un canal tipo Signal al terminal $DIO 0$ (Rosa):

Name	Pin	Output	Idle	Type	Parameter1	Parameter2	Parameter3	Ready
DIO 0	DIO 0	TS	Initial	Constant	Z			

Cambiar el nombre

Cambiar Propiedades

Cambemos el nombre del canal a SCK y las propiedades a:


Name	Pin	Output	Idle	Type	Parameter1	Parameter2	Parameter3	Ready
SCK	DIO 0	PP	Initial	Clock	100 kHz	50 %	0 °	

Hemos programado un reloj simétrico síncrono (Modo 0,0), de 100Khz con salida push-pull (PP)

- **Añadir la señal de Chip Select \overline{CS} :** Seleccionamos la opción 'Click to Add Channels' un canal del tipo Signal al terminal $DIO 1$ (Verde) al que llamaremos CS y será de tipo 'Custom' también con una frecuencia de 100Khz y salida push-pull (PP):

Name	Pin	Output	Idle	Type	Parameter1	Parameter2	Parameter3	Ready
SCK	DIO 0	PP	Initial	Clock	100 kHz	50 %	0 °	
CS	DIO 1	PP	Initial	Custom	100 kHz			


Editamos las propiedades del canal con las siguientes opciones: 18 ciclos de reloj para delimitar los 16 ciclos necesarios para la configuración-datos dejando 2 ciclos para la lectura de datos y presentación en el registro de salida.



- **Añadir la señal de Configuración-datos SDI :** De nuevo con la opción 'Click to Add Channels' añadamos un canal tipo Signal al terminal $DIO\ 2$ (Violeta) al que llamaremos SDI de tipo Custom con una frecuencia también de 100Khz y salida PushPull (PP):

Name	Pin	Output	Idle	Type	Parameter1	Parameter2	Parameter3	Ready
SCK	DIO 0	PP	Initial	Clock	100 kHz	50 %	0 °	
CS	DIO 1	PP	Initial	Custom	100 kHz			
SDI	DIO 2	PP	Initial	Custom	100 kHz			


Editamos el panel de propiedades y definimos un frame igualmente de 18 posiciones y en las posiciones 2,3,4 y 5 situamos un '0' (configuración 'Escribir'), un '1' (Configuración: Uso de Buffer en Vref), un '1' (Configuración: Factor de ganancia =1) y un '1' (Activar el modo shut down en inactividad). Como dato de entrada dejamos todos a ceros (del 6 al 13):




- **Añadir la señal de lectura sincrónica \overline{LDAC} :** Esta señal traspasa al latch de salida los datos escritos en el frame en curso. Creemos finalmente con la opción 'Click to Add Channel', un nuevo canal tipo Signal al terminal $DIO\ 3$ (Marrón) con las mismas características que los anteriores (Custom, 100Khz, PP):

Name	Pin	Output	Idle	Type	Parameter1	Parameter2	Parameter3	Ready
SCK	DIO 0	PP	Initial	Clock	100 kHz	50 %	0 °	
CS	DIO 1	PP	Initial	Custom	100 kHz			
SDI	DIO 2	PP	Initial	Custom	100 kHz			
LDAC	DIO 3	PP	Initial	Custom	100 kHz			

Las propiedades ahora serán las complementarias a la señal \overline{CS} :




Antes de poner en funcionamiento el circuito, programemos una tensión de 5 Voltios enV+:



Y en el generador de señal programemos el nivel de referencia que sugiere el fabricante: 2.048Voltios:




Para ver las señales digitales simultáneas a las analógicas, abramos el Osciloscopio e introduzcamos las señales digitales que queremos ver con la opción Add Channel> Digital. Por otro lado, también podemos ver las señales digitales con la aplicación de analizador lógico 'Logic':




La aplicación Osciloscopio y Logic son excluyentes de manera que solo puede verse una de ellas:

Osciloscopio:



Analizador Lógico:



- **Verificación del funcionamiento.** La tensión de referencia es de 2.048 Voltios. Así, el nivel de tensión de cada escalón del convertor de 8 bits será según la expresión 8.8:


$$V_{LSB} = \frac{V_{ref}}{2^N} = \frac{2.048V}{2^8} = 8.0 \text{ mV} \quad (1)$$

Y según (8.9) el nivel mínimo y máximo de tensión será:

$$V_{out,min} = 0 \text{ Volts} \quad (2)$$


$$V_{out,max} = \frac{V_{ref}}{2^N} \cdot (2^N - 1) = 2.04 \text{ Voltios}$$

Con el nivel 0 (palabra: 00_d 00000000_b 00_h) leemos una tensión de $V_{out,0} = 1.06 \text{ mV}$:




Con el nivel 1 (palabra: 256_d 11111111_b FF_h) leemos una tensión de:

Para cambiar el dato a este valor, hemos de editar la señal SDI e introducir el número en binario en las posiciones 5(MSB) a 13(LSB):



El resultado es $V_{0,256} = 2.037 \text{ Voltios}$.




- **Programación de una señal tipo rampa que muestre todos los escalones del convertor.**

Como tenemos 18 bits por dato (incluyendo la configuración) y necesitamos mostrar 256 niveles correspondientes a todos los escalones, necesitamos introducir una tabla de $256 \cdot 18 = 4608$ bits en la tabla de SDI de forma que se ejecute en serie de forma secuencial. Para construir la tabla usamos el programa Excel que nos facilitará el trabajo. La tabla la haremos con 256 filas y 18 columnas:

	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O	P	Q	R
1	Bit CS	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	Bit CS
2		0	0	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0
3		0	0	1	1	1	0	0	0	0	0	0	0	1	0	0	0	0
4		0	0	1	1	1	0	0	0	0	0	0	1	0	0	0	0	0
5		0	0	1	1	1	0	0	0	0	0	0	1	1	0	0	0	0
6		0	0	1	1	1	0	0	0	0	0	1	0	0	0	0	0	0
7		0	0	1	1	1	0	0	0	0	0	1	0	1	0	0	0	0
8		0	0	1	1	1	0	0	0	0	0	1	1	0	0	0	0	0
9		0	0	1	1	1	0	0	0	0	0	1	1	1	0	0	0	0
10		0	0	1	1	1	0	0	0	0	1	0	0	0	0	0	0	0
11		0	0	1	1	1	0	0	0	0	1	0	0	1	0	0	0	0
12		0	0	1	1	1	0	0	0	0	1	0	1	0	0	0	0	0
13		0	0	1	1	1	0	0	0	0	1	0	1	1	0	0	0	0
14		0	0	1	1	1	0	0	0	0	1	1	0	0	0	0	0	0
15		0	0	1	1	1	0	0	0	0	1	1	0	1	0	0	0	0
16		0	0	1	1	1	0	0	0	0	1	1	1	0	0	0	0	0
17		0	0	1	1	1	0	0	0	0	1	1	1	1	0	0	0	0
18		0	0	1	1	1	0	0	0	1	0	0	0	0	0	0	0	0
19		0	0	1	1	1	0	0	0	1	0	0	0	1	0	0	0	0
20		0	0	1	1	1	0	0	0	1	0	0	1	0	0	0	0	0
21		0	0	1	1	1	0	0	0	1	0	0	1	1	0	0	0	0
22		0	0	1	1	1	0	0	0	1	0	1	0	0	0	0	0	0
23		0	0	1	1	1	0	0	0	1	0	1	0	1	0	0	0	0
24		0	0	1	1	1	0	0	0	1	0	1	1	0	0	0	0	0
25		0	0	1	1	1	0	0	0	1	0	1	1	1	0	0	0	0

Una vez construida, transformaremos la tabla a un formato lineal de una sola columna de 4608bits para leerla posteriormente por el fichero de propiedades:



El resultado es la visualización de la rampa de barrido de todos los niveles del convertor que podemos estudiar con las opciones de medida y el zoom del osciloscopio:

