

PRÁCTICA 1

DISEÑO DE UN CONTADOR DE VOTOS

MEMORIA DE LA PRÁCTICA
ELECTRÓNICA DIGITAL. 2º GIERM

Víctor G. Mengual y Alba Correal
04/04/2022

Contenido

1. Cuenta Votos2

1.1 Sumar entradas bit a bit2

1.2 Obtener SVF(2:0) y SVC(2:0).....2

2. Visualiza Cuenta3

2.1 Letras F y C3

2.2 Números SVF(2:0) y SVC(2:0)4

3 Resultado de Votación5

4 Vinculación de bloques.....6

5 Simulación.6

5.1 Simulación del bloque Cuenta_Votos.....6

5.2 Simulación del bloque Resultado_Votación7

DISEÑO DE UN CONTADOR DE VOTOS

Desglosamos la implementación de cada función y su bloque.

1. Cuenta Votos


Debemos diseñar un bloque que sume bit a bit las entradas de los interruptores de la FPGA.

1.1 Sumar entradas bit a bit

C_{-1}	A	B	S	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


Si nos fijamos en la tabla de verdad de un sumador completo podemos apreciar que suma bit a bit cada una de las 3 entradas.

De este modo, podríamos construir un sumador de 7 bits a partir de bloques de suma completos de solo 3 bits, es decir, usamos dos sumadores para los 6 primeros bits.




1.2 Obtener SVF(2:0) y SVC(2:0)

En la siguiente etapa, podemos configurar un sumador de números de 2 bits, para que se deduzca un único número binario de las dos sumas previas. Hemos implementado la arquitectura Ripple-Carry. Solo falta añadir el séptimo bit, para lo que bastará con conectarlo al C_{-1} de la primera puerta. Tras esto, habremos hallado SVF(2:0)



Por último, para obtener el número de votos en contra, habría que restar dicho número a 7. Sin embargo, como este número es el complemento a 7 del anterior, solo requiere que invirtamos las salidas de nuestro sumador, y las conectemos al otro bus, SVC(2:0).




2. Visualiza Cuenta


En este bloque, debemos mostrar en los displays el número de votos a favor y en contra que hemos obtenido en 1. Tenemos dos tipos de configuración de los 7-segmentos, una donde mostramos una letra fija y otra donde mostramos números que cambian en cada votación. Analicemos por separado cada una de estas situaciones.

2.1 Letras F y C

Para las letras simplemente veremos qué valores necesitamos en el display.



Simplemente bastará con ramificar un bus conectado a la alimentación entre los distintos segmentos del display.



Para evitar que se muestren las letras si el interruptor de "Enable" no está activado, pondremos una puerta AND en cada cable con un 1 donde la salida para VVal=0 sea 0 (GND) y la salida para VVal=1 sea SevenSeg_F(7:0) y SevenSeg_C(7:0).


2.2 Números SVF(2:0) y SVC(2:0)

En este caso, reutilizaremos el conversor BCD-7 Segmentos de la práctica 0. Las tablas de verdad de cada uno de los displays son:

SVF(2:0)	A	B	C	D	E	F	G
000	1	1	1	1	1	1	0
001	0	1	1	0	0	0	0
010	1	1	0	1	1	0	1
011	1	1	1	1	0	0	1
100	0	1	1	0	0	1	1
101	1	0	1	1	0	1	1
110	1	0	1	1	1	1	1
111	1	1	1	0	0	0	0

SVC(2:0)	A	B	C	D	E	F	G
000	1	1	1	1	1	1	0
001	0	1	1	0	0	0	0
010	1	1	0	1	1	0	1
011	1	1	1	1	0	0	1
100	0	1	1	0	0	1	1
101	1	0	1	1	0	1	1
110	1	0	1	1	1	1	1
111	1	1	1	0	0	0	0

En total, el bloque quedaría:



3 Resultado de Votación


Este bloque consiste en definir si la votación es concluyente o no en función del número de votos obtenido en 1 (SVF(2:0)). En nuestro caso, la votación será a favor (VF) a partir de 5/7, en contra (VC) por debajo de 2/7 y no apta (NA) en el resto de casos. Comenzamos construyendo la tabla de verdad de este sistema

E	A	B	C	VF	NA	VC
0	X	X	X	0	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	0	1
1	0	1	1	0	1	0
1	1	0	0	0	1	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	1	0	0

Resolvemos el mapa de Karnaugh, para el que obtenemos una salida de:

- $EAB + EAC$ para VF
- $E\bar{A}\bar{B}C + E\bar{A}B\bar{C}$ para NA
- $E\bar{A}\bar{B} + E\bar{A}\bar{C}$ para VC


De este modo, el circuito asociado quedará de la forma:



Cada uno de estos hilos se enviará a los leds de la FPGA. VF se conectará a los 3 últimos, NA a los 2 centrales y VC a los 3 iniciales.

4 Vinculación de bloques.

Unimos todos los bloques en uno único que introduciremos en la FPGA. Visualmente:



5 Simulación.


5.1 Simulación del bloque Cuenta_Votos

En el 'Test Bench' se simula la respuesta del bloque **Cuenta_Votos** ante todas las entradas posibles con 7 bits (el equivalente a 7 votantes).

El fichero 'Test Bench' utilizado para simular este bloque es el siguiente:

```
14 --
15 LIBRARY ieee;
16 USE ieee.std_logic_1164.ALL;
17 USE ieee.numeric_std.ALL;
18 USE ieee.std_logic_arith.ALL;
19 LIBRARY UNISIM;
20 USE UNISIM.Vcomponents.ALL;
21 ENTITY Cuenta_Votos_Cuenta_Votos_sch_tb IS
22 END Cuenta_Votos_Cuenta_Votos_sch_tb;
23 ARCHITECTURE behavioral OF Cuenta_Votos_Cuenta_Votos_sch_tb IS
24
25     COMPONENT Cuenta_Votos
26     PORT ( M : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
27           SVP : OUT STD_LOGIC_VECTOR (2 DOWNTO 0);
28           SVC : OUT STD_LOGIC_VECTOR (2 DOWNTO 0));
29     END COMPONENT;
30
31     SIGNAL M : STD_LOGIC_VECTOR (6 DOWNTO 0);
32     SIGNAL SVP : STD_LOGIC_VECTOR (2 DOWNTO 0);
33     SIGNAL SVC : STD_LOGIC_VECTOR (2 DOWNTO 0);
34     constant PERIOD: Time:= 5 ns;
35
36 BEGIN
37
38     uut: Cuenta_Votos PORT MAP(
39         M => M,
40         SVP => SVP,
41         SVC => SVC
42     );
43
44     -- *** Test Bench - User Defined Section ***
45     tb : PROCESS
46         variable i : integer;
47         variable INPUT : std_logic_vector(6 downto 0);
48     BEGIN
49         for i in 0 to 128 loop
50             INPUT := CONV_STD_LOGIC_VECTOR(i,7);
51             M(6)<= INPUT(6);
52             M(5)<= INPUT(5);
53             M(4)<= INPUT(4);
54             M(3)<= INPUT(3);
55             M(2)<= INPUT(2);
56             M(1)<= INPUT(1);
57             M(0)<= INPUT(0);
58
59             wait for PERIOD;
60         end loop;
61         INPUT := "0000000";
62         M(6)<= INPUT(6);
63         M(5)<= INPUT(5);
64         M(4)<= INPUT(4);
65         M(3)<= INPUT(3);
66         M(2)<= INPUT(2);
67         M(1)<= INPUT(1);
68         M(0)<= INPUT(0);
69
70         WAIT;
71     END PROCESS;
72
73     -- End Test Bench - User Defined Section
74 END;
```

Y la respuesta obtenida es:



Se ha comprobado que el número binario obtenido en svf (siendo svf(2) el bit más significativo) es el equivalente al número de 1's introducidos en M(6:0), mientras que el número binario obtenido en svc (siendo svc(2) el bit más significativo) es el equivalente a 7 menos el número de votos a favor.


5.2 Simulación del bloque Resultado_Votación

En el 'Test Bench' se simula la respuesta del bloque Resultado_Votacion ante todas las entradas posibles provenientes del bloque Cuenta_Votos.

El fichero 'Test Bench' utilizado para simular este bloque es el siguiente:

```
14 --
15 LIBRARY ieee;
16 USE ieee.std_logic_1164.ALL;
17 USE ieee.numeric_std.ALL;
18 USE ieee.std_logic_arith.ALL;
19 LIBRARY UNISIM;
20 USE UNISIM.Vcomponents.ALL;
21 ENTITY Resultado_Votacion_Resultado_Votacion_sch_tb IS
22 END Resultado_Votacion_Resultado_Votacion_sch_tb;
23 ARCHITECTURE behavioral OF Resultado_Votacion_Resultado_Votacion_sch_tb IS
24
25     COMPONENT Resultado_Votacion
26     PORT ( VC : OUT STD_LOGIC;
27           VP : OUT STD_LOGIC;
28           SVP : IN STD_LOGIC_VECTOR (2 DOWNTO 0);
29           NA : OUT STD_LOGIC;
30           VVal : IN STD_LOGIC);
31     END COMPONENT;
32
33     SIGNAL VC : STD_LOGIC;
34     SIGNAL VP : STD_LOGIC;
35     SIGNAL SVP : STD_LOGIC_VECTOR (2 DOWNTO 0);
36     SIGNAL NA : STD_LOGIC;
37     SIGNAL VVal : STD_LOGIC;
38     constant PERIOD: Time:=5 ns;
39
40 BEGIN
41
42     UUT: Resultado_Votacion PORT MAP(
43         VC => VC,
44         VP => VP,
45         SVP => SVP,
46         NA => NA,
47         VVal => VVal
48     );
49
50 -- *** Test Bench - User Defined Section ***
51 tb : PROCESS
52     variable i : integer;
53     variable INPUT : std_logic_vector (3 downto 0);
54     BEGIN
55         for i in 0 to 15 loop
56             INPUT := CONV_STD_LOGIC_VECTOR(i,4);
57             VVal<= INPUT(3);
58             SVP(2)<= INPUT(2);
59             SVP(1)<= INPUT(1);
60             SVP(0)<= INPUT(0);
61             wait for PERIOD;
62         end loop;
63         INPUT := "0000";
64         VVal<= INPUT(3);
65         SVP(2)<= INPUT(2);
66         SVP(1)<= INPUT(1);
67         SVP(0)<= INPUT(0);
68     WAIT;
69 END PROCESS;
70
71 -- End Test Bench - User Defined Section
72
73 END;
```


Y la respuesta obtenida es:



Se ha comprobado que cuando la señal 'ENABLE' está deshabilitada, no se obtiene conclusión sobre la votación, mientras que si está activa, cuando hay 5, 6 o 7 votos a favor la votación resulta favorable (VF), cuando hay 0, 1 o 2 votos a favor (es decir, 5, 6 o 7 en contra) la votación resulta en desfavorable; y cuando el número de votos a favor o en contra es 3 o 4 la votación resulta no aprobada.

Una vez comprobado el funcionamiento de los bloques, se incorporan al esquemático de MyDesign teniendo como resultado final:

