PRÁCTICA 1

DISEÑO DE UN CONTADOR DE VOTOS

MEMORIA DE LA PRÁCTICA ELECTRÓNICA DIGITAL. 2º GIERM

Víctor G. Mengual y Alba Correal 04/04/2022

VÍCTOR GABRIEL MENGUAL PIRPAMER ALBA CORREAL OLMO

Contenido

1.	Cue	nta Votos	2
	1.1	Sumar entradas bit a bit	2
	1.2	Obtener SVF(2:0) y SVC(2:0)	
2.		aliza Cuenta	
	2.1	Letras F y C	
	2.2	Números SVF(2:0) y SVC(2:0)	
3		ultado de Votación	
4		ulación de bloques	
5		ulación	
	5.1	Simulación del bloque Cuenta Votos	
	5.2	Simulación del bloque Resultado Votación	

DISEÑO DE UN CONTADOR DE VOTOS

Desglosamos la implementación de cada función y su bloque.

1. Cuenta Votos

Debemos diseñar un bloque que sume bit a bit las entradas de los interruptores de la FPGA.

1.1 Sumar entradas bit a bit

C_{-1}	Α	В	S	С
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Si nos fijamos en la tabla de verdad de un sumador completo podemos apreciar que suma bit a bit cada una de las 3


entradas.

De este modo, podríamos construir un sumador de 7 bits a partir de bloques de suma completos de solo 3 bits, es decir, usamos dos sumadores para los 6 primeros bits.




1.2 Obtener SVF(2:0) y SVC(2:0)

En la siguiente etapa, podemos configurar un sumador de números de 2 bits, para que se deduzca un único número binario de las dos sumas previas. Hemos implementado la arquitectura Ripple-Carry. Solo falta añadir el séptimo bit, para lo que bastará con conectarlo al C_{-1} de la primera puerta. Tras esto, habremos hallado SVF(2:0)



Por último, para obtener el número de votos en contra, habría que restar dicho número a 7. Sin embargo, como este número es el complemento a 7 del anterior, solo requiere que invirtamos las salidas de nuestro sumador, y las conectemos al otro bus, SVC(2:0).




2. Visualiza Cuenta


En este bloque, debemos mostrar en los displays el número de votos a favor y en contra que hemos obtenido en 1. Tenemos dos tipos de configuración de los 7-segmentos, una donde mostramos una letra fija y otra donde mostramos números que cambian en cada votación. Analicemos por separado cada una de estas situaciones.

2.1 Letras Fy C

Para las letras simplemente veremos qué valores necesitamos en el display.



Simplemente bastará con ramificar un bus conectado a la alimentación entre los distintos segmentos del display.



Para evitar que se muestren las letras si el interruptor de "Enable" no está activado, pondremos una puerta AND en cada cable con un 1 donde la salida para VVal=0 sea 0 (GND) y la salida para VVal=1 sea SevenSeg_F(7:0) y Seven_Seg_C(7:0).


2.2 Números SVF(2:0) y SVC(2:0)

En este caso, reutilizaremos el conversor BCD-7 Segmentos de la práctica 0. Las tablas de verdad de cada uno de los displays son:

SVF(2:0)	A	В	C	D	E	F	G
000	1	1	1	1	1	1	0
001	0	1	1	0	0	0	0
010	1	1	0	1	1	0	1
011	1	1	1	1	0	0	1
100	0	1	1	0	0	1	1
101	1	0	1	1	0	1	1
110	1	0	1	1	1	1	1
111	1	1	1	0	0	0	0

SVC(2:0)	A	B	C	D	E	F	G
000	1	1	1	1	1	1	0
001	0	1	1	0	0	0	0
010	1	1	0	1	1	0	1
011	1	1	1	1	0	0	1
100	0	1	1	0	0	1	1
101	1	0	1	1	0	1	1
110	1	0	1	1	1	1	1
111	1	1	1	0	0	0	0

En total, el bloque quedaría:



3 Resultado de Votación


Este bloque consiste en definir si la votación es concluyente o no en función del número de votos obtenido en 1 (SVF(2:0)). En nuestro caso, la votación será a favor (VF) a partir de 5/7, en contra (VC) por debajo de 2/7 y no apta (NA) en el resto de casos. Comenzamos construyendo la tabla de verdad de este sistema

Е	Α	В	С	VF	NA	VC
0	X	X	X	0	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	0	1
1	0	1	1	0	1	0
1	1	0	0	0	1	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	1	0	0

Resolvemos el mapa de Karnaugh, para el que obtenemos una salida de:

- EAB + EAC para VF
- $E\bar{A}BC + EA\overline{BC}$ para NA
- $E\overline{AB} + E\overline{AC}$ para VC


De este modo, el circuito asociado quedará de la forma:



Cada uno de estos hilos se enviará a los leds de la FPGA. VF se conectará a los 3 últimos, NA a los 2 centrales y VC a los 3 iniciales.

4 Vinculación de bloques.

Unimos todos los bloques en uno único que introduciremos en la FPGA. Visualmente:



5 Simulación.

5.1 Simulación del bloque Cuenta Votos

En el 'Test Bench' se simula la respuesta del bloque Cuenta_Votos ante todas las entradas posibles con 7 bits (el equivalente a 7 votantes).

El fichero 'Test Bench' utilizado para simular este bloque es el siguiente:

```
LIRNARY lowe;
USE lowe, and logic 1164.ALL;
USE lowe, and logic arth.ALL;
USE lowe, std logic arth.ALL;
LIRNARY ORIGIN;
USE UNITAL Vocaponents.ALL;
ENTITY Cuenta Votos Cuenta Votos sch tb IS
END Cuenta Votos Cuenta Votos sch tb;
ABCRITECTURE behavioral OF Cuenta Votos Cuenta Votos sch tb IS
23
24
25
26
27
28
29
30
31
                          COMPONENT Cuenta Votos
                          PORT M : IN STO LOCIC VECTOR (6 DOMNTO 0);

SVP : OUT STO LOCIC VECTOR (2 DOWNTO 0);

SVC : OUT STO LOCIC VECTOR (2 DOWNTO 0));

END COMPONENT;
                         SIGNAL M: STD LOGIC VECTOR (6 DOWNTO 0);
SIGNAL SVP : STD LOGIC VECTOR (2 DOWNTO 0);
SIGNAL SVC : STD LOGIC VECTOR (2 DOWNTO 0);
CONSTANT PERIOD: TIME: 5 ns;
33
34
35
36
37
38
39
40
41
42
43
44
                         UUT: Cuenta Votas PORT MAP(
M -> M,
SVF -> SVF.
SVC -> SVC
                           *** Test Bench - User Defined Section
                     th: PROCESS

variable 1: integer;

variable INPUT: std logic vector(6 downto 0);
45
46
47
48
50
51
52
53
54
55
56
57
58
61
62
63
64
65
66
77
72
73
                                         for 1 in 0 to 128 loop

conv STD Logic Vector(1,7);
                                                   1 in 0 to 128 lot

INFOT := CONV BTI

M(6) <= INPOT(6);

M(5) <= INPOT(6);

M(4) <= INPOT(4);

M(3) <= INPOT(4);


M(3) <= INPOT(2);

M(1) <= INPOT(1);

M(0) <= INPOT(0);
                                         wait for PERIOD;
                            wait for FERIOD;
end loop;
INPUT i= "0000000";
M(6) <- INPUT(6);
M(4) <- INPUT(4);
M(3) <- INPUT(4);
M(2) <- INPUT(2);
M(1) <- INPUT(2);
M(0) <- INPUT(0);
                             WATT
                             END PROCESS!
```

VÍCTOR GABRIEL MENGUAL PIRPAMER ALBA CORREAL OLMO

Y la respuesta obtenida es:



Se ha comprobado que el número binario obtenido en svf (siendo svf(2) el bit más significativo) es el equivalente al número de 1's introducidos en M(6:0), mientras que el número binario obtenido en svc (siendo svc(2) el bit más significativo) es el equivalente a 7 menos el número de votos a favor.

5.2 Simulación del bloque Resultado Votación

En el 'Test Bench' se simula la respuesta del bloque Resultado_Votacion ante todas las entradas posibles provenientes del bloque Cuenta_Votos.

El fichero 'Test Bench' utilizado para simular este bloque es el siguiente:

```
LIBRARY lose;

USE lose, subscript and, ALL;

USE lose, subscript and, ALL;

LIBRARY DRISHN;

USE lose, subscript and, ALL;

LIBRARY DRISHN;

USE USES M, Vecapeonusta, ALL;

LIBRARY DRISHN;

END EMBILY Vecapeonusta, ALL;

LIBRARY DRISHN;

USE USES M, Vecapeonusta, ALL;

LIBRARY DRISHN;

USE USES M, Vecapeonusta, ALL;

LIBRARY DRISHN;

USE USES M, Vecapeonusta, ALL;

USE USES M, Vecapeonusta, ALL;

END COMPONENT Resultado, Votacion Resultado, Votacion, sch. th IS

SICANAL WC : STD LOCIC;

SICANAL WA : STD LOCIC;

SICANAL WC : STD LOCIC;

SICANAL WC : STD LOCIC;

SICANAL WA : STD LOCIC;

SICANAL WA : STD LOCIC;

WC : STD LOCIC;

WC : STD LOCIC;

WC : STD LOCIC;

SICANAL WA : STD LOCIC;

SICANAL WA : STD LOCIC;

SICANAL WA : STD LOCIC;

WC : STD LOCIC;


SICANAL WC : STD LOCIC;

SICANAL WA : STD LOCIC;

SICANAL WC : S
```

VÍCTOR GABRIEL MENGUAL PIRPAMER ALBA CORREAL OLMO

Y la respuesta obtenida es:



Se ha comprobado que cuando la señal 'ENABLE' está deshabilitada, no se obtiene conclusión sobre la votación, mientras que si está activa, cuando hay 5, 6 o 7 votos a favor la votación resulta favorable (VF), cuando hay 0, 1 o 2 votos a favor (es decir, 5, 6 o 7 en contra) la votación resulta en desfavorable; y cuando el número de votos a favor o en contra es 3 o 4 la votación resulta no aprobada.

Una vez comprobado el funcionamiento de los bloques, se incorporan al esquemático de MyDesign teniendo como resultado final:

