



Escuela de Ingenierías Industriales

Titulación: Grado en Ingeniería Electrónica, Robótica y Mecatrónica

Asignatura: Electrónica Digital

Tema 6: Bloques Funcionales Combinacionales



TEMA 6: BLOQUES FUNCIONALES COMBINACIONALES

6.1. Bloques para el procesamiento y enrutado de datos.

- 6.1.1 Decodificadores. Codificadores. Conversores de código.
- 6.1.2 Multiplexores y demultiplexores.
- 6.1.3 Comparadores

6.2. Bloques aritméticos.

- 6.2.1 Sumadores binarios: semisumador y sumador completo. Sumador de n bits con acarreo en serie. Sumador de n bits con acarreo anticipado. Sumador/restador.
- 6.2.2 Multiplicadores binarios.
- 6.2.3 ALU: Unidad aritmético lógica

6.3. Bloques Reconfigurables. Lógica programable.


6.3.1 Generadores Universales de Funciones Booleanas: ROM, PLA PAL

6.4. Bloques funcionales en HDL

Bloques Aritméticos


Sumadores

Sumador binario de un bit. Semisumador o "half adder"




No contempla el acarreo de la etapa anterior


Sumador completo. "Full adder". Incorpora como entrada el acarreo



Sumador paralelo de números binarios de N bits, con acarreo en serie. "Paralell-adder-ripple-carry".



Ejemplo: Sumador binario paralelo con acarreo en serie de palabras de 4 bits



Para este tipo de sumadores, el retardo de propagación depende de nº etapas. Puede resultar excesivo.

Sumador paralelo de números binarios de N bits, con acarreo anticipado. "Paralell-adder-look-ahead-carry".

Para cada etapa sumador completo se tiene que:

"El acarreo de la etapa i-ésima, se obtiene de la suma lógica del acarreo en dicha etapa A i · B i y el acarreo de la etapa anterior C_{i-1}, si esta permitido por la salida suma en la etapa i-ésima."

$$\begin{aligned} C_i &= G_i + P_i \cdot C_{i\text{-}1} \\ P_i \text{ se denomina término generador de acarreo. } G_i = A_i \cdot B_i \\ P_i \text{ se denomina término propagador de acarreo. } P_i = A_i \oplus B_i \end{aligned}$$

$$S_i = P_i \oplus C_{i-1}$$
 G_i y P_i solamente dependen de las entradas de la etapa i-ésima.

Desarrollamos C_i para todo i, deducimos la expresión para un sumador de n etapas.

$$\begin{split} &C_0 = G_0 + P_0 \cdot C_{-1} \\ &C_1 = G_1 + P_1 \cdot C_0 = G_1 + P_1 \cdot (G_0 + P_0 \cdot C_{-1}) = G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_{-1} \\ &C_2 = G_2 + P_2 \cdot C_1 = G_2 + P_2 \cdot (G_1 + P_1 \cdot C_0) = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_{-1} \\ &C_3 = G_3 + P_3 \cdot C_2 = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_{-1} \end{split}$$

$$C_{3} = G_{3} + P_{3} \cdot C_{2} = G_{3} + P_{3} \cdot G_{2} + P_{3} \cdot P_{2} \cdot G_{1} + P_{3} \cdot P_{2} \cdot P_{1} \cdot G_{0} + P_{3} \cdot P_{2} \cdot P_{1} \cdot P_{0} \cdot C_{-1}$$


$$C_{n} = G_{n} + P_{n} \cdot G_{n-1} + P_{n} \cdot P_{n-1} \cdot G_{n-2} + \cdots + P_{n} \cdot P_{n-1} \cdot \cdots + P_{1} \cdot G_{0} + P_{n} \cdot P_{n-1} \cdot \cdots + P_{1} \cdot P_{0} \cdot C_{-1}$$

$$S_{n} = P_{n} \oplus C_{n-1}$$

Independiza el retardo de propagación del nº de etapas.

Sumador paralelo de números binarios de N bits, con acarreo anticipado. "Paralell-adder-look-ahead-carry".

Ejemplo: Sumador binario paralelo con acarreo anticipado de palabras de 4 bits



Bloques Aritméticos. Restadores

Restador.

La operación A-B entre números binarios de n bits se realiza como A+(-B).


Donde -B es el opuesto de B en su representación en complemento a dos.

En general se tiene $R = A + (-B) = 2^n + (A - B)$

El resultado de esta operación se interpreta según la relación entre |A| y |B|:

- Si $|A| \ge |B|$. A-B es cero o un nº positivo. La suma de A con (-B) siempre se produce acarreo, por lo que R = (A-B), despreciando el acarreo (término 2^n).
- Si |A| < |B|. A-B es un nº negativo. La suma de A con (-B) nunca produce acarreo y el resultado R debe interpretarse como un nº negativo expresado en complemento a dos. Esto es, R representa a -(B-A) expresado en complento a dos.


Ejemplo: Diseño de un restador de nº de 4 bits a partir de un bloque sumador.



Bloques Aritméticos. Restadores


Bloque Sumador/Restador.

Ejemplo: Sumador/restador de palabras de 4 bits.



S/R	Operación	Salida
0	A+B	Carry S=A+B
1	A - B	$Si A \ge B $ $Carry = 1$ $S = A - B \ge 0$
		$Si A < B $ $Carry = 0$ $S = (A-B)_{C D} < 0$





Bloques Aritméticos. Multiplicadores binarios

Tabla de multiplicar

ΑВ	Producto	
0 0	0	
	0	
	0	
10	1	
1 1	1	



Producto =
$$AxB = AND(A,B)$$

Ej: Nº 4 Bits
$$P = BxA$$

 $B = b_3b_2b_1b_0$
 $A = a_3a_2a_1a_0$

$$a_0xb_3 a_0xb_2 a_0xb_1 a_0xb_0$$

 $a_1xb_3 a_1xb_2 a_1xb_1 a_1xb_0$

$$a_2 xb_3 a_2 xb_2 a_2 xb_1 a_2 xb_0$$

$$+ a_3 xb_3 a_3 xb_2 a_3 xb_1 a_3 xb_0$$

$$P_{0} = a_{0}xb_{0}$$

$$P_{1} = a_{0}xb_{1} + a_{1}xb_{0}$$

$$P_{2} = a_{0}xb_{2} + a_{1}xb_{1} + a_{2}xb_{0} + C_{1}$$

$$P_{3} = a_{0}xb_{3} + a_{1}xb_{2} + a_{2}xb_{1} + a_{3}xb_{0} + C_{2}$$


$$P_{4} = a_{1}xb_{3} + a_{2}xb_{2} + a_{3}xb_{1} + C_{3}$$

$$P_{5} = a_{2}xb_{3} + a_{3}xb_{2} + C_{4}$$

$$P_{6} = a_{3}xb_{3} + C_{5}$$

$$P_{7} = C_{6}$$

Multiplicadores binarios: Multiplicador con acarreo en serie




Unidad Aritmético-lógica: ALU (Arithmetic-Logic Unit)

Bloque **MSI** combinacional, que ofrece la posibilidad de realizar diversas operaciones aritméticas y lógicas, que se seleccionan mediante señales de control.

Actua sobre dos operandos de N bits, y proporciona como resultado una palabra de M bits.


Incluye además entradas y salidas que facilitan su expansión modular.

Es un bloque fundamental en todos los procesadores digitales.



Unidad Aritmético-lógica

Ej: ALU 4 bits.



Significado de las señales I/O

A[3.0]: Operando A de 4 bits

B[3.0]: Operando B de 4 bits

R[3.0]: Resultado de la operación (4 bits)

C_{in}: entada de acarreo precedente

ModOp: entrada de modo de operación Aritm/Lógic

Sel[2:0]: entrada de selec operación según ModOp

A=B: Salida que indica igualdad de operandos

Cout: salida de accarreo (expansión acarreo en serie)

Pout: Salida término propagador de accarreo


Gout: Salida termino generador accarreo

(ambas para expansión con look-ahead-carry)


Tabla de Operaciones						
Operaciones Aritméticas (Sobre operandos de 4 bits)	Operaciones Lógicas (Operación bit a bit)					
A+B A+B+1 A+1 A-B A-B-1 CD A A-1	OR(A,B) AND(A,B) NOR(A,B) NAND(A,B) XOR(A,B) XNOR(A,B) OR(NOT(A),B)					

Unidad Aritmético-lógica: Expansión de bloques


Ej: ALU 8 bits



Asociación de ALU's de 4bits con acarreo en serie




Asociación de ALU's de 4bits con acarreo anticipado



Unidad Aritmético-lógica. Ejemplo de implementación




Tabla de Operaciones



Unidad Aritmético-lógica

Ej: ALU 4 bits comercial: 74LS182



Mode Select Inputs				Active LOW Operands & F _n Outputs		Active HIGH Operands & F _n Outputs	
				Logic	Arithmetic (Note 2)	Logic	Arithmetic (Note 2)
S 3	S2	S1	S 0	(M = H)	$(M = L) (C_n = L)$	(M = H)	$(M = L) (C_n = H)$
L	L	L	L	Ā	A minus 1	Ā	A
L	L	L	н	AB	AB minus 1	Ā+B	A + B
L	L	н	L	A+B	AB minus 1	ĀB	A+B
L	L	Н	н	Logic 1	minus 1	Logic 0	minus 1
L	н	L	L	A + B	A plus (A + B)	AB	A plus AB
L	н	L	н	B	AB plus (A + B)	B	(A + B) plus AB
L	н	н	L	Ā⊕B	A minus B minus 1	A⊕B	A minus B minus 1
L	н	н	н	A+B	A+B	ΑB	AB minus 1
Н	L	L	L	ĀB	A plus (A + B)	Ā+B	A plus AB
Н	L	L	н	A⊕B	A plus B	Ā⊕B	A plus B
Н	L	Н	L	В	AB plus (A + B)	В	(A + B) plus AB
Н	L	н	н	A + B	A + B	AB	AB minus 1
Н	Н	L	L	Logic 0	A plus A (Note 1)	Logic 1	A plus A (Note 1)
Н	н	L	н	ΑB	AB plus A	A+B	(A + B) plus A
Н	н	н	L	AB	AB minus A	A+B	(A + B) plus A
н	н	н	н	A	A	A	A minus 1

