Práctica 1B: Sistema de Votación Electrónica. Módulo de registro de votos. Integración de módulos.

Objetivo:

El objetivo de la Práctica1 es completar el diseño y verificar el correcto funcionamiento de un sistema digital que se encargue de realizar la gestión de votantes, el registro de sus votos, su computo, y finalmente comunicar los resultados de una votación, según las especificaciones dadas. Para ello procedemos en dos fases.

En esta segunda parte (Práctica1B), partiremos de un diagrama de bloques y un diseño predefinido, al que se debe incorporar el módulo que ha sido diseñado en la primera parte (Práctica1A). Se procederá al análisis de los nuevos bloques y del sistema completo, para comprender su funcionamiento. Finalmente se procederá a la generación del fichero de configuración, para su implementación en la placa de desarrollo Nexys3 (bien directamente, de manera presencial, en el laboratorio de electrónica, o bien a través de la web que le da acceso como Laboratorio Remoto)


Propuesta: Funcionalidad y diagrama de bloques general

Las especificaciones de la Práctica1A, se completan con las siguientes, que concretan el interfaz de gestión y registro del voto:

- El sistema de votación posee un interruptor general on/off (interruptor sw(0)) cuyo estado se visualiza con el led(0). Cuando sw(0) está en off, el led(0) está encendido, el sistema de votación desactivado y en su estado de reposo inicial; y cuando sw(0) está en on, el led(0) se apaga, y el sistema de votación está activado y listo para registrar los votos.
- Cada votante se asocia a un interruptor (sw(7:1)) de la placa Nexys3, de forma que cuando se activa, uno, y solo uno de ellos en cada ocasión, se entiende que el correspondiente elector es llamado a votar. Esto lo hará presionando uno de los siguientes botones de la placa: btn(2) si su voto es favorable a la moción sometida a votación; y btn(4) si su voto es en contra.
- Cuando un votante ha sido llamado al voto, activando uno de los interruptores, este hecho se indica encendiéndose el correspondiente led (Leds(7:1)). El led se apaga, bien tras haberse emitido el voto, o bien, si el interruptor se ha desactivado, antes de haber votado, en cuyo caso podrá ser llamado a voto posteriormente.
- Una vez que un elector ha emitido su voto, este no podrá ser modificado, por tanto dicho elector no podrá volver a ser seleccionado mientras dure la votación. La situación no se restaura hasta que no se reinicie el sistema, desactivando el interruptor sw(0).
- Los displays 7 segmentos de la placa permanecen apagados mientras no se complete la votación. Esto se producirá cuando todos los votantes hayan votado.
- Dado que no se admite la abstención, la votación no se da por concluida hasta que todos los votantes han votado.

- Una vez finalizada la votación, algo que ocurre de manera automática, cuando todos los electores hayan votado, los display se activarán mostrando el número de votos a favor y de votos en contra, y se encenderán las señales luminosas que indican el resultado de la votación: (1) moción aprobada Leds(7:5) encendidos; (2) moción rechazada Leds(2:0) encendidos; (3) moción devuelta Leds(4:3).
- Con el sistema de votación activo, si se pulsa el botón **btn(3)**, se encienden los led correspondientes a los electores que han emitido su voto. De esta manera, durante el proceso de votación, se puede verificar cuáles son los electores que han votados, y quienes quedan aún por hacerlo.
- El sistema volverá a su estado inicial, cuando el interruptor general **sw(0)** vuelve a la posición off.

El diagrama general de bloques del sistema completo se muestra en la Fig.1. El funcionamiento global del se ilustra en el video demostrativo que puedes encontrar en el CV.




El sistema tiene como entrada, además de la señal de reloj del sistema Ck, los interruptores de la placa Nexys3 (sw(7:0)) y los botones 2 y 4 (btn(2) y btn(4)); y como salida, las líneas de ledes (Leds(7:0)) y las líneas con el dato que hay que visualizar en los display 7 segmentos (SevenSeg_n(7:0), con n = 0 ... 3).

El diseño se ha organizado en torno a cuatro bloques:


- **clk_div**: Bloque que, a partir de Ck, genera el reloj empleado en el sistema clk_4Hz. Este módulo es el mismo que se ha utilizado en la Práctica0.
- Regs_Vot: Este módulo registra el voto del elector seleccionado a partir de las entradas (sw(7:1), btn(2), btn(4)), e indica quién está votando (VLed(7:0)), si ha completado el voto (V_R(7:0)), si se han recogido todos los votos (V_RR), y cuál es el sentido del voto de cada una de ellos (VF_C(7:0)) VF_C(i) a "uno" significa voto favorable, y a "cero" voto en contra.

- P3_Vot: Es el módulo que realiza el cómputo de votos, genera la información del resultado de la votación, y que has diseñado en la Practica1A. Tiene como entrada el bus que representa el voto de cada consejero (VF_C(7:0)) y la señal V_RR que indica que todos los consejeros han votado; de forma que esta señal actúa como señal de validación del cómputo de votos que realiza el módulo y por tanto de activación de las salidas. Estas son VF si la moción sometida a votación ha sido aprobada, VC si ha sido rechazada y NA si no se ha alcanzado la mayoría para adoptar una decisión. Este módulo genera los buses que permiten visualizar el resultado numérico de la votación en los display 7 segmentos, en la forma: F n°VotF | C n°VotC.
- M4_1E: representa a 8 multiplexores 4x1 con entrada de habilitación, que trabajan con tres buses de ocho bits cada uno, que llevan diferente información generada en los módulos que que se han descrito anteriormente, y que se visualiza en los ledes de la placa, según su selección. Este bloque pertenece a la librería ISE Design Suite. (Nota que, aunque en la Fig.1 solo se muestra un bloque, este representa a 8 multiplexores que trabajan en paralelo, cada uno de los cuales se asocia y uno de los bits de cada uno de los buses de entrada de dato. Este efecto se puede conseguir en la herramienta de dibujo de esquemáticos modificando la propiedad "InstName" de dicho objeto, añadiendo al nombre asignado por defecto el texto "(7:0)". Para realizar este cambio, una vez incorporado a la hoja de dibujo, se debe seleccionar el componente, pulsar el botón derecho del ratón, y seleccionar en el desplegable la línea "Object Properties"). Nota también que las entradas de control y la de selección (que está puesta a "Uno"), son comunes a los ocho bloques.

La Fig.2 recoge el esquema del módulo **Regs Vot**.



Como muestra el esquema, este módulo se organiza con base en un módulo más simple **Reg_Vot**, uno por cada votante. Cada módulo se selecciona cuando se activa el correspondiente votante; y la votación finaliza (**V_RR** activa), cuando todos los electores han votado. El módulo **Reg_Vot** es un circuito secuencial sencillo, que controla el interfaz y el registro de votos. Se ha diseñado como una máquina de estados finita, cuyo diagrama lógico se reproduce en la Fig.3.




En este módulo la entrada **ENA** es la señal de selección, que indica que el correspondiente votante ha sido seleccionado, **VC** indica que su voto es "a favor", y **VC** que su voto es "en contra", **CLR** es la señal de inicialización o reset. Por su parte, **VF_C** es una salida que toma el valor "uno" si el voto registrado ha sido "a favor", y "cero" si ha sido "en contra", **V_R** indica si el correspondiente votante ha votado o no, mientras que LedV, controla el encendido y apagado del led correspondiente. Recuerda que el led se enciende cuando un votante ha sido llamado a voto, y que se apaga una vez ha votado.

Tareas y Presentación de resultados:

- Analiza el circuito de la Fig.3, obtén su diagrama de transición de estados y deduce su funcionamiento.
- Traslada el diseño de la Fig.1 a un proyecto para ISE de Xilinx. Para ello, genera un nuevo proyecto, a partir de la plantilla RLab_Plant, y reproduce dentro del módulo **MyDesign** el esquema de la Fig.1. Incorpora el módulo **P3_Vot**, diseñado en Práctica1A, y completa **Regs_Vot**, siguiendo el esquema de la Fig.2, empleando el esquema de la Fig.3 para el módulo **Reg Vot**.
- Simula el circuito módulo **Reg_Vot** y verifica el funcionamiento que has deducido de su análisis, planteando diferentes secuencias de entrada. Por ejemplo, sigue la secuencia y completa el cronograma de la Fig.4; a continuación trata de reproducirlo mediante simulación. Esto es, escribe el correspondiente fichero de vectores de test y comprueba que los resultados de simulación con ISIM coinciden con lo que habías previsto en el cronograma.

- Verifica el funcionamiento del sistema una vez implementado en la Nexys3. Para ello, genera el fichero de configuración (top.bit). Este fichero podrá ser utilizado para configurar la Nexys3, bien directamente en el laboratorio en una sesión presencial, o bien a través del portal de laboratorio remoto. Reproduce las diversas situaciones de funcionamiento que se muestran en el vídeo.



- Recoge en un documento pdf, para su entrega en la fecha prevista lo siguiente:
 - a) Esquemáticos del diseño global, y de cada uno de los bloques que lo integran
 - b) El análisis del módulo Reg Vot, obteniendo el correspondiente diagrama de transición de estados, y la explicación, a partir de el de su comportamiento.
 - c) El cronograma con el plan de simulación del módulo Reg Vot y los correspondientes ficheros de vectores de test.
 - d) El resultado de la simulación del módulo Reg Vot, mostrando la concordancia de ésta con el cronograma previsto en la Fig.4
- Finalmente recuerda que, en una sesión presencial o en línea, deberás hacer una demostración del funcionamiento sistema de votación a tu profesor. En ella deberás mostrar también tu conocimiento de la práctica, explicar el funcionamiento general del sistema basandote en el esquema de la Fig.1, indicando cómo contribuye cada bloque al funcionamiento general.

Importante: Haber realizado esta entrega es imprescindible para poder presentarse al examen de prácticas.