



# Escuela de Ingenierías Industriales

Titulación: Grado en Ingeniería Electrónica, Robótica y Mecatrónica

Asignatura: Electrónica Digital

Tema 7: Introducción a los Sistemas Secuenciales



#### **TEMA 7: INTRODUCCIÓN A LOS SISTEMAS SECUENCIALES**

#### 7.1. Definiciones y conceptos básicos.


- 7.1.1 Modelo estructural. Modelos de estados finitos.
- 7.1.2 Consideraciones temporales.
- 7.1.3 Circuitos síncronos y asínconos.


#### 7.2. Elementos de memoria básicos.


- 7.2.1 *Latch SR*.
- 7.2.2 Biestables síncronos. Niveles de disparo.
- 7.2.3 Biestables y Flip-flops: J-K, D y T.
- 7.2.4 Cronogramas.
- 7.3. Parámetros temporales en biestables y flip-flops. Entradas auxiliares: Preset y Clear.
- 7.4. Biestables en HDL.

Se dice que un sistema digital es secuencial cuando su salida en cada instante de tiempo no queda completamente determinada por la entrada en ese instante de tiempo, sino que depende de la secuencia de entrada, esto es, de su historia. Se dice que los sistemas secuenciales son sistemas con memoria.


### Ej: Sistema sin memoria











Ej: Sistema con memoria


















- Sistema con memoria
  - Secuencia de encendido









- Secuencia de apagado













Pcn	c <sub>n+1</sub>	L
0 0	0	0
0 1	1	1
10	1	0
11	0	1
$c_{n+1} = P \oplus c_n$		
$L = c_n$		





memoria -> realimentación

# Sistema con memoria memoria -> realimentación







Tabla de verdad


Pcn	c <sub>n+</sub>	<sub>1</sub> L
0 0	0	0
0 1	1	1
10	1	0
11	0	1




 $c_n$  = estado presente  $c''_{n+1}$  = estado siguiente

Problema -> tiempo de retardo en el lazo de realimentación El sistema puede oscilar

#### Sistema secuencial asíncrono




### Sistema secuencial síncrono



Descripción del funcionamiento: Diagrama de estados

El sistema posee dos estados


 $c_n = 0$  estado A del sistema - > L = 0 Luz apagada c<sub>n</sub> = 1 estado B del sistema - > L = 1 Luz apagada



## Modelo de Huffman para sistema secuenciales

En el modelo básico, **modelo de Huffman**, **la memoria** se representa por medio de un **conjunto finito y discreto de estados**  $(Q_n)$ , de forma que la respuesta del sistema Z(t), a una entrada X(t) en un instante dado, depende no solo de esa entrada, como en el caso de los sistemas combinacionales, sino que depende también de su **estado presente**  $Q(t)=(Q_n)$ . De la misma manera la evolución del sistema a un nuevo estado **estado siguiente**  $Q(t+1)=(Q_{n+1})$ , está determinada por dicha entrada X(t) y su estado presente  $Q(t)=(Q_n)$ .

Se asume que esta transición, esto es, el paso de t -> a t+1, se produce tras un cierto retardo t<sub>d</sub>.



- Los sistemas secuenciales más simples son los empleados:
  - en el almacenamiento de información: Biestables y flip-flops (almacenan un bit de información)
     y Registros (almacenan palabras de n bits)
  - cuenta de eventos y generación de secuencias, temporización: Contadores.
  - control: máquinas de estados o autómatas finitos.

Todos ellos forman parte de sistemas más complejos, como son sistemas de control y toma de decisiones que dependen de la evolución temporal.

### Ejemplos de estos sistemas son


- sistema de control de un ascensor, de la apertura automática de puertas,
   del funcionamiento de motores y bombas etc.;
  - así como sistemas de propósito general,
    - como son microprocesadores y microcontroladores, etc.

## Sistemas digitales secuenciales. Tipología


Se distinguen dos grandes clases de sistemas secuenciales:

Los **sistemas secuenciales síncronos:** Se caracterizan utilizar elementos especiales para almacenar las variables de estado del sistema, **elementos de memoria**, los cuales responden simultáneamente, cuando se produce una **transición de estados**.

Esta transición se realiza en instantes de tiempo discretos, **instantes activos**, que se referencian a una señal de control, común a todos ellos, que se denomina señal de **reloj** (*CK* ).




Instantes activos en una señal de reloj



## Sistemas digitales secuenciales. Tipología


Los sistemas secuenciales asíncronos, que se caracterizan por que sus elementos memoria responden de forma asíncrona, esto es, de forma independiente.

Estos sistemas se construyen, bien a partir de sistemas combinacionales con bucles de realimentación, en los cuales la memoria está asociada a dichos bucles y es consecuencia del retardo de propagación de las señales los sistemas reales,



o bien por que sus elementos de memoria responden de forma independiente unos de otros,


de forma asíncrona.




# Sistemas digitales secuenciales. Celda básica de memoria

Es el sistema secuencial más simple y permite alamcenar un bit de información.

Posee dos estados estables. Recibe el nombre de biestable.





Partiendo de esta estructura básica se construyen los demás elementos de memoria:


- Latch y Biestables D, T, JK, tanto síncronos como asíncronos;
- Registros de datos
- Pilas FIFO y LIFO
- Memorias de acceso aleatorio (RAM estática)

### Elementos de memoria. Latch asíncrono

Son los elementos de memoria más simples que se emplean en el diseño lógico.
 Junto a la celda básica de memoria, incorporan las entradas S (Set) puesta a uno y R (Reset) puesta a cero, para almacenar la información requerida.

$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	Símbolo	Diagrama lógico	Tabla de comportamiento
S Q  R QN  R  Q 10 10  11 Prohibida  Puesta a of Pues	Latch SR	$\overline{S}$	$SR \mid Q_{n+1} \overline{Q}_{n+1} \mid Significado$
$\overline{S}$ Q Mantier Puesta a constant $\overline{S}$ Q Puesta a constant $\overline{S}$ Q $\overline{S}$ $\overline{S}$ Q $\overline{S}$ $\overline{S}$ Q $\overline{S}$ $\overline{S}$ Q $\overline{S}$ $S$			0 1 0 1 Puesta a cero 1 0 1 0 Puesta a uno
$-\frac{d\overline{B}}{D} = 0$	$\overline{S}$ Q $\overline{Q}$	$\overline{S}$ $\overline{Q}$	1 1         Qn         Mantiene           1 0         0 1         Puesta a cero           0 1         1 0         Puesta a uno

Cronograma generado por un latch SR para la secuencia de entrada: SR=10, SR=01, SR=10, SR=01, SR=10, SR=01



## Elementos de memoria con reloj. Biestables


 Los elementos de memoria con reloj se diferencian de los latches asíncronos en que incorporan una entrada adicional (CK) que permite sincronizar su cambio de estado, siempre según las entradas de dato (entradas que llevan la información a almacenar en el elemento de memoria).

Los más básicos son los **biestables**, los cuales **son elementos de memoria síncronos activos por nivel**. Esto es, su instante activo es el nivel (alto o bajo) de la señal de reloj. Esto significa que la salida del biestable se fija durante los instantes no activos (fase de mantenimiento), presentando el último valor que tenía antes de la transición del reloj; mientras que durante los instantes activos (fase de captación) los cambios en las entradas de dato se propagan a la salida.


Nombre Símbolo	Diagrama lógico	Tabla	de comport	tamiento
Biestable SR activo a nivel alto  S Q CK R QN	S CK S Q R QN	CK S R  1 0 0 1 0 1 1 1 0 1 1 1 0 x x	$Q_{n+1}$ $\overline{Q}_{n+1}$ $Q_n$ $0$ $1$ $1$ $0$ Prohibida $Q_n$	Significado  Mantiene Puesta a cero Puesta a uno Prohibida Mantiene
Biestable SR activo a nivel bajo  S Q CK R QN	S Q R QN	CK S R 0 0 0 0 0 1 0 1 0 0 1 1 1 x x	$Q_{\mathrm{n+1}}  \overline{Q}_{\mathrm{n+1}}$ $Q_{\mathrm{n}}$ $0  1$ $1  0$ Prohibida $Q_{\mathrm{n}}$	Significado  Mantiene Puesta a cero Puesta a uno Prohibida Mantiene

# Elementos de memoria con reloj. Biestables

Cronograma generado por un latch SR para la secuencia de entrada: SR=10, SR=01, SR=10, SR=01, SR=01



Cronograma generado por un biestable SR para la secuencia: SR=10, SR=01, SR=10, SR=01, SR=01



a) y c) Se producen en la Fase de mantenimiento, no produce cambio a la salida hasta la siguiente Fase de captación b) d) y e) Se producen en la Fase de captación, sepropaga la salida. Se mantiene sólo la última transición e).

# Elementos de memoria con reloj. Flip-flops

Los flip-flops son elementos de memoria síncronos disparados por flanco.

Esto es, su instante activo es la transición entre niveles de la señal de reloj.

Se tiene dos tipos de flip-flops atendiendo al modo de disparo:

Los disparados por flanco de bajada (transición entre niveles alto y bajo), y


los disparados por flanco de subida (transición entre niveles bajo y alto).

Este modo de funcionamiento significa que la salida del flip-flop se fija tras el flanco activo y permanece estable durante todo el periodo de la señal de reloj, hasta un nuevo instante activo. De esta forma los cambios en las entradas no se propagan a la salida hasta que se produce el flanco activo. Con lo que se garantiza un sólo cambio en el estado del flip-flop por instante activo.


Nombre y símbolo	Tabla de comportamiento
Flip-flop SR	CK S R $ Q_{n+1}\overline{Q}_{n+1} $ Significado
disparado por flanco de subida	<b>▲</b> 0 0
<u> </u>	<b>▲</b> 0 1 0 1 Puesta a cero
s _ Q	<b>▲</b> 10 10 Puesta a uno
$R Q_N$	→ 1 1 Prohibida Prohibida
Flip-flop SR	CK S R $Q_{n+1}$ $\overline{Q}_{n+1}$   Significado
disparado por flanco de bajada	<b>1</b> 0 0
	<b>1</b> 0 1
S Q	1 0 1 0 Puesta a uno
$-\circ$ CK $R$ $Q_N$	T 1 1 Prohibida Prohibida

# Elementos de memoria con reloj. Flip-flops.

Cronograma generado por un biestable SR para la secuencia: SR=10, SR=01, SR=10, SR=01, SR=01




Cronograma generado por un flip-flop SR disparado por flanco de bajada:



- a) b) y e) No producen cambio a la salida hasta despues del flanco de bajada del reloj
- c) y d) No se propagan a la salida.

# Elementos de memoria con reloj. Flip-flops.

### Estructura maestro-esclavo: Flip-flop SR disparado por flanco



# Elementos de memoria con reloj. Biestables Tipo JK.

Nombre/Símbolo	Diagrama lógico	Tabla de comportamiento
Biestable JK activo a nivel alto  J CK K Q N	S Q Q Q R Q Q	$\begin{array}{c ccccc} CK \ J \ K & Q_{n+1} \ \overline{Q}_{n+1} & Significado \\ \hline 1 \ 0 \ 0 & Q_n & Mantiene \\ 1 \ 0 \ 1 & 0 \ 1 & Puesta a cero \\ 1 \ 1 \ 0 & 1 \ \overline{Q}_n & Puesta a uno \\ 1 \ 1 \ 1 & \overline{Q}_n & Invierte \\ 0 \ x \ x & Q_n & Mantiene \\ \hline \end{array}$
Biestable JK activo a nivel bajo  J CK K Q N —	$\begin{array}{c c}  & & & \\  & & & &$	$\begin{array}{c cccc} CK \ J \ K & Q_{n+1} \ \overline{Q}_{n+1} & Significado \\ \hline 0 \ 0 \ 0 & Q_n & Mantiene \\ 0 \ 0 \ 1 & 0 \ 1 & Puesta a cero \\ 0 \ 1 \ 0 & \frac{1}{2} \ 0 & Puesta a uno \\ 0 \ 1 \ 1 & \overline{Q}_n & Invierte \\ 1 \ x \ x & Q_n & Mantiene \\ \end{array}$

# Elementos de memoria con reloj. Biestables Tipo D.

Nombre/Símbolo	Diagrama lógico	Tabla de comportamiento
Biestable D activo a nivel alto  D Q CK Q N O	$\begin{array}{c c} D & S & Q \\ CK & CK \\ R & Q_N \end{array}$	$\begin{array}{c cccc} CK & D & Q_{n+1} & \overline{Q}_{n+1} & Significado \\ \hline 1 & 0 & 0 & 1 & Puesta a cero \\ 1 & 1 & 1 & 0 & Puesta a uno \\ 0 & x & Q_n & Mantiene \\ \end{array}$
Biestable D activo a nivel bajo  D Q CK QN	D S Q CK R QN	$\begin{array}{c cccc} CK & D & Q_{n+1} & \overline{Q}_{n+1} & Significado \\ \hline 0 & 0 & 0 & 1 & Puesta a cero \\ 0 & 1 & 1 & 0 & Puesta a uno \\ 1 & x & Q_n & Mantiene \\ \end{array}$

# Elementos de memoria con reloj. Biestables Tipo T.

Nombre	e/Símbolo	Diagrama lógico	Tabla de comporta	nmiento
	table T nivel alto Q Q CI	J Q CK K QN	$\begin{array}{c cc} CK T & Q_{n+1} \overline{Q}_{n+1} \\ \hline 1 0 & Q_n \\ 1 1 & \overline{Q}_n \\ 0 x & Q_n \\ \end{array}$	Significado  Mantiene Invierte Mantiene
activo a	table T nivel bajo Q Q Q <sub>N</sub> —	J Q CK K QN	$\begin{array}{c cc} CK T & Q_{n+1} \overline{Q}_{n+1} \\ \hline 0 0 & Q_n \\ 0 1 & \overline{Q}_n \\ 1 x & Q_n \\ \end{array}$	Significado  Mantiene Invierte Mantiene

# Elementos de memoria con reloj. Flip-flops. Tipo JK.

Nombre/Símbolo	Tabla de comportamiento
Flip-flop JK disparado por flanco de subida	CK J K $Q_{n+1}$ $\overline{Q}_{n+1}$ Significado $I$ 0 0 $Q_n$ Mantiene $I$ 0 10 1Puesta a cero $I$ 1 01 0Puesta a uno $I$ 1 1 $I$ 1 0Invierte
Flip-flop JK disparado por flanco de bajada	CK J K $Q_{n+1}$ $\overline{Q}_{n+1}$ Significado $\overline{L}$ 0 0 $Q_n$ Mantiene $\overline{L}$ 0 10 1Puesta a cero $\overline{L}$ 1 0 $\overline{1}$ 0Puesta a uno $\overline{L}$ 1 1 $\overline{Q}_n$ Invierte

# Elementos de memoria con reloj. Flip-flops. Tipo D.

# Nombre/Símbolo Tabla de comportamiento Flip-flop D $Q_{n+1} \overline{Q}_{n+1}$ Significado CK D disparado por flanco de subida 0 1 Puesta a cero 10 Puesta a uno Flip-flop D $Q_{n+1} \overline{Q}_{n+1}$ Significado CK D disparado por flanco de bajada 0 1 Puesta a cero 10 Puesta a uno

# Elementos de memoria con reloj. Flip-flops. Tipo T.

# Nombre/Símbolo Tabla de comportamiento $Q_{n+1} \overline{Q}_{n+1}$ Flip-flop T Significado CK T disparado por flanco de subida Mantiene $Q_{\rm n}$ $\overline{\overline{Q}}_{\mathrm{n}}$ Invierte $Q_{\mathrm{n+1}} \, \overline{Q}_{\mathrm{n+1}}$ Flip-flop T Significado CK T disparado por flanco de bajada **L** 0 Mantiene $\overline{Q}_{n}$ Invierte

# Elementos de memoria con reloj. Biestables y Flip-flops.

## Entradas PRESET y CLEAR en biestables y flip-flops.

Los elementos de memoria suelen incorporar entradas adicionales, generalmente asíncronas, (aunque también pueden ser síncronas) que permiten forzar un estado inicial conocido. Estas son las entradas de "PRESET" y "CLEAR".

- PRESET permite inicializar el elemento de memoria al valor uno Q=1 y  $\overline{Q}=0$ .
- CLEAR permite inicializar el elemento de memoria al valor cero Q=0 y Q=1.

Nombre y símb	olo	Tabla de	comportami	iento
		PR CL CK J K	$Q_{\mathrm{n+1}}  \overline{Q}_{\mathrm{n+1}}$	Significado
Flip-flop JK disparado por flanco de subida con entradas de Preset y Clear activas a nivel alto	$ \begin{array}{c c}  & PR \\  & J & Q \\  & > CK \\  & K & Q_N \\  & CL \end{array} $	10	$egin{array}{c} 1 \ 0 \ 0 \ 1 \ &  ext{No v\'alido} \ & Q \ 0 \ 1 \ & 1 \ 0 \ & \overline{Q} \ n \ \end{array}$	Puesta a uno asínc. Puesta a cero asinc. Prohibido Mantiene Puesta a cero Puesta a uno Invierte
Flip-flop D disparado por flanco de subida con entradas de Preset y Clear activas a nivel bajo	$ \begin{array}{c c} \hline & PR \\ \hline & PR \\ \hline & Q \\ \hline & CK \\ & CL \\ \hline & Q_N \\ \hline & $	PR CL CK D  0 1	$\begin{array}{c c} Q_{n+1} \ \overline{Q}_{n+1} \\ \hline 1 \ 0 \\ 0 \ 1 \\ \text{No v\'alido} \\ 0 \ 1 \\ 1 \ 0 \\ \end{array}$	Significado  Puesta a uno asínc.  Puesta a cero asinc.  Prohibido  Puesta a cero  Puesta a uno

# Elementos de memoria con reloj. Biestables y Flip-flops.

## Parámetros temporales en los biestables y flip-flops.

<u>Tiempo de establecimiento</u> (**Setup time**)  $\mathbf{t}_{sup}$ . Es el mínimo intervalo de tiempo que debe estar estable un dato de entrada a un elemento de memoria antes del fin de su instante activo para que éste sea almacenado correctamente.

Antes del flanco de disparo en los flip-flops y antes del final del nivel activo en biestables.

<u>Tiempo de mantenimiento</u> (**Hold time**)  $\mathbf{t}_{hold}$ . Es el mínimo intervalo de tiempo que debe permanecer estable un dato de entrada de un elemento de memoria después del fin de su instante activo para que este sea almacenado correctamente.


Después del flanco de disparo en los flip-flops y después del inal del nivel activo en los biestables. final del nivel activo en los biestables.


Retardo de propagación (Delay time)  $\mathbf{t}_d$ . Es el mayor de los tiempos de aparición de un valor estable de un dato almacenado a la salida de un elemento de memoria, desde el instante activo.

Después del flanco activo en los flip-flops y durante el nivel activo en los biestables.

Anchura del pulso de PRESET y CLEAR. (Preset and Clear pulse width)

 $\mathbf{t}_{wpr}$  y  $\mathbf{t}_{wcl.}$  Anchura de pulso mínimo para que su función tenga efecto.






# Registros

Un **registro** de **n bits** es un sistema secuencial cuya principal función es almacenar o mantener n bits información. Está formado por n elementos de memoria (latch, biestables o flip-flops) y las señales y la lógica combinacional necesarias para actualizar y/o mantener la información previamente almacenada.

La "carga" en el registro de la palabra de n bit puede realizarse en paralelo o en serie.

## En un **Registro de n bits de carga en paralelo**:


Los n bits del registro se actualizan simultáneamente, con la activación de la correspondiente señal de control.



## En un Registro de n bits con carga en serie:

(Registro de desplazamiento)


Los n bits del registro se actualizan secuencialmente, y tras n activaciones de la correspondiente señal de control.



# Registros


Un **Registro de carga en paralelo**: Posee n estradas de dato y, al menos una, entrada de control de carga (Load).

Los n bits del registro se actualizan simultáneamente, con la activación de la señal **Load**.



Un **Registro de carga en serie** : Posee una entrada de dato y, al menos una entrada de control de carga (Shift).

Los n bits del registro se actualizan secuencialmente, y tras n activaciones de la señal Shift.



### Elementos de memoria en HDL

Nombre / Símblo	Diagrma lógico	Tabla	de compor	tamiento
Latch SR	s — ō	S R	$Q_{\mathrm{n+1}}  \overline{Q}_{\mathrm{n+1}}$	Significado
		0 0	Qn	Mantiene
5 4		0 1	0 1	Puesta a cero
$-$ R $Q_N$ $\triangleright$ -	$\mathbb{R}$ $\mathbb{Q}$	1 0	1 0	Puesta a uno
		11	Prohibida	Prohibida

#### Descripción como bloque SR latch NOR.vhd

```
library IEEE;
use IEEE.std logic 1164.all;
entity SR_latch is
  port (
        S, R: in STD LOGIC;
        Q, QN: out STD LOGIC;
end SR latch NOR;
architecture SR latch NOR of SR latch NOR is
signal qa, qan: STD LOGIC;
begin
     qa <= R nor qan;
     qan \le S nor qa;
     Q \leq qa;
     Q_N \le q_na;
end SR latch NOR;
```

#### Descripción como líneas de código

```
a) Q <= '0' when (R = '1') and (S = '0') else '1' when (R = '0') and (S = '1') else q;</li>
b) Q <= not R and (S or q);</li>
```

### Descripción como proceso

```
SR_latch : process (R,S)
begin

if R = '1' then Q <= '0';
else if S = '1' then Q <= '1';
end if;
QN <= not Q;
end process;</pre>
```


### Elementos de memoria: Biestables en HDL

### Nombre / Símblo

#### Tabla de comportamiento

#### Descripción como proceso


Flip-flop D



CK D	$Q_{\mathrm{n+1}}$ $\overline{Q}_{\mathrm{n+1}}$	Significado
<u> </u>	01	Puesta a cero
<b>_</b> ▲ 1	1 0	Puesta a uno

FF\_D: process
begin
 wait on CK until CK = '1';
 Q <= 'D';
 end if;
end process;</pre>


Flip-flop D con Habilitación



CK E D	$Q_{\mathrm{n+1}}  \overline{Q}_{\mathrm{n+1}}$	Significado
x 0 x	$Q$ n $\overline{\overline{Q}}$ n	Mantiene
<b>-</b> 10	0 1	Puesta a cero
<b>- √</b> 11	1 0	Puesta a uno

FF\_D\_E : process
begin
 wait on CK until CK = '1';
 if E = '1' then Q <= D;
 end if;
end process;</pre>

Flip-flop D con entradas de Peset y Clear activas a nivel bajo



CK D	$Q_{\mathrm{n+1}}$ $\overline{Q}_{\mathrm{n+1}}$	Significado
хх	1 0	Puesta a uno asínc.
ΧX	0 1	Puesta a cero asinc.
ΧX	No valido	Prohibido
<b>_</b> 0	0 1	Puesta a cero
<b>-</b> 1	1 0	Puesta a uno
	X X X X X X	x x 1 0 x x 0 1 x x No valido

FF\_DPC: process (PR,CL,CK,D)
begin
if CL = '0' then Q <= '0';
elseif PR = '0' then Q <= '1';
elseif CK'event and CK = '1' then Q <= D;
end if;
end process;