#### 01076006 Digital System Fundamentals 2562/1

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

# การทดลองที่ 7 วงจรจับเวลาโดยใช้วิธี Schematic บนบอร์ด FPGA วัตถุประสงค์

- 1. เพื่อให้เข้าใจการออกแบบวงจรดิจิตอลด้วยวิธี Schematic
- 2. เพื่อให้สามารถออกแบบวงจรดิจิตอล โดยกระบวนการ Top-Down Design

#### การทดลอง

- 1. ให้นักศึกษานำเอกสารใบตรวจการทดลองให้อาจารย์ผู้ควบคุมการทดลองเชนรับรองเอกสารก่อนเริ่มทำ การทดลองภายใน 1 ชม.
- 2. ให้นักศึกษาสร้างนาฬิกาจับเวลาโดยมีข้อกำหนดดังนี้
  - 1.1 ให้มีปุ่มกดเพื่อให้เวลาเริ่มเดินเมื่อต้องการเริ่มจับเวลา และกดอีกหนึ่งครั้ง(ปุ่มเดิม) เพื่อหยุดเวลา ชั่วคราว (กดอีกครั้งเพื่อนับต่อ สลับกันไปเรื่อยๆ)
  - 1.2 ให้มีปุ่มกดเพื่อลบเวลาให้เป็น 00.00 ขณะที่เวลาหยุดเดิน(ขณะกำลังจับเวลาไม่สามารถกดลบ เวลาได้)
  - 1.3 แสดงผลเวลาการนับเป็นหน่วยนาทีและวินาทีบนตัวเลขแสดงผลเจ็ดส่วนจำนวนอย่างละ 2 หลัก (นาที 00 99, วินาที 00 59)
- 1.4 ให้มีจุดหนึ่งจุดตรงกลางระหว่างนาทีและวินาทีกระพริบทุกวินาที(ติดครึ่งวินาที ดับครึ่งวินาที) เหมือนนาฬิกาโดยทั่วไป
- 3. ให้นักศึกษาออกแบบวงจรแบบ Top-Down Design โดยทำในกระดาษก่อนแล้วจึงทำวงจรนาฬิกาใน คอมพิวเตอร์เพื่อ Download ลง FPGA ในส่วนที่เป็น PROM(ปิดเครื่อง เปิดใหม่ วงจรยังอยู่และทำงาน

หมายเหตุ กรุณาอ่านหมายเหตุท้ายใบตรวจการทดลองให้ละเอียด

## ใบตรวจการทดลองที่ 7

วัน/เดือน/ปี	กลุ่มเช้า 🔲 กลุ่มบ่าย
รหัสนักศึกษา	- ชื่อ-นามสกุล
การตรวจการทดลอง	🗌 บันทึกคะแนนแล้ว
การทดลองข้อ 1 ลายเซ็นผู้ควบคุมการทดลอง	
🗌 ไม่หักส่งช้า 🔲 หักส่งช้า 50%	
การทดลองข้อ 2 ลายเซ็นอาจารย์	(Top-down)
การทดลองข้อ 3 ลายเซ็นผู้ควบคุมการทดลอง	(Perfect circuit)
🗌 หักเพิ่มเป็น 10% 🔲 หักเพิ่มเป็น 20%	🗌 หักเพิ่มเป็น 30% 🔲 หักเพิ่มเป็น 40%
🗌 หักเพิ่มเป็น 50% 🔲 หักเพิ่มเป็น 60%	🗌 หักเพิ่มเป็น 70% 🔲 หักเพิ่มเป็น 80%
🗌 หักเพิ่มเป็น 90%	

### <u>หมายเหตุ</u>

- 1. ไม่รับใบตรวจการทดลองที่มีร่องรอยการแก้ไข ขูด ลบ ขีด ฆ่า เปลี่ยนแปลงทุกชนิด
- 2. หากไม่ทำตามข้อกำหนดในการทดลองข้อที่ 1 หัก 50%
- 3. หากส่งวงจรตามข้อ 3 ให้ตรวจแล้วผิดพลาด หักเพิ่มครั้งละ 10%
- 4. การทดลองนี้จำกัดการหักคะแนนไม่เกิน 90%