

CMiBCI2







Contenido

1. Introducción	3
2. Características Principales	4
2.1 FPGA	4
2.2 Recursos de AMIBA 2	4
3. Diagrama de bloques	5
4. Diseño y disposición física de la tarjeta	6
5. Recursos en AMIBA 2	7
5.1 Voltaje	7
5.2 Oscilador	7
5.3 Flash SPI	7
5.4 Reset de FPGA e indicadores LED	8
5.5 Convertidor USB/RS232 FTDI FT2232H	9
5.6 LEDs, Switches, Push Button y Puertos de Expansión	10
6. Herramientas de desarrollo	17
7. Historial de revisión de especificaciones	18
9. Historial de revisión de Hardware	10





1. Introducción

La tarjeta de desarrollo AMIBA 2 es el kit ideal para iniciar el aprendizaje de los FPGA, ya que cuenta con recursos básicos de entrada y salida, un FPGA de la serie Spartan 6 de Xilinx y un costo accesible para que todos los estudiantes que trabajen con sistemas digitales puedan poseer un kit y experimentar con los dispositivos lógicos programables.

Podrás utilizar AMIBA 2 para construir sistemas digitales combinacionales y secuenciales, así como procesadores, implementando el tuyo o utilizando Microblaze de Xilinx, además, podrás utilizar System Generator de Matlab para procesar información. En caso de adquisición analógica/digital, podrás conectar un ADC o DAC a través de sus puertos de expansión para expandir su potencial.

AMIBA 2 cuenta con un FPGA Spartan 6 XC6SLX9 puede ser utilizada con el entorno de desarrollo ISE Design Suite. Algunos recursos del FPGA Spartan 6 son: 16 slices DSP, 576 Kilobits de memoria Block RAM y 11,440 Flip Flops que permitirán crear diversas prácticas de laboratorio.





2. Características Principales

AMIBA 2 ofrece los siguientes recursos:

2.1 FPGA.

- Familia: Spartan 6.
- Modelo: XC6SLX9.
- Enpaquetado: FTG256.
- 216/576 Kb de Block RAM.
- Oscilador de 50 MHz.

2.2 Recursos de AMIBA 2.

- Convertidor USB/RS232 (FTDI FT2232HL).
- 51 I/O de propósito general.
- 12 LED.
 - Indicador encendido.
 - Indicador Tx y Rx de convertidor USB/RS232.
 - Indicador de programación exitosa.
 - 8 LED RGB de propósito general.
- 9 Switch de dos posiciones.
 - 1 Encendido.
 - 8 de propósito general.
- 6 Pulsadores.
 - Reset de FPGA.
 - 5 pulsadores en modo Pull-Down de propósito general.
- 8 Display de 7 segmentos de ánodo común.
- Puerto de expansión a protoboard (P1).
- Puerto de expansión hembra (P2).
- Puerto de expansión para LCD de 2x16 o equivalente (P3).
- Potenciómetro para ajuste contraste de LCD.
- Alimentación Principal: 5 volts desde el puerto USB FTDI (1).
- Alimentación Secundaria: 3.3 volts habilitada por la alimentación principal.

¹ Debido a que la alimentación de 5V proviene directamente del puerto USB sugerimos extremar precauciones al realizar conexiones con circuitos externos.





3. Diagrama de bloques




Imagen 1. Diagrama de bloques de Amiba 2



4. Diseño y disposición física de la tarjeta.




Imagen 2. Diseño simplificado de Amiba 2.



5. Recursos en AMIBA 2

5.1 Voltaje.

AMIBA 2 cuenta con dos fuentes de conmutadas, una de 3.3Volts y una segunda de 1.2 Volts para el FPGA; para ambas, su alimentación proviene de los 5 Volts que entrega el puerto USB. El encendido y apagado puede controlarse mediante el switch ENCENDIDO colocado por encima del puerto USB de programación. El voltaje de 3.3 Volts y la alimentación externa de 5 Volts pueden ser usadas para alimentar circuitos externos a través de los puertos de expansión P1 y P2. La fuente de 1.2 Volts es utilizada para alimentar el núcleo del FPGA por lo que el usuario no tiene acceso a este voltaje. La imagen 3 muestra las fuentes de alimentación.




Imagen 3. Fuentes de alimentación en AMIBA 2.

5.2 Oscilador

AMIBA 2 cuenta con un oscilador de 50 MHz, mostrado en la imagen 4, soldado al pin E7. Este oscilador es la principal fuente de reloj y pueden usarse los CMTs internos del Spartan 6 para incrementar o disminuir la frecuencia.



Imagen 4. Oscilador de 50MHz.

5.3 Flash SPI

AMIBA 2 cuenta con una memoria MX25L6445EM2I de Macronix International de 64 Mbits que, además de almacenar el bitstream de programación del FPGA, puede ser usada para almacenar información que el usuario requiera. Es responsabilidad del usuario no editar el área donde el bitstream es almacenado. El bitstream de AMIBA 2 para la memoria Flash tiene un tamaño aproximado de 2.6 Mbits. La imagen 5 muestra la memoria FLASH.








Imagen 5. Flash SPI en AMIBA 2.

La siguiente tabla muestra las conexiones entre el FPGA y la memoria FLASH.

FLASH	PIN FPGA
CS	Т3
S0	P10
SI	T10
SCLK	R11

Tabla 1. Pines de conexión entre memoria FLASH y FPGA

El FPGA Spartan 6 puede cargar el bitstream de una computadora personal (PC) usando el programador JTAG a través de un cable USB, o desde la memoria FLASH.

5.4 Reset de FPGA e indicadores LED

AMIBA 2 cuenta con un Push Button para reiniciar el FPGA y 4 indicadores LED para diferentes propósitos. El Push Button permite reiniciar el Spartan 6 y cargar la aplicación desde la memoria FLASH. Los indicadores LED tienen la siguiente función:

- POWER: Indica que la tarjeta ha sido encendido y la fuente de 3.3V está operando.
- DONE: Indica que se ha cargado exitosamente un bitstream en el FPGA. Éste LED indicador enciende inmediatamente después de recibir el mensaje PROGRAMACIÓN EXITOSA en INTegra.
- TX: Indica que se están enviando datos por el convertidor USB/RS232
- RX: Indica que se están recibiendo datos por el convertido USB/RS232

La imagen 7 muestra el Reset y los 4 LEDs indicadores.



Imagen 7. Push Button de Reset y LEDs indicadores





5.5 Convertidor USB/RS232 FTDI FT2232H.

El programador JTAG de AMIBA 2 está basado en un dispositivo FT2232H de FTDI. Este dispositivo cuenta con 2 canales, donde el primero es utilizado por INTegra para programar el FPGA y el segundo es utilizado como convertidor USB/RS232 de propósito general. El convertidor USB/RS232 es detectado en una PC como puerto COM, y puede ser útil cuando se necesite realizar aplicaciones donde sea requerida la comunicación con una PC y la velocidad de transferencia no sea crítica. Con éste convertidor es posible conectarse con LabVIEW, JAVA, Matlab, C#, etc. y es capaz de transmitir con una taza de transferencia de hasta 12 MBAUDIOS. La imaen 8 muestra el dispositivo FT2232H y los componentes que requiere a su alrededor.




Imagen 8. Programador y convertidor USB/RS232 FT2232H.

La siguiente tabla resume el mapeo de pines del FPGA al convertidor.

FTDI	PIN FPGA
RX	K1
TX	К3
RTS	К2
CTS	H2
DTR	H1

Tabla 2. Pines de conexión con FT2232H

La imagen 9 muestra la conexión de TX y RX entre el FPGA y el FT2232H.




Imagen 9. Conexiones de TX y RX entre FPGA y FT2232H.





5.6 LEDs, Switches, Push Button y Puertos de Expansión.

AMIBA 2 cuenta con 8 LEDs RGB, 8 Display de 7 segmentos, 8 Switches y 5 Push Buttons para hacer comunicación digital básica. Los LEDs RGB y los Display trabajan como salidas digitales mientras los Switches y Push buttons trabajan como entradas, también digitales. Además, AMIBA 2 cuenta con 51 pines de entrada salida de propósito general distribuidos en los puertos de expansión P1 y P2, ambos con salida de voltaje de 3.3 y 5 Volts, así como referencia (GND). Finalmente, cuenta con un puerto de expansión para una LCD de 2x16, compartido con P2, y un potenciómetro para regular el contraste. La imagen 10 muestra los LEDs RGB y Switches.




Imagen 10. LEDs RGB y Switches de propósito general.

La siguiente tabla muestra las conexiones entre el FPGA y los LEDs RGB:

LED	PIN FPGA (R)	PIN FPGA (G)	PIN FPGA (B)
D1	N1	P1	M4
D2	R2	T4	R1
D3	R5	Т6	T5
D4	N8	Т9	Т8
D5	P11	M12	M11
D6	P6	N6	P5
D7	P8	P9	P7
D8	P12	N12	T12

Tabla 3. Pines de conexión con LEDs RGB

La imagen 11, muestra el circuito esquemático entre los LED RGB y el FPGA.




Imagen 11. Esquemático de conexión con LED RGB.





La siguiente tabla muestra las conexiones entre el FPGA y los Switches:

SWITCH	PIN FPGA
S1	M1
S2	P2
S 3	N5
S4	Т7
S 5	R9
S6	P4
S 7	R7
\$8	N9

Tabla 4. Pines de conexión con Swiches

La imagen 12, muestra el circuito esquemático de los Switches y el FPGA.




Imagen 12. Esquemático de conexión con los Switches de 2 posiciones.

La imagen 13 se muestran los display de 7 segmentos.



Imagen 13. Displays de siete segmentos.

El encendido y apagado de los Display de 7 segmentos es controlado mediante transistores PNP. Éstos se encargan de suministrar la corriente a cada uno de los segmentos, evitando cargar al FPGA. La imagen 14 muestra el circuito esquemático de los transistores PNP a los Display. Hay un total de 8 transistores para los 8 Display de 7 segmentos.








Imagen 14. Circuito esquemático de encendido de ánodos.

La tabla 5 muestra las conexiones entre el FPGA y los 7 segmentos y el punto decimal de los Display.

SEGMENTOS	PIN FPGA
Α	P16
В	P15
С	T15
D	T14
E	T13
F	R16
G	R15
PD	R14

Tabla 5. Pines de conexión con segmentos de Display

La tabla 6 muestra las conexiones entre el FPGA y los ánodos comunes de cada Display de 7 segmentos.

ÁNODO	PIN FPGA
DP1	E11
DP2	D11
DP3	C15
DP4	E15
DP5	D16
DP6	E16
DP7	F16
DP8	G16

Tabla 6. Pines de conexión con ánodos de Display

AMIBA 2 cuenta con 5 Push Button en configuración Pull-Down, es decir, con resistencias a GND para que al presionarse entreguen un '1' lógico mientras que al soltarse entreguen un '0' lógico. La Imagen 15 muestra los Push Button en AMIBA 2.








Imagen 15. Push Button

La figura 16 muestra el circuito esquemático entre los Push Button y el FPGA.




Imagen 16. Circuito esquemático de Push Button

La tabla 7 muestra la conexión entre los pines del FPGA y los 5 Push Button.

Push Button	PIN FPGA
PB1	L1
PB2	J1
PB3	M2
PB4	J3
PB5	Н3

Tabla 7. Pines de conexión entre Push Button y FPGA

AMIBA 2 cuenta con un puerto de expansión, llamado P1, de 20 pines compatible para su incersión en el protoboard, un puerto de 40 pines hembra, llamado P2, compatible con Jumpers macho. Algunos pines de los puertos P1 y P2 pueden ser utilizados como entradas de reloj generales, señaladas en las especificaciones del fabricante, como GCLK. AMIBA 2 integra un tercer puerto de expansión, llamado P3, diseñada para controlar una pantalla LCD de 2x16 líneas o compatibles con este esquema de conexión. Asociado a este puerto se incluye un potenciómetro para ajustar el contraste en la LCD. La imagen 17 muestra los puertos de expansión incluyendo el potenciómetro.








Imagen 17. Puertos P1, P2, P3 y potenciómetro de contraste. La siguiente tabla muestra las conexiones entre el FPGA y el puerto P1:

PUERTO P1			
NOMBRE	PIN EXPANSIÓN	PIN FPGA	
5V	1	-	
3.3V	2	-	
GND	3	-	
GPI00	4	D3	
GPI01	5	D5	
GPI02	6	C 6	
GPI03	7	F9	
GPI04	8	F10	
GPI05/GCLK	9	E10	
GPI06	10	F3	
GPI07	11	D1	
GPI08	12	C1	
GPI09	13	С3	
GPI010	14	A 5	
GPI011	15	В6	
GPI012	16	A8	
GPI013/GCLK	17	C10	
GPI014	18	A11	
GPI015	19	A13	
GPI016	20	B15	

Tabla 8. Pines de conexión con puerto P1.

La tabla 9 muestra las conexiones entre el FPGA y el puerto P2.

PUERTO P2			
NOMBRE	PIN EXPANSIÓN	PIN FPGA	
5V	1	-	
5V	2	-	
3.3V	3	-	
3.3V	4	-	
GND	5	-	
GND	6	-	
GPI017	7	F4	
GPI018	8	E3	





PUERTO P2			
PIN EXPANSIÓN	PIN FPGA		
9	D6		
10	E4		
11	E6		
12	F5		
13	E8		
14	D8		
15	C 9		
16	D9		
17	F1		
18	F2		
19	E2		
20	E1		
21	B1		
22	C2		
23	A2		
24	B2		
25	C5		
26	В3		
27	A6		
28	B5		
29	C7		
30	A7		
31	А9		
32	B8		
33	B10		
34	A10		
35	B12		
36	C11		
37	A14		
38	B14		
39	C16		
40	B16		
	PIN EXPANSIÓN 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39		

Tabla 9. ines de conexión con puerto P2.





La tabla 10 muestra las conexiones del puerto P3 para la conexión de una pantalla 2x16 o compatibles al FPGA:

PUERTO P3			
NOMBRE	PIN EXPANSIÓN	PIN FPGA	
VSS	1	-	
VDD	2	-	
VO	3	-	
RS	4	C 9	
RW	5	F1	
E	6	E2	
D0	7	B1	
D1	8	A2	
D2	9	C5	
D3	10	A6	
D4	11	C7	
D5	12	A9	
D6	13	B10	
D7	14	B12	
Α	15	-	
K	16	-	

Tabla 10: Pines de conexión con el puerto P3 (comparte con puerto P2).



6. Herramientas de desarrollo

Para la implementación de diseños en VHDL se utiliza ISE Design Suite de Xilinx.



Imagen 18. Logo del software ISE Design Suite.

Además, se puede implementar el microprocesador de Xilinx: Microblaze.



Imagen 19. Logo representativo del microprocesador Microblaze.

Y se puede utilizar con System Generator de Matlab.



Imagen 20. Logo de la herramienta de MATLAB: System Generator.





7. Historial de revisión de especificaciones.

Fecha	Revisión	Cambios
19/08/2021	С	 Se actualizan tablas de pines de FPGA por nuevo encapsulado. Se actualizan fotografías. Se actualiza diagrama de bloques principal. Se actualiza diagrama esquemático de conexión de LED RGB. Se actualiza diagrama de bloques de FTDI. Se actualiza imagen de diseño simplificado de Amiba 2.
04/08/2021	В	 Se actualiza de tabla de cambios de Hardware.
01/08/2019	Α	- Creación del documento.





8. Historial de revisión de Hardware

Fecha	Revisión	Cambios
12/08/2021	F	 Se cambia encapsulado del FPGA por versión FTG256. Se modifican resistencias de display y push button por encapsulado 1206
03/04/2021	E	 Se cambian LEDs RGB por versión cátodo común Se remueven inversores SN74LVC14APWR Se agregan puntos para ensamble
06/10/2020	D	 Se cambia fuente de 3.3V por versión conmutada
06/11/2019	С	 Se cambia fuente de 1.2V por versión conmutada
-	В	- Se ensambla versión comercial.
22/07/2019	Α	- Se ensambla versión prototipo.