

最新版本: 1.2

2016-03-07



1声明

Disclaimer

Information given in this document is provided just as a reference or example for the purpose of using Actions' products, and cannot be treated as a part of any quotation or contract for sale.

Actions products may contain design defects or errors known as anomalies or errata which may cause the products' functions to deviate from published specifications. Designers must not rely on the instructions of Actions' products marked "reserved" or "undefined". Actions reserves these for future definition and shall have no responsibility whatsoever for conflicts or incompatibilities arising from future changes to them.

ACTIONS DISCLAIMS AND EXCLUDES ANY AND ALL WARRANTIES, INCLUDING WITHOUT LIMITATION ANY AND ALL EXPRESS OR IMPLIED WARRANTIES OF MERCHANTABILITY, ACCURACY, SECURITY, FITNESS FOR A PARTICULAR PURPOSE, TITLE, AND AGAINST INFRINGEMENT OF INTELLECTUAL PROPERTY AND THE LIKE TO THE INFORMATION OF THIS DOCUMENT AND ACTIONS PRODUCTS.

IN NO EVENT SHALL ACTIONS BE LIABLE FOR ANY DIRECT, INCIDENTAL, INDIRECT, SPECIAL, PUNITIVE, OR CONSEQUENTIAL DAMAGES WHATSOEVER, INCLUDING, WITHOUT LIMITATION FOR LOST OF DATA, PROFITS, SAVINGS OR REVENUES OF ANY KIND ARISING FROM USING THE INFORMATON OF THIS DOCUMENT AND ACTIONS PRODUCTS. REGARDLESS OF THE FORM OF ACTION, WHETHER BASED ON CONTRACT; TORT; NEGLIGENCE OF ACTIONS OR OTHERS; STRICT LIABILITY; OR OTHERWISE; WHETHER OR NOT ANY REMEDY OF BUYER IS HELD TO HAVE FAILED OF ITS ESSENTIAL PURPOSE, AND WHETHER ACTIONS HAS BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES OR NOT.

Actions' products are not designed, intended, authorized or warranted for use in any life support or other application where product failure could cause or contribute to personal injury or severe property damage. Any and all such uses without prior written approval of an Officer of Actions and further testing and/or modification will be fully at the risk of the customer.

Ways of obtaining information

Copies of this document and/or other Actions product literature, as well as the Terms and Conditions of Sale Agreement, may be obtained by visiting Actions' website at: http://www.actions-semi.com or from an authorized Actions representative.

Trademarks

The word "Actions" and the logo are the trademarks of Actions Semiconductor Co., Ltd, and Actions (Zhuhai) Technology Co., Limited is authorized to use them. Word "炬芯" is the trademark of Actions (Zhuhai) Technology Co., Limited. Names and brands of other



companies and their products that may from time to time descriptively appear in this document are the trademarks of their respective holders, no affiliation, authorization, or endorsement by such persons are claimed or implied except as may be expressly stated therein.

Rights Reserved

The provision of this document shall not be deemed to grant buyers any right in and to patent, copyright, trademark, trade secret, know how, and any other intellectual property of Actions or others.

Miscellaneous

Information contained or described herein relates only to the Actions products and as of the release date of this publication, abrogates and supersedes all previously published data and specifications relating to such products provided by Actions or by any other person purporting to distribute such information.

Actions reserves the rights to make changes to information described herein at any time without notice. Please contact your Actions sales representatives to obtain the latest information before placing your product order.

Additional Support

Additional products and company information can be obtained by visiting the Actions website at: http://www.actions-semi.com

支持:

如欲获得公司及产品的其它信息,欢迎访问我公司网站: http://www.actions-semi.com



2目 录

1	声	明	2
2	目	录	4
3	版	本历史	8
4	引	吉	9
	4.1.	编写目的	9
	4.2.	术语和缩写词	9
5	概	述	10
	5.1.	系统框架	. 10
	5.2.	系统功能	.11
	5.3.	芯片封装	.12
	5.4.	关键器件及线材选用	.23
	5.5.	系统功耗	.24
	5.6.	音频指标测试	. 24
	5.7.	模块信号频率	.25
	5.8.	GPI0	.25
	5.9.	ADC	.28
	5.10.	UART	.28
	5.11.	PWM	.28
	5.12.	TWI	.28
	5.13.	SPI	.29
6	模:	块设计说明	30
	6.1.	原理图设计总体原则	.30
	6.2.	PCB设计总体原则	.30
	6.3.	模具设计总体原则	.31
	6.4.	电源模块	.31



	6.4.1.	原理图及其原理说明	31
	6.4.2.	原理图Check List	32
	6.4.3.	PCB设计说明	33
	6.5.	蓝牙模块	33
	6.5.1.	电路图及其原理说明	
	6.5.2.	原理图Check List	33
	6.5.3.	PCB设计说明	33
	6.6.	AUDIO模块	36
	6.6.1.	电路图及其原理说明	
	6.6.2.	原理图Check List	36
	6.6.3.	PCB设计说明	36
	6.7.	外部功放模块	37
	6.7.1.	电路图及其原理说明	
	6.7.2.	原理图Check List	37
	6.7.3.	PCB设计说明	38
	6.8.	FM接收模块	39
	6.8.1.	电路图及其原理说明	
	6.8.2.	原理图Check List	39
	6.8.3.	PCB设计说明	40
	6.9.	USB模块	40
	6.9.1.	电路图及其原理说明	40
	6.9.2.	原理图Check List	40
	6.9.3.	PCB设计说明	40
	6.10.	NOR FALSH模块	40
	6.10.1		
	6.10.2	. 原理图Check List	41
	6.10.3	. PCB设计说明	41
	6.11.	CARD 模块	41
	6.11.1	. 电路图及其原理说明	41
	6.11.2		
	6.11.3	. PCB设计说明	41
	6.12.	其他模块	42
	6.12.1	. 电路图及其原理说明	42
7	认证材	相关	43
	7.1.	蓝牙定频测试	
	7.2.	ESD	43



7.2.		
7.2.		
7.2.		
7.2.	- 2.11 24.1	
7.2.		
7.3 . 7.3.	EMI	
7.3. 7.3.		
7.3.		
7.3.		
7.3.	5. EMI软件解决办法总结	50
7.4.	蓝牙BQB认证	51
8 蓝牙	牙频偏调整	52
8.1.	晶体资料	52
8.2.	晶体样本	52
8.3.	蓝牙频偏调整过程	
	• <i>x x x</i>	
8.4.	性能说明	
9 量产	产指南	53
9.1.	SMT 注意事项	53
9.2.	芯片烘烤注意事项	53
9.3.	插件制程注意事项	54
9.4.	成品PCB板Assemble测试	55
10 电	电气性能不良 DEBUG 流程	56
10.1.	无法进入 ADFU	56
10.2.	进入ADFU但无法升级	56
10.3.	系统不能正常启动	56
10.4.	蓝牙搜索不到设备	56
10.5.	按键没有响应	57
10.6.	FM无法正常工作	57
10.7.	音频无输出或声音小	57
10.8.	USB传输数据不稳定	57
10.9.	USB供电模式,有断电现象	57



10.10.	充电问题	58
	量产HUB不能 1 拖 4 或 7	
10.12.	数码管显示异常	58
10.13.	卡播歌异常	58
10.14.	AOUTL/R及LINEIN音频指标差	58
10.15.	功耗大问题	59
10.16.	蓝牙性能差	59
10.17.	RTC时钟不准	59



3版本历史

日期	版本号	注释	作者
2015-7-7	1.0	建立初始版本	李克伟
2015-10-26	1. 增加叠层电感使用说明; 2. VBAT/RTCVDD/VCC 增加 MLV 说明,天线增加 TVS 管说明; 3. AOUTL/AOUTR 增加滤波网络说明; 4. 晶振预留电容到地说明; 5. 增加"蓝牙频偏调试说明"; 6. USB 模块增加说明; 7. 增加"认证相关"; 8. 增加"音频指标差","功耗大","蓝牙性能差"说明;		李克伟
2016-03-07	1.2	 更新 ESD 部分说明; 更新 BT RF 匹配网络说明; 其他描述说明。 	李克伟



4 引 言

4.1. 编写目的

本文档是 ATS282X 应用方案的电路原理设计说明,包括 ATS2825 和 ATS2823。适用于 ATS282X 硬件原理和 PCB 设计人员。

4.2. 术语和缩写词

提示: 列出本文件中用到的专门术语的定义和外文首字母组词的原词组。

缩写和术语	解 释
PA	Power Amplifier 功率放大器,一般指主控内部的耳机放大器
MIC	驻极体麦克风
FM	频率调制,在产品中指广播接收/发送模块,载波频率为 76M-108M



5 概述

5.1. 系统框架

ATS282X 支持蓝牙和本地高品质音乐解码播放,低的功耗和 BOM 成本,更适用于高端的蓝牙产品。




图 1 ATS2825 系统框图






图 2 ATS2823 系统框图

5.2. 系统功能

Features	ATS2825	ATS2823
Package	QFN-68	QFN-40
Bluetooth	\checkmark	\checkmark
SD/MMC Card	V	×
NOR FLASH	\checkmark	\checkmark
USB Host /Slave	\checkmark	×
ADC Key (7bit)	\checkmark	\checkmark
I2S	\checkmark	×
SPI	\checkmark	\checkmark
UART	\checkmark	\checkmark
TWI	V	×
PMU	V	$\sqrt{}$

版权所有侵权必究

版本: 1.2 第 11 页



Earphone Output	$\sqrt{}$	V
Audio in	\checkmark	\checkmark
MIC Differential Input	\checkmark	\checkmark

注:

√ 表示具有该功能

X表示不具有该功能

5.3. 芯片封装

1. ATS2825 芯片封装: QFN-68, 芯片大小: 8mm×8mm, 管脚间距 0.4mm。




图 3 ATS2825 芯片封装



ATS2825 Pin Description

Pin No.	Pin Name	Default Function	Function Multiplex	Ю Туре	PAD Drive Level	GPIO Initial State	Descripti on
1	GPIOA6	LED_COM 6	GPIOA6/LED_COM6/E M_CEB3/LCD_SEG0/I 2S_LRCLK/TK6	DIO	LED_COM: 24mA;2/4 /6/8/18/2 0/22/24m A	z	Bit6 of General purpose I/O portA
2	GPIOA23	SD_DAT3	GPIOA23/SD_DAT3/E M_D11/LCD_D11/LCD _SEG13/SPDIFTX/PW M2/SPDIFTX/UART_T X1/SD_DAT0/LRADC3 /TK7/MEJ_TDO	DIO	2/4/6/8/1 0/12/14/1 6mA	Z	Bit23 of General purpose I/O portA
3	GPIOA22	SD_DAT2	GPIOA22/SD_DAT2/E M_D10/LCD_D10/LCD _SEG12/SIRQ0/IR_RX/ PWM1/LRADC2/SHIEL D	DIO	2/4/6/8/1 0/12/14/1 6mA	Z	Bit22 of General purpose I/O portA
4	GPIOA15	LED_SEG7	GPIOA15/LED_SEG7/E M_D7/LCD_D7/LCD_S EG9/TK7	DIO	2/4/6/8/1 0/12/14/1 6mA	z	Bit15 of General purpose I/O portA
5	GPIOA14	LED_SEG6	GPIOA14/LED_SEG6/E M_D6/LCD_D6/LCD_S EG8/TK6	DIO	2/4/6/8/1 0/12/14/1 6mA	Z	Bit14 of General purpose I/O portA
6	GPIOA13	LED_SEG5	GPIOA13/LED_SEG5/E M_D5/LCD_D5/LCD_S EG7/TK5	DIO	2/4/6/8/1 0/12/14/1 6mA	z	Bit13 of General purpose I/O portA
7	GPIOA12	LED_SEG4	GPIOA12/LED_SEG4/E M_D4/LCD_D4/LCD_S EG6/TK4/DEJ_TDO/M EJ_TDO	DIO	2/4/6/8/1 0/12/14/1 6mA	Z	Bit12 of General purpose I/O portA

版本: 1.2 第 13 页



8 G			GPIOA11/LED_SEG3/E		·		
8 6			_				Bit11 of
l S G			M_D3/LCD_D3/LCD_S		2/4/6/8/1		General
	GPIOA11	LED_SEG3	EG5/UART_RTS1/SPI1	DIO	0/12/14/1	Z	purpose
			_MOSI/TK3/DEJ_TDI/		6mA		1/0
			MEJ_TDI				portA
			GPIOA10/LED_SEG2/E				Bit10 of
			M_D2/LCD_D2/LCD_S		2/4/6/8/1		General
9 G	GPIOA10	LED_SEG2	EG4/UART_CTS1/SPI1	DIO	0/12/14/1	Z	purpose
			_MISO/TK2/DEJ_TCK/		6mA		1/0
			MEJ_TCK				portA
			GPIOA9/LED_SEG1/E				Bit9 of
			M_D1/LCD_D1/LCD_S		2/4/6/8/1		General
10 G	GPIOA9	LED_SEG1	EG3/SPI1_SCLK/TK1/D	DIO	0/12/14/1	Z	purpose
			EJ TMS/MEJ TMS		6mA		1/0
			[1]				portA
			GPIOA8/LED_SEG0/E				Bit8 of
			M_D0/LCD_D0/LCD_S		2/4/6/8/1	Z	General
11 G	GPIOA8	LED_SEG0	EG2/SPI1_SS/PWM3/	DIO	0/12/14/1		purpose
			TK0/DEJ_RTCK/MEJ_T		6mA		1/0
			RST				portA
							Bit22 of
			GPIOA16/SD_CMD/U		2/4/6/8/1		General
12 G	GPIOA16	SD_CMD	ART_RX1/LCD_SEG14 /SPI1_SS/MEJ_TMS	DIO	0/12/14/1 6mA	Z	purpose
		_					1/0
							portA
							Bit31 of
			CDIOA24/CDI AAOCI/C	DIO	2/4/6/8/1		General
13 G	GPIOA31	SPI_MOSI	GPIOA31/SPI_MOSI/S		0/12/14/1	Z	purpose
			PI_MISO/LCD_SEG20		6mA		1/0
							portA
							Bit29 of
			GPIOA29/SPI_SCLK/SP		2/4/6/8/1		General
14 G	GPIOA29	SPI_SCLK	I_SS/SD_CLK1/TWI_S	DIO	0/12/14/1	Z	purpose
		_	DA/SIRQ1LCD_SEG19		6mA		i/O
			_				portA
							Bit28 of
				DIO	2/4/6/8/1		General
15 G	GPIOA28	28 SPI_SS	GPIOA28/SPI_SS/SPI_ MOSI/LCD_SEG18		0/12/14/1	Z	purpose
					6mA		1/0
							portA

版本: 1.2 第 14 页



		Ì	I	1			ı
							Bit11 of
			GPIO_B11/SPIBT_IO2/		2/4/6/8/1		General
16	GPIOB11	SPIBT_IO2	TWI_SCL/PWM3/SIRQ	DIO	0/12/14/1	Z	purpose
			0/IR_RX/SD_CLK0		6mA		1/0
							portB
17	BT_VD33P			PWR I			3.3V
1/	Α			PWK_I			Voltage
							Bluetoot
18	DT DEIO			DE			h
18	BT_RFIO			RF			antenna
							10
10	VD12_SSB			514/5			1.2V
19	M_BT			PWR_I			Voltage
20	BT_VD12S			DIA/D I			1.2V
20	YN			PWR_I			Voltage
24	VD12_RFL						1.2V
21	DO_OUT			PWR_O			Voltage
22	BT_VD15_			DIA/D I			1.5V
22	LDO			PWR_I			Voltage
22	BT_VD33X			DIA/D I			3.3V
23	_XTAL			PWR_I			Voltage
24	BTVCC			PWR_O			
							32kHz
25	HOSCO			AO			clock
							output
							32kHz
26	HOSCI			Al			clock
							input
27	DTC//DD			DIA/D O			RTC
27	RTCVDD			PWR_O			power
20	NFC_WK_			DI			NFC
28	RTCVDD			DI			wakeup
			GPIOA0/LED_COM0/E		LED_COM:		Bit0 of
		150 6014	M_WRB/LCD_WRB/L		24mA;2/4		General
29	GPIOA0	LED_COM	CD_COM0/TWI_SCL/P	DIO	/6/8/18/2	Z	purpose
		0	WM1/UART_RTS1/I2S		0/22/24m		1/0
			_MCLK		Α		portA
20	CDIC 4.4	LED_COM	GPIOA1/LED_COM1/E	DIC	LED_COM:	_	Bit1 of
30	GPIOA1	1	M_RS/LCD_RS/LCD_C	DIO	24mA;2/4	Z	General

版本: 1.2 第 15 页



			OM1/TWI_SDA/SIRQ1 /PWM3/UART_CTS1/I		/6/8/18/2 0/22/24m		purpose I/O
			2S_BCLK/MEJ_TMS/D EJ_TMS		A		portA
31	GPIOA2	LED_COM 2	GPIOA2/LED_COM2/E M_RDB/LCD_RDB/LC D_COM2/PWM2/UAR T_RX1/I2S_LRCLK/LRA DC4/BT_ACT/MEJ_TC K/DEJ_TCK	DIO	LED_COM: 24mA;2/4 /6/8/18/2 0/22/24m A	Z	Bit2 of General purpose I/O portA
32	ONOFF			PWR_I			ON/OFF reset signal
33	VDD			PWR_O			Core Logic PWR
34	VD15			PWR_O			1.5V DCDC feedback
35	NGND			GND			GND
36	LXVDD			PWR_O			DCDC Output
37	BAT			PWR_I			Battery Voltage input.
38	SYSPWR			PWR_O			System PWR
39	DC5V			PWR_I			5.0V Voltage
40	GPIOB0	GPIOB0	GPIOBO/LRADC1/REM OTE	DIO/AI	2/4/6/8/1 0/12/14/1 6mA	Z	Bit0 of General purpose I/O portB
41	GPIOA7	LED_COM 7	GPIOA7/LED_COM7/E M_CEB4/LCD_SEG1/SI RQ1/PWM0/FMCLKO UT/MEJ_TRST/DEJ_RT CK	DIO	LED_COM: 24mA;2/4 /6/8/18/2 0/22/24m A	Z	Bit7 of General purpose I/O portA

版本: 1.2 第 16 页



	I	I	T	I	I	
42	vcc			PWR_O		Digital IO PWR
						PWR for
43	SVCC			PWR_O		standby
44	VRDA			PWR_O		Stariaby
				_		Referenc
						е
45	VREFI			PWR_O		voltage
						input
						Analog
46	AVCC			PWR_O		IO PWR
						Analog
47	AGND			GND		GND
						Linein/F
						M right
48	AUX1R		AUX1R/SIO5	AI/DIO	SIO:5mA	channel
						input1
						Linein/F
						M left
49	AUX1L	X1L AUX1L/SIO4 AI,	AI/DIO SIO:5mA	channel		
						input1
						Linein/F
50	AUX0R		AUX0R/SIO3	SIO3	SIO:5mA	M right channel
						input0
						Linein/F M left
51	AUX0L		AUX0L/SIO2 AI/DIO SIO:5mA			
						channel
						input0
			NAICINID /NAICINIDNI /DNA	A1/A1/D1/		MIC
52	MICINR	MICINR	MICINR/MICINRN/DM	AI/AI/DI/	SIO:5mA	right
			ICDAT/SIO1	DIO		channel
						input
			MICINL/MICINLP/DMI	AI/AI/D	SIO 7 .	MIC left
53	MICINL	MICINL MICINL CCLK/SIO0	O/DIO	SIO:5mA	channel	
					- 1 - 1 - 1	input
			_	7/ AO/DIO/ DIO	2/4/6/8/1	Direct
54	VRO	/RO I VRO I			0/12/14/1	drive
		AGUILIN			6mA	circuit

版本: 1.2 第 17 页



STATE STAT								referenc
S5								
S5								
S5						2/4/6/8/1		
SCLK/SIO6	55	AOUTI	AOUTI	AOUTL/AOUTLP/I2S_	AO/DIO/			
Second S	55	AUUTL	AUUTL	BCLK/SIO6	DIO			
S6								
MCLK/SIO8	F.C	AOUTD	AOUTD	AOUTR/AOUTRP/I2S_	AO/DIO/			
STATE STAT	50	AUUTK	AUUTR	MCLK/SIO8	DIO			
S7 VRO_S						опа		· ·
S7 VRO_S VRO_S VRO_S/I2S_DOUT/SIO 9/AOUTRN								
S7 VRO_S VRO_S 9/AOUTRN DIO 0/12/14/1 reference e voltage					/ /	2/4/6/8/1		
S8	57	VRO_S	VRO_S			0/12/14/1		
58 PAGND PAGND GND for PA 59 DM DIO USB Data minus 60 DP DIO DIO Digital IO PWR 61 VCC PWR_I Digital IO PWR Dio PWR Bit17 of General DIO O/12/14/1 IN SPI1_SCLK/MEJ_TCK DIO DIO O/12/14/1 IN SPI1_SCLK/MEJ_TCK DIO O/12/14/1 IN SO/MEJ_TDI DIO O/12/14/1 IN SO/MEJ_TDI DIO O/12/14/1 IN SIZO OF GENERAL DIO O/12/14/1 IN SO/MEJ_TDI DIO O/12/14/1 IN SIZO OF GENERAL DIO O/12/14/1 IN SO/MEJ_TDI DIO O/12/14/1 IN SIZO OF GENERAL DIO O/12/14/1 IN SIZO O/12/14/1 IN SIZO O/12/14/1 IN SIZO O/12/14/1 IN SIZO O/12/14/		_	_	9/AOUTRN	DIO	6mA		
58 PAGND PAGND GND for PA 59 DM DIO USB Data minus 60 DP DIO DIO DIO 61 VCC PWR_I Digital IO PWR 62 GPIOA17 SD_CLKO ART_TX1/LCD_SEG15/ SPI1_SCLK/MEJ_TCK DIO 2/4/6/8/1 General O/12/14/1 L purpose I/O portA 63 GPIOA20 SD_DATO GPIOA20/SD_DATO/E M_D8/LCD_S EG10/PWM2/SPI1_MI SO/MEJ_TDI DIO 2/4/6/8/1 O/12/14/1 GmA Bit20 of General purpose I/O portA 64 GPIOB7 LCD_SEG2 ROBOT/DEJ_TMS/LC D_SEG28/PWM0/I2S_ DIO DIO 2/4/6/8/1 O/12/14/1 H General DIO Bit7 of General DIO								_
58 PAGND PAGND PA 59 DM DIO USB Data minus 60 DP DIO DIO Digital IO PWR 61 VCC PWR_I Digital IO PWR DIO General DIO								
SPA	58	PAGND			PAGND			
59 DM DIO Data minus 60 DP DIO USB Data plus 61 VCC PWR_I Digital IO PWR 62 GPIOA17 SD_CLKO ART_TX1/LCD_SEG15/SPI1_SCLK/MEJ_TCK DIO 2/4/6/8/1 O/12/14/1 L purpose I/O portA 63 GPIOA20 SD_DATO GPIOA20/SD_DATO/E M_D8/LCD_S EG10/PWM2/SPI1_MI SO/MEJ_TDI DIO 2/4/6/8/1 O/12/14/1 Z purpose I/O portA 64 GPIOB7 LCD_SEG2 ROBOR/DEJ_TMS/LC D_SEG28/PWM0/I2S_ DIO DIO 2/4/6/8/1 O/12/14/1 H DIO Bit7 of General DIO		_						PA
Minus Minu								USB
DIO DIO DISB Data DIO DIO DISB Data DIO DISS Data DIO DISS DATA DIO DISS DIO DISS DIO DISS DIO DISS DIO DISS DIO DIO DISS DIO DI	59	DM			DIO			Data
60 DP DIO Data plus 61 VCC PWR_I Digital IO PWR 62 GPIOA17 SD_CLKO GPIOA17/SD_CLKO/U ART_TX1/LCD_SEG15/SPI1_SCLK/MEJ_TCK DIO 2/4/6/8/1 O/12/14/1 D/12/14/1								minus
Figure F								USB
Feb	60	DP			DIO			Data
FWR_I								plus
GPIOA17 SD_CLK0 GPIOA17/SD_CLK0/U ART_TX1/LCD_SEG15/ SPI1_SCLK/MEJ_TCK General DIO DIO	61	VCC			D\A/D I			Digital
62 GPIOA17 SD_CLKO GPIOA17/SD_CLKO/U ART_TX1/LCD_SEG15/ SPI1_SCLK/MEJ_TCK DIO 2/4/6/8/1 University of the purpose of the pu	01	VCC			F VV IV_I			IO PWR
62 GPIOA17 SD_CLKO ART_TX1/LCD_SEG15/ SPI1_SCLK/MEJ_TCK								Bit17 of
SPI1_SCLK/MEJ_TCK 6mA I/O portA				GPIOA17/SD_CLK0/U		2/4/6/8/1		General
GPIOA20 SD_DAT0 GPIOA20/SD_DAT0/E M_D8/LCD_D8/LCD_S EG10/PWM2/SPI1_MI SO/MEJ_TDI DIO D	62	GPIOA17	SD_CLK0	ART_TX1/LCD_SEG15/	DIO	0/12/14/1	L	purpose
GPIOA20/SD_DAT0/E M_D8/LCD_D8/LCD_S EG10/PWM2/SPI1_MI SO/MEJ_TDI GPIOA20/SD_DAT0/E M_D8/LCD_D8/LCD_S EG10/PWM2/SPI1_MI SO/MEJ_TDI DIO 2/4/6/8/1 Z Bit20 of General purpose I/O portA Bit7 of General D_SEG28/PWM0/I2S_ DIO 0/12/14/1 H purpose				SPI1_SCLK/MEJ_TCK		6mA		1/0
GPIOA20/SD_DAT0/E M_D8/LCD_D8/LCD_S EG10/PWM2/SPI1_MI SO/MEJ_TDI GPIOA20/SD_DAT0/E M_D8/LCD_D8/LCD_S EG10/PWM2/SPI1_MI SO/MEJ_TDI DIO 2/4/6/8/1 0/12/14/1 Z purpose I/O portA Bit7 of General DIO GPIOB7/DEJ_TMS/LC D_SEG28/PWM0/I2S_ DIO 0/12/14/1 H purpose								portA
63 GPIOA20 SD_DATO				CDIO 4 20 /CD - D 4 70 /C				Bit20 of
63 GPIOA20 SD_DATO M_D8/LCD_D8/LCD_S EG10/PWM2/SPI1_MI SO/MEJ_TDI DIO 0/12/14/1 Z purpose I/O portA 64 GPIOB7 LCD_SEG2 R D_SEG28/PWM0/I2S_ DIO DIO 0/12/14/1 H purpose DIO DIO				_		2/4/6/8/1		General
EG10/PWM2/SPI1_MI 6mA	63	GPIOA20	SD_DAT0		DIO	0/12/14/1	Z	purpose
SO/MEJ_TDI				_		6mA		-
64 GPIOB7 R CD_SEG2				SO/MEJ_TDI				-
GPIOB7 GPIOB7/DEJ_TMS/LC 2/4/6/8/1 General GPIOB7 D_SEG28/PWM0/I2S_ DIO 0/12/14/1 H purpose								1
64 GPIOB7 CCD_SEG2 D_SEG28/PWM0/I2S_ DIO 0/12/14/1 H purpose				GPIOB7/DEJ TMS/LC		2/4/6/8/1		
I	64	GPIOB7			DIO		Н	
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		GFIOD/	8		סום			
portB								

版本: 1.2 第 18 页



							Bit8 of
		LCD_SEG2	GPIOB8/DEJ_TCK/LCD		2/4/6/8/1		General
65	GPIOB8	9	_SEG29/PWM1/I2S_B	DIO	0/12/14/1	Н	purpose
			CLK/TK2		6mA		I/O
							portB
							Bit9 of
		LCD_SEG3	GPIOB9/DEJ_TDI/LCD		2/4/6/8/1		General
66	GPIOB9	0	_SEG30/PWM2/I2S_	DIO	0/12/14/1	Н	purpose
		0	MCLK/TK3		6mA		1/0
							portB
					LED_COM:		Bit5 of
		LED_COM	GPIOA5/LED_COM5/E		24mA;2/4		General
67	GPIOA5	5	M_CEB2/LCD_COM5/	DIO	/6/8/18/2	Z	purpose
		5	PWM3/TK5		0/22/24m		I/O
					Α		portA
			GPIOA21/SD_DAT1/E				Bit21 of
			M_D9/LCD_D9/LCD_S		2/4/6/8/1		General
68	GPIOA21	SD_DAT1	EG11/UART_RX1/PW	DIO	0/12/14/1	Z	purpose
			M0/SPI1_MOSI/TEMP		6mA		I/O
	_		ADC/TK0/MEJ_TRST				portA
							Exposed
69	EPAD			GND			pad as
							ground

2. ATS2823 芯片封装: QFN-40, 芯片大小: 5mm×5mm, 管脚间距 0.4mm。

版本: 1.2 第 19 页






图 4 ATS2823 芯片封装

ATS2823 Pin Description

Pi n No	Pin Name	Default Function	Function Mux	I/O Type	PAD Drive Level	GPIO Initial State	Description
1	GPIOA 23	SD_DAT 3	GPIOA23/SD_DAT3/E M_D11/SPDIFTX/PW M2/SPDIFTX/UART_ TX1/SD_DAT0/LRAD C3/TK7/MEJ_TDO	DIO	2/4/6/8/1 0/12/14/ 16mA	Z	Bit23 of General purpose I/O port A
2	GPIOA 22	SD_DAT 2	GPIOA22/SD_DAT2/E M_D10/SIRQ0/IR_RX /PWM1/LRADC2/SHI ELD	DIO	2/4/6/8/1 0/12/14/ 16mA	Z	Bit22 of General purpose I/O port A
3	GPIOA 16	POWER _ON_TR AP	GPIOA16/SD_CMD/U ART_RX1/SPI1_SS/M EJ_TMS	DIO	2/4/6/8/1 0/12/14/ 16mA	Z	Bit16 of General purpose I/O port A
4	GPIOA 31	SPI_MO SI	GPIOA31/SPI_MOSI/ SPI_MISO	DIO	2/4/6/8/1 0/12/14/ 16mA	Z	Bit31 of General purpose I/O port A

版本: 1.2 第 20 页



							D:+20 -£
5	GPIOA 29	SPI_SCL K	GPIOA29/SPI_SCLK/ SPI_SS/SD_CLK1/I2C _SDA/SIRQ1	DIO	2/4/6/8/1 0/12/14/ 16mA	Z	Bit29 of General purpose I/O port A
6	GPIOA 28	SPI_SS	GPIOA28/SPI_SS/SPI _MOSI	DIO	2/4/6/8/1 0/12/14/ 16mA	Z	Bit28 of General purpose I/O port A
7	GPIOB 11	SPI_IO2	GPIO_B11/SPIBT_IO2 /I2C_SCL/PWM3/SIR Q0/IR_RX/SD_CLK0	DIO	2/4/6/8/1 0/12/14/ 16mA	Z	Bit11 of General purpose I/O port B
8	BT_VD 33			PWR_I			3.3V Voltage
9	BT_RF IO			RF_O			Bluetooth antenna IO
10	BT_SS BM			PWR_I			1.2V Voltage
11	BT_SY N			PWR_I			1.2V Voltage
12	BT_VD 15_LD O			PWR_I			1.5V Voltage
13	BT_VD 33X_X TAL			PWR_I			3.3V Voltage
14	BTVC C			PWR_O			VCC
15	HOSC O			AO			32kHz clock output
16	HOSCI			AI			32kHz clock input
17	RTCV DD			PWR_O			RTC power
18	ONOFF			PWR_I			ON/OFF reset signal
19	VDD			PWR_O			Digital Core power
20	VD15			PWR_O			1.5V DCDC

版本: 1.2 第 21 页



							Feedback		
21	LXVD			DW/D O			DCDC		
21	D			PWR_O			output		
							Battery		
22	BAT			PWR_I			Voltage		
							input.		
23	SYSP			DW/D O			System		
23	WR			PWR_O			power		
24	DC5V			PWR_I			5.0V		
24	DC3V			PWK_I			Voltage		
25	VCC			DW/D O			Digital IO		
23	VCC			PWR_O			power		
26	SVCC			DW/D O			Power for		
20	SVCC			PWR_O			standby		
27	VRDA			PWR_O			AUDIO		
21	VKDA			PWK_O			power		
				PWR_O			Reference		
28	VREFI				PWR_O		Voltage		
							input		
							Power		
29	AVCC			PWR_O			supply of		
							Analog		
							Right		
30	AUX0	AUX0R	AUX0R/SIO3	AI/DIO	AI/DIO	AI/DIO	SIO:5m	Z	channel of
30	R	71071010	710710105105	TH/DIO	A	L	AUX0		
							input		
					SIO:5m		Left channel		
31	AUX0L	AUX0L	AUX0L/SIO3	AI/DIO	A	Z	of AUX0		
							input		
							Right		
32	MICIN	MICINR	MICINR/MICINLN/D	AI/AI/D	SIO:5m	Z	channel of		
	R		MICDAT/SIO1	I/DIO	A		Microphone		
							input		
	_						Left channel		
33	MICIN	MICINL	MICINL/MICINLP/D	AI/AI/D	SIO:5m	Z	of		
	L MICCLK/SIO0 O/DIO	A	_	Microphone					
							input		
34	VRO	VRO	VRO/SIO7	AIO/DI	1,2,3,4,5	Z	Direct drive		
	-	-		О	,6,7,8(2/				

版本: 1.2 第 22 页



_							
					4/6/8/10/		
					12/14/16		
					mA)		
					1,2,3,4,5		Left channel
	AOUT		AOUTL/AOUTLP/SIO		,6,7,8(2/		of AUDIO
35	L	AOUTL	6	AO/DIO	4/6/8/10/	Z	Analog
	L				12/14/16		output
					mA)		output
					1,2,3,4,5		Right
	AOUT		AOUTR/AOUTRP/SI	AO/DIO	,6,7,8(2/		channel of
36	R	AOUTR	08	/DIO	4/6/8/10/	Z	AUDIO
	TC .			/DIO	12/14/16		Analog
					mA)		output
					1,2,3,4,5		Direct Drive
		S VRO_S	RO_S VRO_S/SpecialIO9	AI/DO/ DIO	,6,7,8(2/	Z	circuit
37	VRO_S				4/6/8/10/		reference
					12/14/16		voltage
					mA)		1014494
38	PAGN			AGND			Ground
	D			710112			
39	VCC			PWR I			Digital
37				1 1111_1			power pin
			SD_DAT1/EM_D9/UA		2/4/6/8/1		Bit21 of
40	GPIOA	SD_DAT	RT_RX1/PWM0/SPI1_	DIO	0/12/14/	Z	General
70	21	1	MOSI/TEMPADC/TK	Dio	16mA		purpose I/O
			0/MEJ_TRS		10111/1		port A
							Exposed
41	EPAD			GND			pad as
							ground

5.4. 关键器件及线材选用

- 1. 高频晶振: 26MHz, 10PPM, CL=9pF; 推荐使用: 鸿星国际电子有限公司 E3SB26.0000F8ES11M(26MHz 10ppm, CL=9pF) 晶振。为了方便调试频偏, PCB 需要预留两个电容到地。
- 2. 蓝牙天线 BT_RFIO 增加的 TVS 管型号: LESD8L3.3CT5G; DC5V, VBAT 电源增加的 TVS 管型号: LESD5L5.0CT1G。推荐供应商:
 - A. 深圳市奇林实业有限公司,陈喜鸿,电话: 0755-82814188; 13602637133。

版本: 1.2 第 23 页



- B. 深圳百川科技有限公司, 王浩, 电话: 18664339860。
- 3. DC-DC 电感要求: 推荐使用<mark>绕线电感</mark>,型号: VLS201612CX-4R7M, 4.7uH@DRC<0.3
 - Ω,饱和电流>300mA,使用绕线电感时,滤波电容要求为10uF电容。如果使用叠层电
 - 感, DC-DC 效率会略有降低, 叠层电感推荐型号: MLP1608V2R2S, 2.2uH@DRC<0.3
 - Ω,饱和电流>300mA;使用叠层电感时,滤波电容要求为 4.7uF 电容。
- 4. BTVCC 电容值: 10uF+0.1uF+0.1uF; VD12 RFLDO OUT 电容值: 4.7uF+1uF+0.1uF。
- 5. NOR 容量: 2M Byte 或 4M Byte; 选用支持列表的 NOR FLASH。
- 6. MIC 灵敏度: 大于-42dB。
- 7. ADC 按键建议不用锅仔键: 随着时间的推移以及按的力度大小不同,按键的接触电阻变化比较大,导致 ADC 检测电压不准,表现为串键。
- 8. 升压电荷泵: 5V 输出电流支持到 300mA 左右。
- 9. 外部充电器: 输出直流电压范围: 4.75V 5.25V, 负载电流 $1A \sim 5A$ (主要取决于 SPEAK 的个数和功放的瓦数, 3W 大约要 2A 以上), 纹波 < 100 mVpp。
- 10. USB 线: 环路电阻≤1 欧姆; (USB 电源线 + 地线 直流电阻之和≤1 欧姆)。
- 11. 有些功能模块中,器件的参数、精度、材质等有特定要求,需按照模块设计中的要求来选择,否则会影响系统的性能。例如,26MHz 晶振精度要求<=10ppm,CL=9pF,ESR<50K 欧姆。对于 MOS 管、电感等器件,根据原理图上注释的技术参数(如:额定电流、耐压值),合理选择器件。对于电容器件,如果工作电压较高,例如外部功放的输出滤波电路,需使用封装较大,耐压值较高的电容。对于新器件,需严格测试后再用于量产。

5.5. 系统功耗

测试条件: VBAT=3.8V, 使用示波器电流探头测试。

PMU	Charging current	Max: 600mA Typical: 500mA
TWIC	Charger input voltage	Max: 7.0V Typical: 5V Min: 4.5V
	Test conditions:	
	1. BAT=3.8V, VCC=	=3.1V, VDD=1.2V, Tamb=25℃.
	2. BLE ON, SPP OF	F, Scan time:1.28S, DAE OFF.
Power Consumption	Standby	38 uA (type)
(10Kohm load)	Card music play	13 mA (type)
	Line in music play	10.4 mA (type)
	Bluetooth music play	20.6mA (type)
	Bluetooth hands free	26.4 mA (type)

5.6. 音频指标测试

测试条件: VBAT=3.8V, 负载电阻=10K ohm, BW=20Hz~20 KHz, A-Weight.

版本: 1.2 第 24 页

Audio Codec	DAC/ADC Sampling rate	Max: 48K Typical: 44.1K Min: 8K
	Output Level	Max: 960mVrms Typical: 940 mVrms
	Ground Noise	Max: 10 uV Typical: 7 uV
Audio performance DAC	DAC SNR	Max: 101dB Typical: 98dB
(0Hz/1KHz,A weight)	DAC THD+N	Min: -87dB Typical: -85 dB
(OHZ/HKHZ,/1 Weight)	Dynamic Range	Max: 101 dB Typical: 98dB
	Crosstalk	Min: -100 dB Typical: -96dB
	Frequency Response	20Hz ~20KHz
	Input Level THD+N <1%	Max: 980mVrms Min:
	Ground Noise	Max: 40 uVrms Typical: 30 uVrms
A 15 mars ADC	ADC SNR	Max: 90 dB Typical: 87 dB
Audio performance ADC (0Hz/1KHz,A weight)	ADC THD+N	Min: -82dB Typical: -80 dB
(UHZ/TKHZ,A Weight)	Dynamic Range	Max: 85 dB Typical: 82dB
	Crosstalk	Min: -85 dB Typical: -82dB
	Frequency Response	20Hz ~20KHz

5.7. 模块信号频率

项目	MCU	NOR	卡信号线	USB2.0	FMCLK
频率	3MHZ-104MHZ	26MHZ	13MHZ	480MHZ	13MHZ

5. 8. GPIO

一、 系统启动,状态可能会变化的 I0 列表

SPI_NOR 引导时	
GPIO_A28/SPI_SS	
GPIO_A29/ SPI_CLK	
GPIO_A31/SPI_ MOSI	

二、 每个 GPIO 都内置上拉电阻和下拉电阻,但是需要注意,对于上电时就需要确定状态的应用(如屏背光使能),外部的电阻不可少! 各 GPIO 的内置电阻阻值列表如下:

Pin Name	上拉/下拉阻值
GPIOA0	100K
GPIOA1	100K

版本: 1.2 第 25 页



GPIOA2	100K
GPIOA5	100K
GPIOA6	100K
GPIOA7	100K
GPIOA8	100K
GPIOA9	100K
GPIOA10	100K
GPIOA11	100K
GPIOA12	100K
GPIOA13	100K
GPIOA14	100K
GPIOA15	100K
GPIOA16	100K
GPIOA17	100K
GPIOA20	100K
GPIOA21	50K
GPIOA22	50K
GPIOA23	50K
GPIOA28	100K
GPI0A29	100K
GPIOA31	100K
GPIOB0	100K
GPIOB7	100K
GPIOB8	100K
GPIOB9	100K
GPIOB11	100K
MICINL/SI00	100K
MICINR/SI01	100K
AUXOL/SIO2	100K
AUXOR/SIO3	100K
AUX1L/SIO4	100K
AUX1R/SI05	100K
AOUTL/SI06	100K
VRO/SI07	100K
AOUTR/SI08	100K
VRO_S/SI09	100K

注: 1. 内部集成电阻的阻值偏差会比较大,精度为30%.

2. SIO 为低速 GPIO。

版本: 1.2 第 26 页



3. AOUTL/VRO, AOUTR/VRO_S 为差分输出时,都只能同时做差分,不能做 GPIO,如 AOUTL/VRO 做差分,则 AOUTR/VRO S 也只能做差分,不能做 GPIO;反之依然。

三、 IO 复用关系说明

- 1. MFP 都可以单独配置,一般 MFP 的 GPIO 功能的优先级最高,因此建议在使用其 GPIO 功能时直接使能相应的 bit。但还要考虑在方案中跟其它功能复用时不受其它功能的影响。
- 2. 所有 GPIO 做片选或复位信号以及使能信号建议加上拉或下拉电阻,如果低有效,加上拉;高有效,加下拉。电阻建议选用 47Kohm。对上电状态为三态的 GPIO,如需保证上电时的高/低电平状态,一定要加上拉或下拉电阻和电容。
- 3. 注意各个方案软件的兼容性,硬件电路设计请参考方案固有模块接口方式进行,对于需要修改部分(如 key, GPIO 控制选用等)与软件工程师商量并参考他们的意见,进行最小改动。
- 4. MFP 复用。

GPI0	MFP
GPIOA0	EM_WRB/LCD_WRB/LCD_COM0/UART_RTS1/PWM1/TWI_SCL/I2S_MCLK
GPIOA1	EM_RS/LCD_RS/LCD_COM1/UART_CTS1/PWM3/TWI_SDA/I2S_BCLK/SIRQ1
GPIOA2	EM_RDB/LCD_RDB/LCD_COM2/UART_RX1/PWM2/I2S_LRCLK/LRADC4
GPIOA5	LED_COM5/EM_CEB2/LCD_COM5/PWM3
GPIOA6	LED_COM6/EM_CEB3/LCD_SEG0/I2S_LRCLK
GPIOA7	LED_COM7/EM_CEB4/FMCLKOUT/LCD_SEG1/PWM0/SIRQ1
GPIOA8	EM_D0/LCD_D0/LCD_SEG2/SPI1_SS/PWM3
GPIOA9	EM_D1/LCD_D1/LCD_SEG3/SPI1_SCLK
GPIOA10	EM_D2/LCD_D2/LCD_SEG4/SPI1_MISO/UART_CTS1
GPIOA11	EM_D3/LCD_D3/LCD_SEG5/SPI1_MOSI/UART_RTS1
GPIOA12	EM_D4/LCD_D4/LCD_SEG6
GPIOA13	EM_D5/LCD_D5/LCD_SEG7
GPIOA14	LED_SEG6/EM_D6/LCD_D6/LCD_SEG8
GPIOA15	LED_SEG7/EM_D7/LCD_D7/LCD_SEG9
GPIOA16	LCD_SEG14/SPI1_SS/UART_RX1
GPIOA17	LCD_SEG15/SPI1_SCLK/UART_TX1
GPIOA20	EM_D8/LCD_D8/LCD_SEG10/SPI1_MISO/PWM2
GPIOA21	SD_DAT1/EM_D9/LCD_D9/LCD_SEG11/SPI1_MOSI/UART_RX1/PWM0/TEMPADC
GPIOA22	SD_DAT2/EM_D10/LCD_D10/LCD_SEG12/UART_TX1/SIRQ0/IR_RX/PWM1/LRADC2
GPIOA23	SD_DAT3/EM_D11/LCD_D11/LCD_SEG13/UART_TX1/PWM2/SPDIFTX/SD_DAT0/LRADC3
GPIOA29	SPI_SCLK/SPI_SS/SD_CLK1/TWI_SDA/SIRQ1/LCD_SEG19

版本: 1.2 第 27 页



GPIOA28	SPI_SS/SPI_MOSI/LCD_SEG18
GPIOA31	SPI_MOSI/SPI_MISO/LCD_SEG20
GPIOB0	LRADC1
GPIOB7	LCD_SEG28/PWM0/I2S_DOUT/I2S_DIN
GPIOB8	LCD_SEG29/PWM1/I2S_BCLK
GPIOB9	LCD_SEG30/PWM2/I2S_MCLK
GPIOB11	TWI_SCL/PWM3/SIRQ0/SD_CLK0

5. 9. ADC

ATS282X 支持 4 路 ADC 检测,复用关系为: GPI0A2, GPI0A22, GPI0A23, GPI0B0; 其中 GPI0B0 采样范围: 0V~SVCC; 而 GPI0A2, GPI0A22, GPI0A23 采样范围: 0V~VCC; 采样率都是: 125Hz, 7bit 分辨位数。常用于线控 ADC 按键。

5. 10. UART

ATS282X 支持 4 线 UART, 和 GPIO 的复用关系为:

UART 信号线	复用 GPIO		
UART_RTS	GPIOA0	GPIOA11	
UART_CTS	GPIOA1	GPIOA10	
UART_RX	GPIOA2	GPIOA16	GPIOA21
UART_TX	GPIOA17	GPIOA22	GPIOA23

5.11. PWM

ATS282X 支持 4 组 PWM,和 GPIO 的复用关系为:

PWM	复用 GPIO			
PWM0	GPIOA7	GPIOA21	GPIOB7	
PWM1	GPIOA0	GPIOA22	GPIOB8	
PWM2	GPIOA2	GPIOA20	GPIOA23	GPIOB9
PWM3	GPIOA1	GPIOA5	GPIOA8	GPIOB11

5. 12. TWI

ATS282X 支持 2 组硬件 TWI,和 GPIO 的复用关系如下:

版本: 1.2 第 28 页



UART 信号线	复用 GPIO		
TWI_SCL	GPIOA0	GPIOB11	
TWI_SDA	GPIOA1	GPIOA29	

5. 13. SPI

ATS282X 支持2组硬件SPI,和GPIO的复用关系如下:

SPI 信号 线	复用 GPI0		
SPIO_SS	GPIOA28	GPIOA29	
SPIO_CLK	GPIOA29		
SPIO_MISO	GPIOA31		
SPIO_MOSI	GPIOA31	GPIOA28	
SPI1_SS	GPIOA8	GPIOA16	
SPI1_CLK	GPIOA9	GPIOA17	
SPI1_MISO	GPIOA10	GPIOA20	
SPI1_MOSI	GPIOA11	GPIOA21	

注:标红色的 GPIO 默认用于外部 SPI NOR FALSH。



6 模块设计说明

6.1. 原理图设计总体原则

原理图设计需按照方案规格的要求实现各项硬件功能,尽量避免功能模块相互间的资源冲突。如果存在 I/0 复用,接口复用等情况,需注意检查 I/0 上电状态,接口时序等,确保功能设计正确实现。

原理图设计要求性能达到要求。如稳定性,启动电压,功耗,ESD,EMI等。要注意检查模块电源开关状态,选择的元件标称及精度、材质,接口保护元件和EMI滤波器等。

6.2. PCB 设计总体原则

- 1. PCB 设计推荐 4 层板,叠层结构为 S-G-P-S, 或者 S-P-G-S, 其中电源可以走线在内层信号层。地层要靠近高速信号和主控。S 为信号层, G 为地层。
- 2. 若 PCB 设计为 2 层,注意地线的铜箔尽量大且完整,使用地线将高速信号包住,或者通过地线将敏感信号和干扰源隔离开。
- 3. 如果是音箱类产品,必须进行分地处理。对于 ATS2825 芯片,AGND(AVCC、VREFI 电源是模拟电源,对应滤波电容要接到 AGND)与外部模拟 PA 芯片的 GND,并划分为模拟地。其它的 GND 划分为数字地,并在电池的负极单点连接。布局方面,模拟部分与数字部分尽量分开,电池应放置在模拟部分与数字部分交汇处。对于 ATS2823 芯片,PAGND PIN直接连接到电池负极。
- 4. 元件布局尽量将敏感元件放在 PCB 中间,如主控, Flash, 晶体等。而将其他非敏感元件 放在 PCB 边缘,以减小敏感元件受静电放电损坏的几率。
- 5. Bluetooth 模块与天线必须放置于板边,朝向 PCB 板外,且放在 PCB 的最外面。保证 PCB 板上的 Bluetooth 模块与天线周围不要有其它干扰信号, 并且天线在模具机构空间周围 不要有金属(如扬声器,金属按键等)。如果天线没办法放在模具的最外面,最好使用外接天线; 否则 PCB 需要做双面天线,即 PCB 天线需要顶层和底层都走线,两层之间用通孔连通。
- 6. 接口旁边尽量增加防 ESD 器件,尽量在靠近模具缝隙处增加一些铺阻焊层的地网络的铜皮,以保护内部元件。金属模具要在适当的部分增加弹簧或者导电海绵接地。
- 7. 为提高 PCB 良率,建议:

版本: 1.2 第 30 页



- (1) 过孔优先采用 0.4mm/0.6mm (16mil/24mil),电源和数据线都采用此类过孔。 对于密度 很大的 PCB,适当考虑 0.3mm/0.5mm(12mil/20mil)过孔。
- (2) 走线设计,优先考虑最小线宽/线距=6mil/6mil, 走线密度很大时,适当采用5mil/6mil。

6.3. 模具设计总体原则

- 1. 作为蓝牙音箱方案,模具设计要充分考虑扬声器音腔的设计,需要专业的音箱设计人员参与模具设计。
- 2. 带蓝牙通话的方案,模具需保证 speaker 腔体和 MIC 良好隔离 (两者不透气),避免 MIC 和 speaker 在腔体内形成回声路径,影响回音消除效果。
- 3. Speaker 和 MIC 的距离不宜太近,一般需保证 speaker 和 MIC 两者的边沿距离不小于 speaker 直径。
- 4. 对于 Speaker 的选择,保证喇叭声音的线性度在 4KHz 以内要好。
- 5. 有谐振腔的,需要将谐振腔当成 speaker 来对待。

6.4. 电源模块

ATS282X 的电源模式有: 锂电池供电模式, USB 供电模式。

6.4.1.原理图及其原理说明

电源在不同供电方案下的产生方式列表:

	VCC	VDD
Li-ion	internal-LDO from BAT	internal-LDO from VCC
USB	internal-LDO from DC5V	internal-LDO from VCC

系统电源网络说明:

Recommended Power Supply				
Supply Voltage	Min	Тур	Max	Unit
BAT (Li)	3.4	3.8	4.3	V
DC5V	4.5	5.0	7.0	V
VCC	2.8	3.1	3.4	V
AVCC	2.8	2.95	3.4	V
BTVCC	2.8	3.3	3.4	V
VD15	1.0	1.5	1.7	V
VDD/RTCVDD	1.08	1.2	1.32	V

版权所有侵权必究

版本: 1.2 第 31 页




VD12	0.8	1.2	1.5	V
------	-----	-----	-----	---

系统电源网络最大负载电流说明:

Regulators Maximum Output Current			
Block Name Output Voltage Load Capacity			
VCC	2.7V ~ 3.4V	300mA	
VDD	0.8V ~ 1.32V	100mA	
VD15	1.0V ~ 1.7V	170mA	
BTVCC	2.8V ~ 3.5V	100mA	
AVCC	VCC - 0.15V	50mA@98%	

6.4.2. 原理图 Check List

- 1. 电源模式足够完备,确保各种应用条件下系统都能够正常供电,在所有可能出现的情况下均不会发生危险。
- 2. 各组电源能够提供足够的功率,选择的元件具有足够的耐压和功率。
- 3. 各组电源要合理配备相应的去耦电容,保证电源的稳定性。
- 4. BTVCC 电容值: 10uF+0.1uF+0.1uF; VD12 RFLDO OUT 电容值: 4.7uF+1uF+0.1uF。
- 5. VREFI 是内建 1.5V 参考电压, 一般用 2.2uF 与 104 并联使用。
- 6. 通过 ON/OFF 按键,可以实现软开关电路, 待机电流<50uA。如果想要更低的待机电流, 需要外加 MOS 管, 推荐电路如下:



7. ATS282X IC 内部集成充电模块,可以供 3.7V 锂电池充电,最大充电电流 600mA,如果

第 32 页



需要更大的充电电流,需要外接充电 IC。

8. 为了提升 ESD 性能, RTCVDD/VBAT/VCC 网络需要防 ESD 器件。

6.4.3.PCB 设计说明

- 1. 参考电压 VREFI 尽量避免任何干扰,尤其是音频范围内的干扰。
- 2. 对于 ATS2825, BTVCC 10uF 电容要靠近 IC 的 24PIN, VD12_RFLD0_0UT 4.7uF 电容要靠近 IC 的 21PIN; 对于 ATS2823, BTVCC 10uF 电容要靠近 IC 的 14PIN, BT_VD12SYN 4.7uF 电容要靠近 IC 的 11PIN。
- 3. 各个电源的退耦电容尽量靠近 IC 的引脚,以达到良好的退耦效果。
- 4. 确保各个电源的走线宽度能够承受相应的电流,在允许的情况下尽量加粗,减小电源走线阻抗。
- 5. 元件摆放时,尽量按照原理图设计,分模块将各组器件摆放在一起,同一网络的元件放在一起。

6.5. 蓝牙模块

6.5.1.电路图及其原理说明

Bluetooth 天线的匹配网络模块需要根据实际天线进行阻抗匹配。

6.5.2. 原理图 Check List

Bluetooth 部分属于射频电路,较为敏感,电路原理图需严格按照参考设计来做,其对所用器件的要求较高,所选物料需满足电路要求,特别是 26M 晶振,精度要求在±10ppm 以内。为了提升 ESD 性能,需要在天线端增加 TVS 器件,型号为: LESD8L3.3CT5G。

6.5.3.PCB 设计说明


- 1. Bluetooth 电路需放置在 PCB 板边,天线朝向 PCB 板外,PCB 天线周边不要有金属,保证 PCB 板上的 Bluetooth 模块与天线周围不要有其它干扰信号(干扰源包括: DC-DC, NOR FLASH,金属外壳的器件,LED 屏数据线,卡信号线,USB 信号线等), 并且天线在模具机构空间周围不要有金属(如扬声器等)。如果是模具受限,存在干扰源,那天线周围距干扰源的距离必须要大于天线长度 2 倍以上。天线要远离音频信号线,以减少相互之间的干扰。
- 2. 对于无线充电方案,由于无线充电线圈产生的强 EMI 辐射,会对蓝牙 RF 部分产生较大的干扰; 所以 PCB 一定要设计成四层板,并且蓝牙主控芯片要放置在背对无线充电

版本: 1.2 第 33 页



的一面,中间有两层地层隔离。

3. 为了除去蓝牙 2. 4GHZ 的高次谐波,需要增加 SAW 滤波器,推荐电路如下:



- 4. 元器件尽量紧凑摆放,并保证 Bluetooth 芯片下方有完整地。
- 5. 蓝牙天线有单面天线和双面天线,双面天线的方向性要好于单面天线。
- 6. 基于成本考虑,天线可选用 PCB 板载天线,线宽为 20mils(阻抗匹配 50 欧姆),长度为 1/4 λ ,天线下方不能有任何走线和铺铜。客户也可以自行设计或者选用陶瓷天线和 FPC 天线。板厚不要太厚,否则阻抗不好匹配(0.8——1.2mm)。天线波长的公式:

$$\lambda = \frac{C}{f\sqrt{\varepsilon_r}} \bullet k$$

 ε_r 为介质常数; k 为插入损耗 (一般为 0.9 以内); f 为工作频率。

例如:用 FR-4 板材制作 PCB 板,此时 C=3*10^8m/s,f=2.7GHz(一般考虑到干扰,工作 频率可设置高一些,经验值为 2.7GHz), ε_r =4.6,k=0.9,代入公式后, λ =46.63mm,故 天线的长度应为 1/4 λ =11.66mm。

另外,天线的长度是指其直线距离,蛇形走线主要是为了增加天线面积,使天线的效果更好。

下图为一个天线参考设计,其实际天线长度为水平方向的长度:






图 5 天线设计参考





图 6 双层天线走线参考设计

- 7. 如果设计成蓝牙模组的话,靠近天线出 PIN 端的应尽可能放在 PCB 板边。
- 8. 如果模具受限,或效果不好,可选用外置天线。需要天线厂配合进行阻抗匹配或设计。
- 9. 蓝牙天线参考电路如下,由于 2.4GHz 高频信号对电路要求很精准,所以该部分电路 用的电感 LZ2、电容 CZ21 和 TVS 管 MO1,必须用下图指定型号,否则需进行重新 测试 (FCC、ESD、匹配)后,确定更换的物料是否 OK;



版权所有侵权必究

版本: 1.2 第 35 页



6.6. AUDIO 模块

6.6.1.电路图及其原理说明

Audio 部分主要是针对音频信号的处理电路。

主要包括:

Audio 输出:用以驱动耳机或给外部 PA,支持立体声单端输出和立体声差分输出。

AUXO/AUX1: 两路立体声模拟音频信号输入,用于 Linein/FMin。

MICIN: microphone 输入,支持双 MIC 单端输入、单 MIC 差分输入。

音频数字接口: 支持 I2S、SPDIF TX、数字 Microphone 等。

6.6.2. 原理图 Check List

- 1. ATS282X AUDIO 模块供电为 AVCC。
- 2. Audio Output 的公共阻抗会影响音频串扰,尽量选择音频带内阻抗小的电感/磁珠作 FM 天线隔离,如太阳诱电 BK2125HM601-T,最大音量下失真度可以达到-80dB,串扰可以 达到-40dB。
- 3. MICIN 的输入耦合电容选择 1uF, LINEIN 的输入耦合电容选择 2.2uF, FMIN 的输入耦合电容选择 0.47uF。
- 4. MIC 工作电压在 3V 左右, 灵敏度推荐-40dB±2dB 之间。
- 5. 如需要更好效果的 MIC,可以使用差分输入;当需要低功耗时,可以在 MIC 供电端增加 MOS 的控制 MIC 的供电。
- 6. LINEIN 支持最大输入电平为 1Vrms;如需要支持更高的电平,外部需要增加分压电阻。
- 7. 线路上保留防 ESD 器件 (PCB 上即使不贴片,也请保留位置),以便 ESD 有问题时做补救对策。
- 8. 为了去除高频噪声干扰, AOUTL/AOUTR 网络需要增加电容滤波网络。

6.6.3.PCB 设计说明

版本: 1.2 第 36 页



- 1. PCB 设计时,尽量减少 Audio 模拟部分受到的干扰,尤其是音频频段内的干扰,以免引起信噪比、失真度等参数的下降。经常出现的干扰源有: DC-DC 的电感和开关走线,SD Card/Flash 的走线等。
- 2. 系统模拟参考地是 AGND,参考电压源是 VREFI。Layout 时,若 AGND 与 VREFI 的地和耳 机接口的地之间保持较低阻抗,并且流过的电流较小,可保证较好的信噪比。
- 3. 如果系统做分地处理(如:划分为 GND 和 AGND); 建议划入 AGND 区域的是: VREFI, MIC, FM, line in,外部模拟 PA,耳机端口等;其他模块划入 GND 区域。
- 4. 防 ESD 器件紧靠耳机座管脚放置。

6.7. 外部功放模块

6.7.1.电路图及其原理说明

- 1. 需要外置 PA 来驱动 speaker, 其信号输入端为 AOUTL/AOUTR。
- 2. PA 的输出功率要与扬声器相匹配,防止扬声器出现破音或带不起来的情况。
- 3. PA 供电需要加 DC/DC,保证扬声器能在最大功率下工作。DC/DC 的选择要比希望带载能力的值高 30-50%。如:需要 2×3W@4 欧姆的喇叭,功放的供电为 5V,考虑到功放的转换效率,DC-DC 效率及音频的瞬态特性,要求 DC-DC 输出电流要 3A 以上;同时需要电池的最大输出电流要 5A 以上。
- 4. 需保证 PA 的输入电容上电时间不慢于 bypass 电容上电时间,避免开 PA 时有 POP 声。
- 5. 外置 PA 的供电电源需放置足够大的退耦电容,保证 PA 工作的稳定性。
- 6. 如果 PA 的待机功耗偏大,需要预留 PA 供电的控制电路,实现关机的同时也将 PA 的供电切断,减少功耗。

6.7.2. 原理图 Check List

一. 数字接口

- 1. ATS282X 支持数字接口 PA,即 I2S 接口的 PA,常见的数字接口 PA 厂家有: TI 和意 法半导体:数字接口 PA 不易受外部数字信号的干扰,抗干扰能力较强。
- 2. 数字接口功放大都是 Class D 类型 PA, 其功率输出端需要接滤波电路来减少 EMI 辐射
- 3. 供电电压需要大电容滤波,同时需要注意电容的耐压值,需要 1.5 倍以上于供电电压:特别是功率输出端电容的耐压值。
- 4. 具体数字 PA 应用请咨询 PA 厂家,根据其提供的参考设计来完成。

版本: 1.2 第 37 页



二. 模拟接口 Class D PA

ATS282X 支持模拟接口 Class D PA, 使用 ATS282X 的 AUDIO Analog Output 接口输入到 PA的 Input 端。Class D 功率输入回路需要加 EMI 元件(磁珠),输出回路加电感和电容器接成 T 型滤波再接到喇叭。模拟接口 PA 易受到各种数字信号的干扰,在 PA 的供电电源上需要增加 RC 滤波网络;必要时需要 PCB 分地处理。

三. 模拟接口 Class AB PA

Class AB 耗电较大,需要考虑功放 IC 的散热问题,如果做大功率的输出需要额外增加散热片。 模拟接口 PA 易受到各种数字信号的干扰,在 PA 的供电电源上需要增加 RC 滤波网络;必要时需要 PCB 分地处理。

6.7.3.PCB 设计说明

一. 数字接口PA

- 1. 数字接口PA主要注意EMI的辐射问题,铺地要尽量完整。
- 2. 当功率较大(如2×5W及以上)时,需要注意PA芯片的散热问题,制作PCB板时,可以增加铺铜铜厚,如可以铺铜铜厚2盎司以上。
- 3. PCBLAYOUT时,外部PA芯片底下要尽量多打GND过孔,GND过孔直径至少15mil;一定要让芯片的EPAD和露铜接触良好;同时可以通过GND过孔和BOTTOM层的地尽量连通;在PA芯片PCB背面的BOTTOM层,需要露铜,且需要保留一大片完整的地,以便利于更好的散热。
- 4. 功率输出端到滤波电感和电容的走线要尽量短,以减少EMI辐射。
- 5. PA的供电PCB走线要尽量粗,至少40mi1以上,且需要露铜,必要时在露铜上增加焊锡,以增大过电流能力。

二. 模拟接口 Class D PA

- 1. 模拟接口 Class D PA 功率大时也需要注意 PA 芯片的散热问题,制作 PCB 板时,可以增加铺铜铜厚,如可以铺铜铜厚 2 盎司以上。
- 2. PCBLAYOUT 时,外部 PA 芯片底下尽量多打 GND 过孔,让芯片的 EPAD 尽量和露铜接触,同时可以通过过孔和 BOTTOM 层的地尽量连通; 在 PA 芯片 PCB 背面的 BOTTOM 层,需要保留一大片完整的地,以便利于更好的散热。
- 3. 功率输出端到滤波电感和电容的走线要尽量短,以减少 EMI 辐射。
- 4. PA的供电 PCB 走线要尽量粗,至少 40mi1 以上,且需要露铜,必要时在露铜上增加焊锡,以增大过电流能力。

三. 模拟接口 Class AB PA

- 1. 模拟接口 Class AB PA 要特别注意散热问题,大功率时一般需要额外增加散热片。
- 2. 同时模拟接口 PA 易受到各种数字信号的干扰,整个 PCB 板的模拟部分地和数字部分地要分开,在总电源的地端使用单点接地方式。
- 3. Class AB 功放部分的地归属于系统的模拟地,数字部分的地噪声应直接流回到总电

版本: 1.2 第 38 页



源的地,而不允许流经功放的地再回流到总电源的地。总电源的地要尽量靠近 MCU板,使数字地噪声以最短的路径流回总电源地。

- 4. 系统的模拟部分包括: 芯片的 AGND, PAGND, VREFI 滤波电容的地, AUDIO 模块, MIC 模块和其他音频模块等。
- 5. 系统的数字部分包括:芯片的 GND, LED 屏, NOR FLASH, CARD, USB, IR, KEY 等其他除模拟外的所有模块。

6.8. FM 接收模块

6.8.1. 电路图及其原理说明

FM 接收均通过专用模块添加进入应用方案。

6.8.2. 原理图 Check List

- 1. FM 电源连接 AVCC,需要增加 FM 初始化程序,以防 FM 复位后消耗额外的功率。
- 2. FM 模块受到音频干扰和 70MHz-110MHz 频率的干扰时,可能会出现性能不够理想的情况。以上 2 种干扰一般出现在 FM 的电源和天线上时,影响比较严重。容易产生音频和射频干扰的干扰源一般有电源的 DC-DC, Flash 的总线,最好在摆放时,敏感器件远离这些干扰源,同时隔离这些干扰源。
- 3. 在原理图设计时,应了解 FM 模块的工作功耗,预留抗干扰滤波电容,磁珠等。
- 4. FM 的时钟对于解调是比较重要的,但就整机稳定性和性能来说,应该采用外部低频晶振产生 32K768Hz 时钟。
- 5. 某些 FM 接收机在立体声解调时,可能输出 19KHz 导频,或者频率在 15KHz 以上的噪音,影响测试指标,设计时可以在 FMIN 网络上增加低通滤波器,滤除杂讯,提高解调性能。
- 6. 如果需要好的 FM 搜台性能,最好使用 0.75m 以上的长直导线作为天线,且天线需要放在模具外。
- 7. FM 一般用 GPIO 来模拟 TWI 总线进行控制,选择 TWI 上拉电阻时应注意上升时间及驱动能力。
- 8. GPIO 尽量与标准方案相同,以便驱动编写与更换。

版本: 1.2 第 39 页



6.8.3.PCB 设计说明

- 1. 上拉电阻与导线负载电容相关,走线过长时需要重新考虑上拉电阻的选择。
- 2. FM 天线下方不要走地线, 天线走线最好不要过长, FM 模块部分尽量不与数字信号耦合, 远离高频晶振、Flash 总线等干扰源, FM 模块靠近耳机座。
- 3. FMIC 如果需要振荡电感、振荡电容等,请参考 FMIC 厂家的 Layout 手册。

6.9. USB 模块

6.9.1.电路图及其原理说明

ATS282X 可支持 USB2. 0,支持 HOST 和 DEVICE 模式,HOST 模式需要额外的升压电路来提供5V 电压。HOST 和 DEVICE 模式不能同时工作。

6.9.2. 原理图 Check List

- 1. USB 数据线上尽量不要连接元件, ESD 器件要选择等效电容(≤3PF)小的类型。
- 2. USB DM/DP 上不能串任何的电阻和磁株。

6.9.3.PCB 设计说明

- 1. USB 接口的 DP 和 DM 不要接反。USB DP 和 USB DM 为差分信号线,应遵循差分走 线原则,差分阻抗 90±10%欧姆;差分线包地处理,过孔最多只能打 2 个。
- 2. USB 走线不要有分叉,如果同时有 HOST 功能,USB 走线必须先到 USB HOST 口,再到 USB DEVICE 口。
- 3. 防 ESD 器件靠近 USB JACK 管脚摆放。

6.10. NOR FALSH 模块

6.10.1. 电路图及其原理说明

ATS282X 内建 Nor Flash 控制器,外部用到的元件非常少。

版本: 1.2 第 40 页



6.10.2. 原理图 Check List

1. 确认 SPI Nor Flash 的连接是否正确,具体请参考标准方案原理图。

6.10.3. PCB 设计说明

- 1. Flash 属于干扰较大的数字电路,其读写信号线和数据信号线的电场辐射较强,频率不固定,有可能影响 Audio 部分,设计时注意将这些网络远离 Audio 和 RF 部分,在需要通过 EMI 的方案中,尽量将这些网络埋在 PCB 内层,并通过地层隔离。退耦电容靠近 Flash 的管脚放置。
- 2. Flash 的读写信号线走线尽量短、少打过孔、包地处理。

6.11. CARD 模块

6.11.1. 电路图及其原理说明

ATS282X 支持 SD, MMC/MMC+等几种卡接口, 支持 1 线模式。

在卡电路中,高速信号一般指 SD 卡和 MMC 卡的 Clock, Command 信号。考虑到卡兼容性,卡的控制命令总线和数据总线需要保证时序的一致性。

6.11.2. 原理图 Check List

- 1. 确认卡总线与 GPIO 的使用没有冲突。
- 2. 卡总线的上拉\下拉电阻建议按照标准方案原理图进行设计。
- 3. SDCLK、DATA、CMD 建议预留 22R 的串联电阻,以便进行阻抗匹配,防止信号反射。
- 4. 需 EMI 认证时,卡的数据线、时钟线需要预留 EMI 器件,具体请参考发布原理图。
- 5. 卡供电需要串接 2R2 电阻(不能大于 2R2, 否则会影响卡供电), 保护 VCC 电源。

6.11.3. PCB 设计说明

1. SDCLK 走线尽量短且包地处理,尽量少打过孔,4层板时最好走内层。

版本: 1.2 第 41 页



- 2. 信号线上预留的电阻要靠近主控 IC 端放置。
- 3. DATA 线走线尽量短,包地,走线优先级低于 SDCLK。

6.12. 其他模块

6.12.1. 电路图及其原理说明

Key: 按键

- 1. 标准方案中,按键检测通过 LRADC1,其采样范围: 0V~SVCC,采样率: 125Hz,7bit 分辨位数。常用的按键,比如 Next 和 Pre 建议用在 ADC1 高电压的部分,不常用的按键,比如 VOL 用在 ADC1 低电压部分。
- 2. 鉴于锅仔按键的质量不确定,导致与 PCB 的接触电阻不稳定,从而影响按键的效果,不 建议锅仔按键方案采用 ADC 检测,要尽量采用 IO 扫描模式。
- 3. GPIO_BO(LRADC1)具有按键唤醒功能;其需要上拉到SVCC。
- 4. 使用线控按键时,如果采用锅仔片,建议 PCB 表面采用镀金/沉金工艺。
- 5. 如果不需要线控方式做按键检测,也必须保留 LRADC1 (GPIO_BO) 到 SVCC 的上拉电阻;对于 ATS2823, ADC 按键使用的是 LRADC2,需要保留上拉电阻到 VCC。
- 6. 不管方案是否需要 ON_OFF 按键, 也需要焊接 ON_OFF 上拉到 RTCVDD 的 1M 电阻, 需要焊接 ON_OFF 下拉到 GND 的 560K 电阻。

卡升级模块:

- 1. ATS2823 升级固件使用 1 线卡升级模式。
- 2. ATS2823 用于升级的 GPIO_A23, GPIO_A16, GPIO_B11 不可再用做其他用途。
- 3. ATS2823 USB 口需要预留卡升级的信号线,否则无法升级固件;并且还需要注意卡信号线的顺序。如模具无 USB 口,则需要预留卡信号线测试点。

显示:

1. 支持 5*7 数码管。

版本: 1.2 第 42 页



2. 支持 7 pin 矩阵式数码管。

电池检测:

VBAT 的采样范围: 1.4V~4.4V, 采样率: 125Hz, 7bit 分辨位数。

7 认证相关

7.1. 蓝牙定频测试

蓝牙定频测试需要在 PCB 板上预留测试点,测试点有串口 RX,TX,VCC 和 GND;软件默认的 UART_RX 为 GPIO_A22, UART_TX 为 GPIO_A21。

7. 2. ESD

ESD 涉及硬件 PCB 和模具的设计,同时也和软件的配置相关。针对各样机方案的特点,

版本: 1.2 第 43 页




原理图 ESD 设计的重点在于:


- 接口增加 MLV 器件,重点接口增加 TVS 管。
- 蓝牙天线 (IC BT_RFIO PIN) 需要在靠近 IC PIN 增加 TVS 管,同时更改 RF 匹配网络。
- 各重点电源 (如 DC5V, VBAT) 增加 TVS 管。
- TVS 管型号: LESD8L3.3CT5G, LESD5L5.0CT1G, 特别需要注意: BT_RFIO 端 TVS 管寄生电容要小于 0.5pF。推荐两家供应商联系方式:
 - 1. 深圳市奇林实业有限公司,陈喜鸿,电话: 0755-82814188; 13602637133。
 - 2. 深圳百川科技有限公司, 王浩, 电话: 18664339860。

7.2.1.ESD 硬件原理图设计

1. 对于 On Board 方案

VBAT, DC5V, BT_RFIO 网络需要增加 TVS 管; 且 VBAT 增加的 TVS 管需要靠近电池, DC5V 增加的 TVS 管需要靠近 USB 座; BT_RFIO 网络的 TVS 管需要靠近 IC PIN; 同时板子上需要预留 RF 匹配网络。DC5V/VBAT TVS 管型号为: LESD5L5.0CTIG; BT_RFIO TVS 管型号为: LESD8L3.3CT5G。。






2. 对于使用核心板方案

BT_RFIO 网络增加的 TVS 管需要放在核心板上,且靠近蓝牙 IC PIN 脚,RF 匹配网络需

版本: 1.2 第 44 页



要重新调整参数; DC5V 和 VBAT 网络增加的 TVS 管放在主板上; 且 VBAT 增加的 TVS 管需要靠近电池接




- 3. AUDIO 左右声道输出, LINEIN 输入接口需要保留防 ESD 器件 (PCB 上即使不贴片, 也请保留位置)。
- 4. USB DM/DP 信号线需要预留防 ESD 器件。USB 座预留接地电阻位置。
- 5. 卡 CLK, CMD 和 DATA 信号线增加防 ESD 器件。
- 6. 在有使用 GPIO 检测的接口需要串 1K 电阻到主控端,同时在接口端增加防 ESD 器件。
- 7. 按键模块的 ADC 及 GPIO 检测需要增加防 ESD 器件。
- 8、DC5V、BAT 在主板上靠近 USB 和电池/硬开关 接口加 TVS, TVS 型号指定: DC5V 和 BAT 用 LESD5L5. OCT1G;

7.2.2.ESD 硬件 PCB 设计


针对各样机模具的特点, PCB ESD 设计的重点在于:

- 核心板必须要设计成四层板。
- 使用核心板的方案,主板可以设计成两层板。
- On Board 方案, 如果板子有效面积小于 20 平方厘米 (参考), 一定要设计成四层板。
- USB 座外壳是否接地的选择(预留接地点)。
- 金属外壳是否接地的选择(预留接地点)。
- 1. PCB 四层板的叠层结构: S-G-P-S,或者 S-P-G-S,其中电源可以走线在内层信号层。 地层要靠近高速信号和主控。S 为信号层,G 为地层。
- 2. BT_RFIO 网络 TVS 管要放置在靠近 IC PIN;如果是模组板,最好放在模组板上;如果是 0n Borad 板,要放置在靠近 IC PIN。






3. USB 座外壳通过磁珠接地, PCB 设计时需要预留磁珠不同的接地点,通过测试整改来确定磁珠接地点的位置。




4. 整个板子的地要尽量完整,至少要有一个参考地平面; 主控 IC EPAD 及周边的地要尽量完整; 且 IC EPAD 要有大片的地连接至电池的地端。






5. 如果是金属外壳模具,需预留接地点(建议 USB 座外壳),金属外壳可根据实际测试结果选择是否接地。



6. 在板子空白处尽量多打 GND 过孔。



7. 元件布局尽量将敏感元件放在 PCB 中间,如主控,Flash,晶体等;晶体走线要短,有完

版本: 1.2 第 47 页



整的地平面;而将其他非敏感元件放在 PCB 边缘,以减小敏感元件受静电放电损坏的几率。

- 8. 接口旁边尽量增加防 ESD 器件,并且器件必须靠近端口放置;尽量在靠近模具缝隙处增加一些铺阻焊层的地网络的铜皮,以保护内部元件。金属模具要在适当的部分增加弹簧或者导电海绵接地。
- 9. 连接器单边放置,端口静电防护电路依次摆放,紧凑,均匀; I0 电路靠近对应的连接器。
- 10. 对易受 ESD 影响的电路,不要靠近接口和缝隙放置。
- 11. 连接器下方的所有 PCB 层上,少走线,多放置填充地,隔 200mi1 打地过孔。
- 12. 元器件与 PCB 板边,至少保持 100mil 间距,预留环形地,打地过孔,然后环形地与 PCB 主地连接,环形地所有层至少预留一个间隙,宽度大于 20mil。
- 13. 信号布线离环形地的间距大于 20mi1; 静电能直接击中的区域,不要布信号线或靠近信号线布地线。
- 14. 塑胶机壳, PCB 板边禁止露铜。
- 15. 最后的铺地时避免尖角,有尖角尽量使其平滑。
- 16. 电源线避开端口, 机构缝隙, PCB 板边, 静电击中的位置布线。
- 17. 关键信号线避开保护线路:接口信号线路和接地线路回路经过防静电器件进入系统内部。
- 18. 关键信号线如复位,中断,控制信号远离端口,板边,静电击中的位置;信号线要铺绝缘层。
- 19. 当接口的 ESD 较弱时,需要把接口的金属壳器件单点接地,在端口旁预留几个接地点,通过测试后选择合适的点接地。
- 20. 保证晶振和 RFIO 走线,MCU 主控下面,有完整的地平面, PCB 板 GND 平面尽量完整。

7.2.3.ESD 模具设计

- 1. 模具设计需要考虑 ESD, 最好做成金属外壳, 和 PCB 板的地相连。
- 2. 模具的密封性好要,最好不要有金属器件露出。
- 3. 模具最好设计成只有一个 PCB 板,不要分多个 PCB 板。

7.2.4.ESD 软件设计

- 1. 软件表现的静电结果为: 状态紊乱, 死循环, 死机, 复位, 关机, 损坏。
- 2. 软件防护静电放电措施有:看门狗要打开;改善刷新方式;检验和重新写入。

7.2.5.ESD 软件解决办法总结

现象	软件对策	使用注意点	备注
----	------	-------	----



系统重启	软件增加断点续播	Flash 的寿 命问题	
系统死机	增加出错处理,看门狗打开;或数据、命令、超时处理等	对 RAM、代 码架构等要 求较高	必须先进行硬 件整改
串键	软件增加采样次数	对按键响应 时间要求高	硬件整改优势 不明显
USB 传输掉 盘,但系统 没有死	增加通信超时处 理,出错处理	某些条件下 不可用	硬件整改优势 不明显
播放出错	增加 retry 机制	对代码流程 要求较高	可通过硬件整 改改善
特定网络打击出错	软件整改优势不高	需要逐个网 络测试,整 改费时较长	整改时必须对整个系统地做一次测试

7. 3. EMI

对于 US282X 方案, EMI 辐射比较严重的模块有:卡模块, USB 模块, SPI NOR 模块,外部 DC-DC 模块,外部 ClassD 模块, I2S 信号线,FMCLK 信号线等。

7.3.1.EMI 硬件原理图设计

- 1. 每个电源都需要增加小电容, 退耦电容尽量靠近 IC 的引脚。
- 2. ClassD 功放输出端需要接滤波电路来减少 EMI 辐射。
- 3. FMCLK 建议使用外部晶振产生,如果要使用 GPIO 来产生 FMCLK,需要在靠近主控端增加 LC 滤波。
- 4. USB DP/DM 需要增加共模扼流圈, USB 电源需要增加 RC 滤波。
- 5. 卡信号线 SDCLK、CMD, DATA 需要串接 22R 的电阻, 防止信号反射。
- 6. I2S 信号线 MCLK, BCLK 需要串接磁株和电阻,同时接小电容到地。

7.3.2.EMI 硬件 PCB 设计

- 1. 需要过 EMI 认证的 PCB <mark>推荐 4 层板</mark>,叠层结构为 S-G-P-S,或者 S-P-G-S,其中电源可以 走线在内层信号层。地层要靠近高速信号和主控。S 为信号层,G 为地层。
- 2. 当噪声在可接受范围内, PCB 不做分地处理, 或者只做局部分地处理。
- 3. PCB 铺地要尽量大,在空白处多打地过孔。

版本: 1.2 第 49 页



- 4. 元件摆放时,尽量按照原理图设计,分模块将各组器件摆放在一起,同一网络的元件放在一起; EMI 辐射大的模块不要防止在板边,要尽量放置在板子的中间,同时周围要铺尽量多的地。
- 5. DC-DC 走线要尽量粗,特别是 DC-DC 的开关电流走线。
- 6. 功放功率输出端到滤波电感和电容的走线要尽量短,粗。
- 7. 卡信号线 SDCLK 走线尽量短且包地处理,尽量少打过孔,4层板时最好走内层。
- 8. 卡信号线上预留的电阻要靠近主控 IC 端放置。
- 9. 对于分主板和子板的 PCB,如果子板上有大 EMI 辐射的源,如 TF 卡座,USB 座等,主板和子板之间的排线至少需要 3 个以上的地线,同时把信号线用地线包住;最好使用具有 EMI 屏蔽效果的排线,排线要尽量短,粗。
- 10. SPINOR 要尽量靠近主控 IC 摆放; NOR 信号走线时要远离 Audio 走线和 RF 走线部分; 多层 PCB 板时,要尽量将 NOR 走线埋在 PCB 内层,并通过地层隔离; 退耦电容靠近 Flash 的管脚放置; Flash 的读写信号线走线尽量短、少打过孔、包地处理。

7.3.3.EMI 模具设计

- 1. 模具设计需要考虑 EMI,最好做成金属外壳,和 PCB 板的地相连。
- 2. 模具的密封性好要,最好不要有金属器件露出。
- 3. 模具最好设计成只有一个 PCB 板,不要分多个 PCB 板。
- 4. 连接两个 PCB 板的排线要带 EMI 屏蔽效果的,排线要尽量短, 粗。

7.3.4.EMI 软件设计

- 1. 在单一应用下,软件要尽量关掉不需要的模块,特别是 SPINOR 除了在按键会有动作外, 其余操作都不允许有动作。
- 2. 软件把展频功能打开。
- 3. 降低驱动能力:降低卡信号线 CLK, CMD, DATA 的驱动能力;降低 FMCLK 及 PWM 的驱动能力。
- 4. 降低频率: 在可接受的范围内,降低卡播歌及卡拷贝的频率;降低 USB 的工作频率。

7.3.5.EMI 软件解决办法总结

常见辐射源	软件对策	硬件对策	备注
FLASH 总线	降低上升时间,降 低控制器频率	走线屏蔽,在读写信号上串滤波器	Flash 兼容性变差, 读写速度变差
TF卡	降低上升时间,降 低控制器频率	在 CLK 上串一阶低 通滤波器	读写速度变差

版本: 1.2 第 50 页



USB 总线	降低 PHY 驱动能力	增加共模扼流圈	涉及兼容性问题,尽量不修改
其他	增加时钟展频功 能,平衡系统性能 和时钟的关系	IC 封装考虑接地, 退耦,差分传输等 情况	

7.4. 蓝牙 BQB 认证

- 1. 准备好认证的两台以上样机。
- 2. 样机过认证时,需要把板载或外接天线断开,从匹配电容 (匹配网络根据 PCB 调整) 后通过 Cable 线连接到测试设备,如下图:




图 7 天线连接 Cable 图

10. 需要在 PCB 板上预<mark>留测试点</mark>,测试点有串口 RX, TX, VCC 和 GND; 软件默认的 UART_RX 为 GPIO_A22, UART_TX 为 GPIO_A21。



8 蓝牙频偏调整

8.1. 晶体资料

需要晶体原厂提供晶体的规格,如频率(26MHz、40MHz),负载电容(7pF、9pF)等。

8.2. 晶体样本

需要晶体原厂提供靠近 0PPM、和±10PPM 的晶体样片各 3PCS; 0PPM 的晶体是用于决定频偏的中心点位置,而±10PPM 的晶体是确定其频偏的范围。

8.3. 蓝牙频偏调整过程

- 1. 按照晶体规格的要求,如 9PF 负载电容;把 PCB 板上两个 XI、XO 端的电容先贴两个 9PF 的电容。并且把靠近 0PPM 的晶体也贴上。
- 2. 把晶体和电容贴好后,在常温下存放两个小时后进行测试。如果测试结果比要求的频偏高了且为正偏,就需要把 XI、XO 的电容加大;反之,测试结果比要求的频偏低且为负偏,就需要把 XI、XO 两端的电容减小。
- 3. 正常情况下, XI 和 XO 两端的电容值是要一样的,但实际中因为电容值是有规定的;所以,可能会出现两者的取值不一样;如果有该类情况出现, XI 端的电容值要小于 XO 端的电容值。
- 4. 频偏的中心点(一般为 10KHZ,这个根据客户实际要求)调好后,按这个参数把负载电容贴上,把剩下的 0PPM 和±10PPM 的晶体也贴上看看测试结果。按中心点为 10KHZ,测试结果的频偏范围要在-15KHZ~35KHZ 之内。

8.4. 性能说明

如果频偏范围超过 50KHZ 的晶体,是不合格的;还有要加热 PCB,看看频偏是否会很大的变化,一般频偏在±5KHZ 变化是正常的,超过±10KHZ 变化的,就说明该晶体的温度系数太差了,不建议使用该晶体。

版本: 1.2 第 52 页



9 量产指南

9.1. SMT 注意事项

- 1、在回流焊接 SMT 前,应了解每个 SMT 物料的温度曲线,温度曲线的使用还应与所用锡膏相对应,根据这些信息制定出最适当的温度曲线,保证焊接的最佳效果。回流焊接的温度不能超过 230℃ (包括拆卸 IC 时所使用的拆卸枪的热风温度都不能超过此温度),否则很容易产生"爆米花"现象,将 IC 内的绑定金线崩断,损坏 IC。
- 2、物料保证是顺利生产的前提,在后面的分料工序中也要避免错料,混料,尤其要重视 SMT 机的装料,不能过高温的物料坚决不能装料,装完料后至少要经过两个以上技术人员确认。
 - 3、产品不良率有60%是由锡膏引起,因此在使用前应十分注意:
- ① 使用前应回温,加热四小时到室温;然后搅拌,机器搅拌3分钟,人工需要10分钟;最后才能用于印刷。
- ② 开盖时间要尽量短,当班取出焊膏后,应立即将内盖盖好,用力下压,挤出盖子与焊膏之间的全部空气,使内盖与焊膏紧密接触。确信内盖压紧后,再拧上外面的大盖。
- ③ 印刷完毕后,剩余的焊膏应尽快回收到一个专门的回收瓶内,并同上一条,与空气隔绝保存。绝对不要将剩余焊膏放回未使用的焊膏瓶内!因此在取用焊膏时要尽量准确估计当班焊膏的使用量,用多少取多少。
- ④ 若已出现焊膏表面结皮、变硬时,千万不要搅拌!务必将硬皮、硬块除掉,剩下的焊膏在正式使用前要作一下试验,看试用效果如何,若不行,就只能报废了。

9.2. 芯片烘烤注意事项

对于湿度敏感器件,当器件暴露在空气中,空气中的水分会渗透进入器件的封装内。在贴片焊接的过程中,SMD会在数分钟内快速升温到240℃以上,完成焊接过程。在高温下,器件胶体内的水分迅速气化膨胀,芯片内部出现裂纹或分层,使得芯片自身、连接线等断裂,从而导致功能失效。

对于湿度敏感器件在使用中一定要注意以下事项:

- 1. 正常情况下, IC 应放置在防潮防静电的包装袋内保存;
- 2. 对于不能确定在空气中暴露时间的产品,最好的做法是使用前烘烤。
- 3. 对于打开真空包装未用完的产品注意随时收回到密封包装中,且将密封包装密封好,隔 断与环境空气的交流路径(不一定要真空)。
- 4. 对于需要二次焊接的 PCBA,同样要真空保存或使用前烘干。

版本: 1.2 第 53 页



5. 对于需要返修再次使用的产品,在返修高温作业前,必须先进行烘干,然后才能开始返修作业。

烘烤条件:

- 1. IC 类: 高温: 125 度, 烘烤 8 小时。中温: 90 度, 烘烤 24 小时。
- 2. PCBA 只适合于中温烘烤。

烘烤注意事项:

- 1. 高温烘烤前,应确保包装材料经得起 125℃的高温烘烤。如果不适用,请与制造厂商联系具体的烘烤方案。或参考 JEDEC J-STD-033 表 4-1。
- 2. 烘烤次数应小于最大烘烤次数。

MSL 2a 等级 : 3 次

MSL 3-5 等级 : 2次(一般的 IC 都为此级别)

MSL 5a 等级 : 1 次

- 3. 烘烤温度为 125+/-5℃时, 烘烤累计时间最多不得超过 48 小时。
- 4. 如果烘箱在中途打开,应确保在1小时内恢复到原来设定状态。
- 5. 烘烤完成后,需在烘箱内冷却至35C以下时,方可取出使用。

注意: 双面 PCB 板必须在 24 小时之内完成贴片,无法完成则必须存放在湿度小于 5%的干燥箱内。如果需要对整个 PCBA 进行再次烘烤,需参考 IPC-7711 和 IPC-7721 标准中提供的烘烤条件。

9.3. 插件制程注意事项

现有的许多厂家会将 SMT 后目测与补锡工序放在插件制程中,这就要求此工位的生产工人要有静电防护措施,比如戴防静电手套、穿防静电衣服和鞋、人体接地等。还包括其所使用的工具。工作车间还应保持一定的湿度。

- ① 在每一个生产工人的前面要有焊接装配图,不能是示意图,最好是实物彩图,有条件的公司,可以放一块样板在生产工人的前面,使生产工人能迅速找到元件的焊接位置。
- ② 焊接工位的排列顺序一般遵循先装配的元件不干涉后装配的元件、先易后难、由一点向边扩散等原则,避免满天星的焊接方式。在工位的安排上,本方案建议先焊主板一面中的耳机,再焊 USB 插座,按键,SD 卡座和晶振,一定要紧贴 PCB;再焊主板的另一面要先焊按键,MIC,关于 Speaker 与电池焊接应在组立中安排工位,关于 TFT 焊接工位最好安排在成品 PCB 板 Assemble 测试通过后。
- ③ 每个工位最好是一种元件(而不是一类)。如果需要操作多种元件,一定要使其在外形上有明显的区别。有方向的元件要有明显的标识。
 - ④ 如果是手工贴片的厂家不仅应遵照以上三点要求,还需遵照以下几点要求:
- 1) 电阻、电容的锡头注意不要有锡珠存在,正确的焊接后的效果应是 45 度角的一个锡坡。

版本: 1.2 第 54 页



- 2) 同一工位在同一时间,只做同样一个(或几个)元件的焊接工作,不可混乱。
- 3) 先焊电阻、电容等非贵重器件, 后焊 IC 等贵重器件。
- 4)注意 IC 虚焊、连焊问题。烙铁的温度控制在 350 摄氏度以下,走锡的时间在 20 秒以内。 IC 焊好后用放大镜检查是否虚焊、连焊。
- 5) 塑胶件应是最后的焊接工位,焊塑胶件前,请先清洗 PCB 板,用超声波清洗机清洗 5 分钟。若没有清洗机,请用防静电毛牙刷清洗,注意,在清洗时,刷洗的方向是顺着 IC Pin 的方向。
 - 6) PCB 清洗后,需要给柱状晶振套上塑胶套,以防短路。
 - 7) 防止静电损坏,对静电敏感的器件,一定要采取防静电措施。
- 8) 防止插件器件脱落或扭曲,需要对易脱落或扭曲的器件,点胶,增强牢固性,如晶振, Speaker 连接线, 电池连接线, LCD 连接座等。

9.4. 成品 PCB 板 Assemble 测试

为保证装配塑胶外壳之前, PCB Assemble 能工作正常, 注意以下几点:

贴片完成,接上电源,测试各电压点是否正常。有必要的应该用机架测试(需要做测试治具)。上电测试可以有两种方法:

- 1、使用带电流表的 USB 线供电,测试如下内容:
- (1) 如发现电流立即升到满量程应立刻拔掉 USB 线(电源和地短路),需检查 PCB 焊接。
- (2) 发现电流表显示电流由 0mA 升到 40mA 左右 (不连接 LCD 屏),表示正常,可以直接进入 ADFU,否则需再次检查 PCB 焊接。
 - 2、使用稳压电源 3.8V 供电, 电流限制在 500mA 测试如下内容:
 - (1) VREFI 是 1.5V(±1%)
 - (2) VCC 是 3.1V(±3%)
 - (3) VDD 是 1.0V(±3%)

如上面3个测试点电压偏差太大,或大电流应考虑再次检查PCB焊接。

电源上电测试正常后,为了提高量产效率,可以使用 HUB 进行 1 拖 7 的量产(考虑量产稳定性,建议 1 托 4 量产)。HUB 量产对 USB 线,HUB 和电源的要求比较严格,电源要求可带载 3A 以上。顺利量产后,再焊接电池(建议量产后,先用带电流表的 USB 线开机,播放音乐或视频,避免模拟电路部分有焊接问题,然后再焊接电池),Speaker,连接 LCD 屏等。供电系统能正常工作,测试 FM,SD 卡,音频,视频,录音等常用功能。进行 PP(200~2KPCS)量产时需要做整机老化测试,PP 量产完成,没问题后,MP 量产时在生产线上测试完成后,直接进行装配。装配好的机器一部分进行老化,其余进半成品仓,待最后的成品测试无误后就可以出货。

- 3、量产升级的具体操作,请参见《音频产品量产工具帮助》。当安装完成正确版本的量产工具后,在安装目录下即能看到此文档。
 - 4、量产固件,请根据对应的方案选择相应的固件。

版本: 1.2 第 55 页



10 电气性能不良 DEBUG 流程

10.1. 无法进入 ADFU

- a、26MHZ 晶振不工作或频偏较大;
- b、DC5V, VREFI、 VCC、VDD 电压不正常;
- c、USB DM/DP 短路;
- d、ON_OFF 是否短路到 GND。

10.2. 进入 ADFU 但无法升级

- a、量产工具的版本未更新;
- b、Flash 型号不支持(应根据 Flash 支持列表确认);
- c、Flash 和 ATS282X IC 焊接问题 (短接或虚焊);
- d、USB DM/DP 是否有串电阻,磁株及其他器件;
- e、USB DM/DP 是否走线过长,有多个过孔。
- f、Flash 品质或容量有问题。

10.3. 系统不能正常启动

- a、Flash、主控 IC 虚焊;
- b、固件版本不正确;
- c、USB/Adapter 供电电源负载能力差, USB 线较差, 导致样机供电电压偏低;
- d、系统进 ADFU,线控 LRADC 上拉到 VCC 的电阻是否有问题; Flash 是否有问题; 固件是否有烧写进去。

10.4. 蓝牙搜索不到设备

- a、蓝牙 IC 虚焊;
- b、蓝牙 IC 的晶振频偏过大;
- c、蓝牙 IC 的晶振的负载电容容值不对。

版本: 1.2 第 56 页



10.5. 按键没有响应

- a、按键相关电路短路; 软件设置按键值不正确;
- b、线控电阻虚焊。

10.6. FM 无法正常工作

- a、 FM 模组虚焊, 或脚位焊接错误;
- b、 耳机左右声道输出线路 MLV 焊接 BEND, 导致无声音输出;
- c、 FM 输出 隔 直 电容太小,导致输出声音小,耦合电容应 0.47uF;
- d、FM 收台较少: FM_ANT 隔直电容, 若模块上有, 外部是 0R 电阻; 天线到 GND 的磁珠被错焊为 0 欧姆; 耳机左右声道有直接到地的电容;
- e、进行 FM 没声音, FM 的两根通信无上拉电阻。
- f、FMCLK 是否输出正常。

10.7. 音频无输出或声音小

- a、耳机插座地与 FM 地相连的磁珠的品质太差;
- b、音频输出隔直电容容值和性能不达标;
- c、磁珠焊接成 MLV 或短路(直驱耳机,有1.5V 电压);
- d、Speaker 损坏开路;
- e、外部 PA 不工作。

10.8. USB 传输数据不稳定

- a、PC的负载和 USB 线的阻抗也是影响的主要因素:
- b、26MHZ晶振频偏较大或被干扰。

10.9. USB 供电模式,有断电现象

- a、该 PC USB 输出电压达不到要求;
- b、USB 线内阻太大。

版本: 1.2 第 57 页



10.10. 充电问题

- a. 充电不能充到 4.15V 以上, 系统 VREFI 电压偏低或充电程序有误;
- b. 充电中途退出, USB 使用的肖特基压降过大, 应≤0.4V; 或者 DC5V 纹波过大;
- c. DC 无法充电, DCIN 到 DC5V 的肖特基二极管压降过大, 使得 DC5V < 4.3V;
- d. 电池保护,长时间无法充进电,可能是电池已损坏;
- e. 充电充满不能退出, 查找软件设置条件;
- f. 外部充电 IC 问题。

10.11. 量产 HUB 不能 1 拖 4 或 7

- a、有源 HUB 的 Adapter 负载能力达不到要求(应≥2A);
- b、量产的 PC 机和 HUB 的兼容性不好,可以考虑跟换 PC 机或者 HUB;
- c、HUB 某端口驱动能力不够;
- d、无法识别设备的某个端口可以多拔插几次 HUB 端的 USB 线,如果还是无法识别,可以重启 PC 机再试试;
- e、USB 线质量差。

10.12. 数码管显示异常

a、数码管某些段无法点亮:数据线连接短路或开路,或驱动错误。

10.13. 卡播歌异常

- a、检查卡串的数据线是否超过 47R;
- b、卡供电是否正常:
- c、卡信号线的走线是否过长,打孔过多。
- d、卡电源串的电阻是否超过 2R2。

10.14. AOUTL/R 及 LINEIN 音频指标差

- a、检查音频 AOUTL/R 及 LINEIN 走线是否有受 DC-DC, LED 及 NORFALSH 的 干扰:
- b、AUDIO 部分软件设置是否正确;
- c、AOUT/LINEIN 隔直电容值是否正确;

版本: 1.2 第 58 页



- d、PCB 是否有分地处理; 铺地面积是否足够大;
- e、主控 IC 各电源 PIN 的滤波电容容值是否正确,是否靠近 IC PIN 放置;
- f、LINEIN 输入有效值是否大于 0.95Vrms (IC 能支持的最大输入幅度为 0.95Vrms)。

10.15. 功耗大问题

- a、 软件在各应用下是否有关闭一些不必要的操作;
- b、 确认功耗时,是否有把外部模块供电都断开,只保留最小系统,和 DVB 功耗 做对比,如果与 DVB 一致,再看其他外部模块功耗是否有异常;

10.16. 蓝牙性能差

- a、 PCB 铺地是否完整;
- b、 软件对蓝牙模块的参数配置是否正确;
- c、 蓝牙天线 PCBLAYOUT 是否符合要求,天线周边是否有其他干扰源;
- d、 蓝牙供电电源 PIN 电容值是否正确,是否靠近 IC PIN 脚放置;
- e、 晶振走线是否过长;
- f、 晶振频偏是否在合理范围, 晶振匹配电容是否有经过"频偏校正"。
- g、 蓝牙天线匹配电路是否有进行阻抗匹配。
- h、 蓝牙天线接的 TVS 管是否负载电容过大。

10.17. RTC 时钟不准

- a、 26MHZ 晶振是否精准;
- b、 26MHZ 是否有间歇性停振。



炬芯 (珠海) 科技有限公司

地址: 珠海市唐家湾镇高新区科技四路 1号 1#厂房一层 C区

电话: +86-756-3392353 传真: +86-756-3392251

邮政编码: 519085

网址: http://www.actions-semi.com

电子邮件 (业务): mp-sales@actions-semi.com

(技术支持): mp-cs@actions-semi.com