Prova Finale - Reti Logiche

Alberto Pirillo - 10667220 Prof. Gianluca Palermo

Anno Accademico 2020/2021

Indice

1	Intr	Introduzione 2							
	1.1	Scopo	del progetto	. 2					
	1.2	Specifi	iche generali	. 2					
	1.3	Strutt	ura della memoria	. 2					
	1.4	Funzio	onamento della memoria	. 4					
2	Arc	hitettu	ıra	5					
	2.1	Interfa	accia del componente	. 5					
	2.2	Scelte progettuali							
	2.3	Obiett	tivi	. 6					
		2.3.1	Memoria	. 6					
		2.3.2	Cicli di clock	. 6					
		2.3.3	Numero di stati	. 6					
	2.4	Diagra	amma degli stati	. 7					
	2.5	Descri	zione degli stati	. 8					
		2.5.1	IDLE						
		2.5.2	ASK_DIM						
		2.5.3	RAM_SYNC						
		2.5.4	READ_DIM	. 8					
		2.5.5	SAVE_MAX_MIN						
		2.5.6	COMPUTE_SHIFT						
		2.5.7	READ_PIXEL						
		2.5.8	EQ_AND_WRITE						
		2.5.9	DONE						
3	Risultati sperimentali 10								
	3.1	-							
	3.2	Simula							
		3.2.1	Test con analisi dettagliata						
		3.2.2	Test dei casi limite						
		3.2.3	Immagini in sequenza con RESET						
		3.2.4	Immagini in sequenza senza RESET						
		3.2.5	Test generici						
4	Cor	clusio	ni	15					

1 Introduzione

1.1 Scopo del progetto

Lo scopo del progetto è quello di utilizzare il tool Xilinx Vivado WebPack per descrivere in VHDL e sintetizzare un componente HW in grado di:

- Leggere un'immagine interfacciandosi con una memoria
- Processare l'immagine con un algoritmo di equalizzazione dell'istogramma
- Salvare il risultato finale in tale memoria

1.2 Specifiche generali

L'obiettivo del metodo di equalizzazione dell'istogramma di un'immagine è quello di ricalibrare il contrasto di un'immagine quando l'intervallo dei valori di intensità è molto ridotto, in modo da incrementare il contrasto. Viene applicata una versione semplificata dell'algoritmo, descritta di seguito.

```
\begin{split} DELTA\_VALUE &= MAX\_PIXEL\_VALUE - MIN\_PIXEL\_VALUE \\ SHIFT\_LEVEL &= (8 - FLOOR(LOG_2(DELTA\_VALUE + 1))) \\ TEMP\_PIXEL &= (CURRENT\_PIXEL\_VALUE - MIN\_PIXEL\_VALUE) \ll SHIFT\_LEVEL \\ NEW\_PIXEL\_VALUE &= MIN(255, TEMP\_PIXEL) \end{split}
```

- MAX_PIXEL_VALUE è il massimo valore dei pixel dell'immagine
- MIN_PIXEL_VALUE è il minimo valore dei pixel dell'immagine
- CURRENT_PIXEL_VALUE è il valore del pixel da equalizzare
- NEW_PIXEL_VALUE è il valore del pixel equalizzato

Ogni immagine è in scala di grigi e ha una dimensione compresa tra 1x1 e 128x128 pixel. Ogni pixel può assumere un valore compreso tra 0 e 255.

Il dispositivo è in grado anche di gestire un'immagine "nulla", ossia con una o entrambe le dimensioni formate da 0 pixel.

L'immagine è memorizzata in modo contiguo in memoria e il dispositivo da implementare dovrà leggerla sequenzialmente e riga per riga. L'immagine equalizzata deve essere scritta in memoria nella posizione immediatamente successiva a quella occupata dall'originale.

1.3 Struttura della memoria

L'immagine è memorizzata in una memoria con indirizzamento al byte partendo dalla posizione 0. Si assume che tale memoria sia già instanziata e dunque non debba essere sintetizzata. Inoltre, ogni pixel dell'immagine è memorizzato con codifica binaria su 8 bit senza segno.

- Il byte in posizione 0 si riferisce al numero di colonne dell'immagine
- Il byte in posizione 1 si riferisce al numero di righe dell'immagine
- I pixel dell'immagine sono memorizzati in memoria partendo dal byte in posizione 2
- I pixel dell'immagine equalizzata devono essere memorizzati in memoria partendo dal byte in posizione immediatamente successiva all'ultimo pixel dell'immagine originale




Figura 1: Schema del contenuto delle celle di memoria, con i rispettivi indirizzi

1.4 Funzionamento della memoria

La memoria utilizzata consiste in una Single-Port Block RAM Write-First-Mode.

La sua interfaccia è la seguente:

```
entity rams_sp_wf is
    port(
        clk : in std_logic;
        we : in std_logic;
        en : in std_logic;
        addr : in std_logic_vector(15 downto 0);
        di : in std_logic_vector(7 downto 0);
        do : out std_logic_vector(7 downto 0)
    );
end rams_sp_wf;
```

In breve, il funzionamento della memoria richiede che $\mathbf{en} = 1$ per effettuare qualunque operazione (sia lettura che scrittura).

Inoltre, a ogni ciclo di clock, viene letto il valore di addr:

- \bullet se $\mathbf{we} = 1$: viene copiato \mathbf{di} nella cella di memoria con indirizzo corrispondente al valore di \mathbf{addr}
- se $\mathbf{we} = 0$: viene copiato in \mathbf{do} il valore contenuto nella cella di memoria con indirizzo corrispondente al valore di \mathbf{addr}

In entrambi i casi, tali valori sono disponibili al ciclo di clock successivo.

2 Architettura

2.1 Interfaccia del componente

Il componente implementato presenta la seguente interfaccia:

```
entity project_reti_logiche is
    port (
        i_clk
                   : in std_logic;
        i_rst
                   : in std_logic;
                   : in std_logic;
        i_start
        i_data
                   : in std_logic_vector(7 downto 0);
        o_address : out std_logic_vector(15 downto 0);
        o_done
                   : out std_logic;
                   : out std_logic;
        o_en
        o_we
                   : out std_logic;
        o_data
                   : out std_logic_vector (7 downto 0)
end project_reti_logiche;
```

- i_clk: segnale di CLOCK in ingresso generato dal TestBench
- i_rst: segnale di RESET che inizializza la macchina, in modo che sia pronta per ricevere il primo segnale di START
- i_start: segnale di START generato dal TestBench
- i_data: segnale (vettore) che arriva dalla memoria in seguito a una richiesta di lettura
- o_address: segnale (vettore) di uscita che determina l'indirizzo della memoria su cui effettuare un'operazione
- o_done: segnale di uscita che comunica la fine dell'elaborazione e la completa scrittura del dato in memoria
- o_en: segnale di ENABLE richiesto dalla memoria per poter comunicare, sia in lettura che in scrittura
- o_we: segnale di WRITE ENABLE che deve essere LOW per leggere da memoria e HIGH per scrivere in memoria
- o_data: segnale (vettore) di uscita dal componente verso la memoria

2.2 Scelte progettuali

Il componente è descritto da due processi:

- Il primo rappresenta la parte sequenziale, ossia la gestione dei registri
- Il secondo rappresenta la macchina a stati (FSM), che determina lo stato prossimo analizzando lo stato corrente e i segnali in ingresso

2.3 Obiettivi

Di seguito sono illustrati i principi seguiti durante la progettazione.

Notare che, poiché il raggiungimento della massima efficienza non era esplicitamente richiesto, tali principi sono in alcuni casi passati in secondo piano in modo da non compromettere leggibilità e chiarezza sia del codice sorgente che del diagramma degli stati.

2.3.1 Memoria

Mantenere in memoria il minor numero di informazioni possibili: ad esempio, soltanto il valore del pixel che sta venendo processato viene salvato.

2.3.2 Cicli di clock

Come descritto in precedenza, la memoria rende disponibile il dato richiesto al ciclo di clock successivo. Con l'obiettivo di ridurre al minimo i cicli di clock passati in attesa, quando è necessario un dato la rispettiva richiesta viene fatta nello stato precedente. Le uniche eccezioni sono la lettura di N_COL e N_ROW, separate in più stati per una maggiore chiarezza.

2.3.3 Numero di stati

Ridurre il più possibile il numero degli stati. In particolare, nelle prime fasi del progetto erano stati previsti più stati per attendere che la memoria rendesse disponibile il dato richiesto. Tali stati sono infine stati collassati nell'unico stato RAM_SYNC.

2.4 Diagramma degli stati

La FSM è composta da 9 stati, come mostrato nel diagramma seguente.




Figura 2: Diagramma degli stati del dispositivo

2.5 Descrizione degli stati

Di seguito è riportata una breve descrizione di ogni stato.

2.5.1 IDLE

Stato iniziale, in cui si attende il segnale di START.

Non appena tale segnale è ricevuto, parte del dispositivo viene reinizializzata in modo da permettere di processare più immagini senza un segnale di RESET.

Inoltre si ritorna a questo stato quando viene ricevuto il segnale di RESET.

2.5.2 ASK_DIM

Stato in cui viene richiesto alla memoria il numero di colonne dell'immagine (N_COL), oppure il numero di righe (N_ROW) in caso quest'ultimo sia già stato salvato.

2.5.3 RAM_SYNC

In questo stato sono condensate tutte le possibili situazioni di attesa in seguito alla richiesta di un dato alla memoria.

Inoltre, esso è in grado di richiedere un dato alla memoria, in modo da minimizzare i cicli di clock passati in attesa.

2.5.4 READ_DIM

In questo stato vengono letti da memoria i valori corrispondenti al numero di colonne e al numero di righe dell'immagine.

Inoltre viene calcolato l'indirizzo del primo byte di memoria in cui salvare l'immagine equalizzata, chiamato OUT_BEGIN

2.5.5 SAVE_MAX_MIN

Stato in cui viene letta la memoria fino a quando l'indirizzo di lettura non corrisponde a OUT_BEGIN. In questo stato vengono salvati il massimo e il minimo valore dei pixel dell'immagine: MAX_VALUE e MIN_VALUE

2.5.6 COMPUTE SHIFT

Stato in cui viene eseguita la prima parte dell'algoritmo di equalizzazione, ossia quella che non dipende da CURRENT_PIXEL.

Viene calcolato DELTA_VALUE e si ricava SHIFT_LEVEL discretizzando tramite dei controlli a soglia.

2.5.7 READ PIXEL

In questo stato viene salvato temporaneamente in memoria il valore del pixel dell'immagine che si sta processando.

La lettura dell'immagine procede fino a quando l'indirizzo di lettura non corrisponde a

OUT_BEGIN, in tal caso l'algoritmo è stato completato e il componente passa allo stato DONE.

2.5.8 EQ_AND_WRITE

In questo stato viene eseguita la seconda parte dell'algoritmo di equalizzazione, ossia quella che dipende da CURRENT_PIXEL.

Vengono calcolati TEMP_PIXEL e NEW_PIXEL. Infine viene richiesta alla memoria la scrittura di NEW_PIXEL al ciclo di clock successivo.

2.5.9 DONE

Stato finale, in cui si attende che il segnale START venga abbassato, per poi tornare nello stato IDLE.

3 Risultati sperimentali

3.1 Report di sintesi

Tool di sintesi: Vivado WebPack 2021.1 FPGA target: Artix-7 xc7a200tfbg484-1

Di seguito sono riportati gli elementi più significativi del report di utilizzo di Vivado:

Componente	Usati	Disponibili	% Utilizzo
LUT as Logic	204	134600	0.15
LUT as Memory	0	46200	0.00
Register as Flip Flop	118	269200	0.04
Register as Latch	0	269200	0.00
F7 Muxes	1	67300	<0.01
F8 Muxes	0	33650	0.00
I/O Buffer	38	285	13.33

Di seguito sono riportati altri valori significativi estratti dal report generale:

Descrizione	Valore	Note
Data Path Delay	8.157 ns	Logic=4.184 ns, Route=3.973 ns
Total On-Chip Power	5.039 W	Dynamic=4.885 W, Device Static=0.154 W
Livelli logici	11	CARRY4=6, IBUF=1, LUT2=1, LUT4=1, LUT6=2
Schematic Nets	659	
Schematic Cells	470	


3.2 Simulazioni

I seguenti test sono stati eseguiti sia in pre-sintesi (Behavioral Simulation) che in post-sintesi (Post-Synthesis Functional Simulation).

Tutti i test sono stati superati in entrambi i casi, tuttavia per maggiore chiarezza gli screenshot mostrati in questa sezione provengono tutti da simulazioni pre-sintesi.

3.2.1 Test con analisi dettagliata

Per rendere più chiaro il funzionamento del dispositivo, di seguito è riportata l'analisi step-by-step di una simulazione, per brevità con in input un'immagine di dimensione 2x2.



START e lettura dimensioni

Come evidenziato dallo screenshot, non appena viene ricevuto START = 1, il dispositivo passa allo stato ASK_DIM e richiede alla memoria il byte all'indirizzo 0, ossia la dimensione delle colonne. Dopo aver atteso un ciclo di clock per assicurarsi della stabilità del valore presente in memoria (stato RAM_SYNC), il dato richiesto è letto e salvato nello stato READ_DIM.

In seguito si ripete tale procedimento per il byte all'indirizzo 1, ossia la dimensione delle righe. Subito dopo la lettura di tale valore è calcolato il valore di OUT_BEGIN. Infine il dispositivo si porta nuovamente nello stato RAM_SYNC, settando O_ADDRESS = 2 per segnalare alla memoria di voler iniziare la lettura dei pixel dell'immagine

Name 500.000 ns 520.000 ns 540.000 ns 460.000 ns 480.000 ns U c CLOCK PERIOD ₩ i start **™** i_data[7:0] o_address[15:0] o_address[15:0 ♥ out begin[15:0] 46 131 46 iii min value shift_level RAM SYNO SAVE_MAX_MIN

Calcolo MAX, MIN e SHIFT_LEVEL

In questa fase l'immagine è letta sequenzialmente, un pixel per ogni ciclo di clock. Lo screenshot mostra chiaramente come, nello stato SAVE_MAX_MIN, MAX_VALUE e MIN_VALUE siano aggiornati o meno in base alla lettura del pixel corrente. Si passa allo stato seguente quando il valore di O_ADDRESS diventa maggiore del valore di OUT_BEGIN. In questo stato (COMPUTE_SHIFT) viene calcolato SHIFT_LEVEL. Anche in questo caso il dispositivo si riporta poi nello stato RAM SYNC segnalando di

Anche in questo caso il dispositivo si riporta poi nello stato RAM_SYNC, segnalando di necessitare di un'altra lettura dell'immagine per equalizzarla.

Name Value 560,000 ns 580,000 ns 600,000 ns 620,000 ns 640,000 ns 660,000 ns 680,000 ns 700,000 I c_CLOCK_PERIOD 15000 ps 15000 ps

Equalizzazione, write e DONE

In questa fase avviene, sequenzialmente e pixel per pixel, la lettura del valore di un pixel e la scrittura del suo corrispondente valore equalizzato.

Nello stato READ_PIXEL viene letto il valore del pixel originale e salvato temporaneamente in CURR_PIXEL. Nello stato EQ_AND_WRITE si esegue l'equalizzazione partendo da tale valore e in seguito si richiede alla memoria la scrittura del valore equalizzato nel rispettivo indirizzo.

Gli stati READ_PIXEL e EQ_AND_WRITE si alternano fino a quando la lettura in READ_PIXEL non arriva al valore di OUT_BEGIN: in tal caso l'algoritmo è terminato e il dispositivo passa allo stato DONE, portando il segnale **o_done** a 1.

Infine il dispositivo torna allo stato IDLE, pronto per ricevere un altro segnale di START.

3.2.2 Test dei casi limite

Per prima cosa sono stati testati i casi limite, usando degli appositi TestBench. Ne sono stati individuati 5:

Immagine di dimensione 0x0: poiché non è presente alcuna immagine in memoria, come previsto l'esecuzione termina senza processare alcun pixel e senza modificare in alcun modo la memoria.

Immagine di dimensione 1x1: poiché vi è un unico pixel, a prescindere dal suo valore avremo CURRENT_PIXEL_VALUE - MIN_PIXEL_VALUE = 0, che forza tutti i pixel in uscita al valore 0. Di conseguenza l'esecuzione termina eseguendo una sola scrittura all'indirizzo 3 della memoria, come previsto.


Immagine di dimensione 128x128: la simulazione termina correttamente, modificando la memoria nel modo previsto.

Questo TestBench permette di assicurarsi dell'assenza di problemi dovuti a un errato dimensionamento di segnali e/o variabili, e dunque di registri in post-sintesi.

Immagine con tutti i pixel a 0: poiché tutti i pixel hanno lo stesso valore, si verifica nuovamente che CURRENT_PIXEL_VALUE - MIN_PIXEL_VALUE = 0. Il dispositivo termina l'esecuzione scrivendo in memoria soltanto pixel dal valore 0.


Immagine con tutti i pixel a 255: come nel caso precedente, sempre perché tutti i pixel hanno lo stesso valore.

3.2.3 Immagini in sequenza con RESET



In questo test è richiesto al dispositivo di processare più immagini in sequenza (in questo caso 3) e tra ogni immagine e la successiva viene nuovamente inviato il segnale di RESET. Il test evidenzia come il RESET del dispositivo funzioni correttamente, in quanto ogni computazione termina correttamente. Inoltre, dallo screenshot è possibile osservare come il segnale di RESET causi la reinizializzazione dei segnali (come n_col, n_row e out_begin). Da notare che sono stati eseguiti altri test sulla falsa riga di quest'ultimo, con più immagini e di dimensioni maggiori.

3.2.4 Immagini in sequenza senza RESET



L'unica differenza tra questo test e il precedente è appunto l'utilizzo del segnale di RESET: in questo caso viene inviato solo a inizio simulazione e non anche tra un'immagine e la successiva.

Anche in questo caso tutte le simulazioni terminano correttamente, in quanto una nuova ricezione del segnale di START causa una reinizializzazione parziale del dispositivo.

Questo test evidenzia la correttezza della relazione tra i segnali i_start e o_done: come richiesto da specifica, il segnale DONE è portato ad alto solo dopo la fine dell'elaborazione e rimane alto fino a che il segnale di START non è riportato a 0.

3.2.5 Test generici

Infine ci si è voluti assicurare del corretto comportamento del dispositivo mediante altri numerosi test che non vanno a verificare casi particolari ma utilizzano dati qualsiasi il più possibile differenziati. Tali test, qui non riportati per brevità, terminano tutti fornendo il risultato atteso.

4 Conclusioni

In base al report di sintesi e ai risultati delle simulazioni, si può affermare che il componente progettato:

- Rispetta la specifica
- Funziona correttamente in pre-sintesi
- Risulta correttamente sintetizzabile
- Funziona correttamente in post-sintesi

Inoltre, sono stati raggiunti gli obiettivi prefissati, ottenendo un numero di stati ridotto e garantendo una gestione efficiente della memoria senza compromettere la leggibilità e la chiarezza di codice sorgente e diagramma degli stati.