实验二 简单处理器 (CPU) 的逻辑综合实验

一、实验要求

1. 利用 VCS 和己有的 test 文件,对 CPU 进行测试,验证 RTL 级 CPU 的正确性,并解决验证过程中遇到的问题。

注:在 cpu 工作目录下使用 make 命令对 CPU 进行验证,并根据提示执行相应的命令运行 test 文件对 CPU 进行测试。

输入"ucli%>call test(1);run"运行 CPUtest1.dat 测试文件。

运行以上文件,应显示如下结果:

输入"ucli%>call test(2);run"运行 CPUtest2.dat 测试文件。运行以上文件,应显示如下结果:

```
ucli% call test(2);run
RUNNING THE ADVANCED DIAGOSTIC TEST
THIS TEST SHOULD HALT WITH PC = 10
PC INSTR OP DATA ADR
00 LDA 5 zz bb 00
01 AND
            3 zz
02 X0R
            4 zz
                     9b
03 SKZ
            1 zz
                      20
                           03
05 ADD
            2 zz
                      5a
                           05
06 SKZ
            1 zz
                      20
                           06
    JMP
                ZZ
09 X0R
           4 zz
                      9с
                           09
0a ADD
                ZZ
                      5a
                           0a
0b STO
            6 zz
                      dd
                           Θb
0c LDA
            5 zz
                      ba
                           0 c
0d ADD
            2 zz
                      5d
0e SKZ 1 zz 26
10 HLT 0 zz 06
HALTED AT PC = 10
                      20
                      00
                           10
           THE FOLLOWING DEBUG TASKS ARE AVAILABLE:
* Enter "call test(1); run" to run the 1st diagnostic program.
* Enter "call test(2); run" to run the 2nd diagnostic program.
* Enter "call test(3); run" to run the Fibonacci program.
* Enter "call test(4);run" to run the COUNTER program.

* Enter "call test(5);run" to run the 2^n program.
cpu_test.v, 69 :
                             $stop ;
```

输入"ucli%>call test(3);run"运行 CPUtest3.dat 测试文件。

运行以上文件,应显示如下结果:

```
ucli% call test(3):run
RUNNING THE FIBONACCI CALCULATOR
THIS PROGRAM SHOULD CALCULATE TO 144
FIBONACCI NUMBER
    1
    1
    2
    3
  13
  21
  34
  55
HALTED AT PC = 0c
                THE FOLLOWING DEBUG TASKS ARE AVAILABLE:
* Enter "call test(1);run" to run the 1st diagnostic program.


* Enter "call test(2);run" to run the 2nd diagnostic program.

* Enter "call test(3);run" to run the Fibonacci program.

* Enter "call test(4);run" to run the COUNTER program.

* Enter "call test(5);run" to run the 2^n program.
cpu_test.v, 69 :
                                          $stop:
```

- 2. 对 CPU 添加输入输出 PAD,编写脚本,利用 EDA 逻辑工具和工艺库文件对生成的顶层文件进行逻辑综合,生成门级网表和 SDF 文件。分别设置时钟频率 150MHz、50MHz、20MHz,分析逻辑综合结果是否满足时序要求。
- 3. 利用之前的 test 文件,反标 SDF 后,对逻辑综合生成的门级网表(150MHz、50MHz、20MHz)进行功能验证,并对门级验证的结果进行分析。



二、注意事项

- 1. 逻辑综合采用的工艺库所在的路径和库名: /home/lib
- 2. 逻辑综合用的 CPU 文件的目录: /home/cpu
- 3. 逻辑综合的一个参考示例见附录(注意该示例与实验要求不同!!!)。

附录:

(1) 建立综合目录 syn,如图 2.1 所示,建立命令为: mkdir syn



图 2.1 建立工作目录 syn

在 syn 文件夹下建立 ref、rpt、rtl、scripts、unmapped、mapped 等文件夹,如图 2.2 所示。



图 2.2 建立目录

(2) 设置工作环境

首先复制综合要使用的单元库和符号库到 ref 目录里。

在工作目录 syn 下,用 vi 编辑器编写设置脚本文件 common_setup.tcl、dc_setup.tcl和.synopsys_dc.setup(注意前面有个点)。在工作目录下启动 Design Compiler(DC)时,会自动运行.synopsys_dc.setup文件,对 DC 的运行环境进行配置,并指定综合所需要的工艺库。参考.synopsys_dc.setup 脚本文件如下,请确认单元库的绝对路径和下面脚本中的一致。

```
#.synopsys_dc.setup
history keep 290
alias h history
alias rc "report constraint -all violators"
alias rt report _timing
alias ra report_area
alias rg report gor
alias page_on {set sh_enable_page_mode true}
alias page off (set sh enable page mode false)
alias fr "remove design -designs"
source common setup.tcl
source dc setup.tcl
.synopsys_dc.setup 运行时调用文件 common_setup.tcl、dc_setup.tcl,分别如下:
#common setup.tcl
Set ADDITIONAL _SEARCH PATH
"/home/autumn/ASIC/syn ./unmapped ./rtl ./scripts" ;#Directories containing logical libraries,
set TARGET LIBRARY FILES
"/home/autumn/ASIC/syn/ref/typical 1v2c25.db
/home/autumn/ASIC/syn/ref/SP013D3V1p2 typ.db";
set SYMBOL LIBRARY FILES
#Symbol library fiTe
"/home/autumn/ASIC/syn/ref/smic13g.sdb";
 (3)添加 PAD
```

```
编写 control_pad.v 作为顶层文件,从库文件中选择并实例化合适的 IO 单元。
timescale 1ns/1ns
module control_pad
(
input wire rst_
input wire clk,
input wire zero,
input wire[2:0]opcode,
output wire rd,
output wire wr,
output wire ld_ir,
output wire ld_ac,
output wire ld_pc,
```

```
output wire inc_pc,
output wire halt,
output wire data_e,
output wire sel
);
wire rd_pad;
wire wr_pad;
wire ld_ir_pad;
wire ld_ac_pad;
wire ld_pc_pad;
wire inc_pc_pad;
wire halt_pad;
wire data_e_pad;
wire sel_pad;
wire[2:0]opcode_pad;
wire zero pad;
wire clk_pad;
wire rst_pad;
PI i_rst(.PAD(rst_),.C(rst_pad));
PI i_clk(.PAD(clk),.C(clk_pad));
PI i_zero(.PAD(zero),.C(zero_pad));
PI i_opcode_0(.PAD(opcode[0]),.C(opcode_pad[0]));
PIi_opcode_1(.PAD(opcode[1]),.C(opcode_pad[1]));
PI i_opcode_2(.PAD(opcode[2]),.C(opcode_pad[2]));
PO8 i_rd(.I(rd_pad),.PAD(rd));
PO8 i_wr(.I(wr_pad),.PAD(wr));
PO8 i_ld_ir(.l(ld_ir_pad),.PAD(ld_ir));
Po8 i_ld_ac(.I(ld_ac_pad),.PAD(1d_ac));
PO8 i_ld_pc(.l(ld_pc_pad),.PAD(1d_pc));
PO8 i_inc_pc(.I(inc_pc_pad),.PAD(inc_pc));
PO8 i_halt(.I(halt_pad),.PAD(halt));
PO8 i_data_e(.I(data_e_pad),.PAD(data_e));
PO8 i_sel(.l(sel_pad),.PAD(sel));
control i_control
(
.rst_(rst pad)
.clk(clk_pad),
.rd(rd_pad),
.wr(wr_pad),
.ld_ir(ld_ir_pad),
.ld_ac(ld_ac_pad),
.ld_pc(ld_pc_pad),
.inc_pc(inc_pc_pad),
```

```
.halt(halt_pad),
.data_e(data_e_pad),
.sel(sel_pad),
.opcode(opcode pad),
.zero(zero_pad)
);
endmodule
```

(4) 编写综合脚本

在 scripts 目录下用 vi 编辑器编写脚本文件 dc scripts.tcl。在编写脚本文件时注意和要综

```
合的设计名称及端口的一致性。参考脚本文件如下。
#dc_scripts.tcl
read_file -format verilog ./rtl/control.v
read_file -format verilog ./rtl/control_pad.v
write -hierarchy -f ddc -out unmapped/control pad.ddc
list designs
list libs
set lib_name typical_1v2c25
current_design control_pad
link
write -hierarchy -f ddc -out unmapped/control_pad.ddc
list designs
list libs
#Create clock object and set uncertainty
create_clock -period 20 [get_ports clk]
set_clock_uncertainty 0.2 [get_clocks clk]
#Set constraints on input ports
suppress_message UID-401
set driving cell-library slib name -lib cell AND2X4[remove from collection
[all_inputs][get_ports clk]]
set input delay 0.1 -max -clock clk [remove from collection [all inputs][get ports clk]]
#set_input_delay 1.2 -max -clock clock [get_ports Neg_Flag]
#Set constraints on output ports
set_output_delay 1 -max -clock clk [all_outputs]
set_load [expr [load_of slib_name/AND2X4/A]*15][all_outputs]
set dont touch i rst true
set_dont_touch i_clk true
set_dont_touch i_zero true
set_dont_touch i_opcode_0 true
set_dont_touch i_opcode_1 true
set_dont_touch i_opcode_2 true
set dont touch i sel true
set_dont_touch i_data_e true
```

```
set_dont_touch i_inc_pc true
set dont touch i ld pc true
set_dont_touch i_ld_ac true
set dont touch i ld ir true
set dont touch i wr true
set_dont_touch i_rd true
set_dont_touch i_halt true
set_dont_touch_network opcode[0]
set_dont_touch_network opcode[1]
set_dont_touch_network opcode[2]
compile ultra
report_constraint -all > ./rpt/rpt_consitraints
report_timing > ./rpt/rpt_timing
report_area > ./rpt/rpt_area
report_power > ./rpt/rpt_power
write -hierarchy -format ddc -output ./mapped/control pad.ddc
write -hierarchy -format verilog -output ./mapped/control_pad.v
write_sdc ./mapped/control_pad.sdc
write_sdf./mapped/control_pad.sdf
list designs
list libs
```

(5) 综合的执行


在工作目录下使用 dc_shell-64 命令启动 Design Compiler,输入以下命令并回车: source ./scripts/dc_scripts.tcl

该命令运行/scripts/dc_scripts.tcl 文件并对设计进行综合,能实时观察综合结果。综合成功后,输出网表、时序约束文件和各种分析报告,其中,网表和时序约束文件保存在./mapped目录下,各种分析报告保存在./rpt 目录下。


在综合过程中,注意查看报告的 ERROR 和 Warning,及时对引起问题的错误进行修改。

(6) 综合结果分析

在目录 rpt 和 mapped 下查看各种输出结果和分析报告,修改./script/dc_script.tcl 中时钟约束和面积约束,查看其对综合结果的影响。以下图片分别是时序分析报告、面积分析报告、功耗分析报告、综合网表以及时序约束文件。时序分析报告:




面积分析报告:



功耗分析报告:





综合生成的时序约束文件:

