
Reti Logiche T


Esercizi reti combinatorie

Esercizio 1

La tabella della verità della seguente funzione di 5 ingressi non è riportata integralmente, ma è riportato il valore dell'uscita come funzione di x_0 , x_1 , e x_2 quando le altre variabili di ingresso sono fissate ad una delle loro 4 possibili configurazioni. Prima di procedere alla sintesi sarà quindi necessario riempire le mappe di Karnaugh effettuando la valutazione delle funzioni.

X4	X3	X2	\mathbf{x}_1	X ₀	U
0	0				$X_0 \cdot X_1 \cdot X_2 + \overline{X_0} \cdot \overline{X_1} \cdot X_2$
0	1				$x_0 + x_1 + x_2$
1	0				$x_0 \oplus x_1 \oplus x_2 + \overline{x_2}$
1	1				$\overline{\mathbf{x}_0 \cdot \mathbf{x}_1 \cdot \mathbf{x}_2}$







- Si esegua la sintesi minima SP e PS.
- Si disegni lo schema a NAND (assumendo di avere a disposizione segnali in forma vera e negata).
- Si disegni lo schema con multiplexer a 5 bit di indirizzo ai cui bit di indirizzo siano collegati (dal meno al più significativo) gli ingressi x₀, x₁, x₂, x_{3 e} x₄.
- Si disegni lo schema con multiplexer a 2 bit di indirizzo a cui siano collegati (dal meno al più significativo) gli ingressi x₃ e x₄.

Esercizio 2

Scrivere l'espressione generale PS di *n* variabili. Qual è il numero di interconnessioni di una rete che realizza l'espressione generale PS di *n* variabili?


Disegnare una rete che realizza l'espressione generale PS di 3 variabili.





Scrivere l'espressione generale PS di *n* variabili. Qual è il numero di interconnessioni di una rete che realizza l'espressione generale PS di *n* variabili?

Disegnare una rete che realizza l'espressione generale PS di 3 variabili.



Data l'espressione dell'algebra di commutazione

$$Z = ((a+b)\cdot(c+d) + a\cdot(b+c'))\cdot(a+d')$$

- Se ne disegni lo schema logico a NOR.
- Si arrivi ad una forma SP, applicando prima il teorema di espansione alla variabile **a**, e poi le opportune equivalenze notevoli. Quella ottenuta è la forma che consente la sintesi di costo minimo SP? In caso negativo, come andrebbe modificata?

Esercizio 4

Siano 11010 e 00100 due stringhe di bit che rappresentano numeri binari con segno rappresentati in complemento a 2. Se ne esegua la somma e la si verifichi in base 10. Si disegni lo schema del circuito necessario ad eseguire la somma basato su full-adder, e si valuti il ritardo di caso peggiore della rete nell'ipotesi che il ritardo introdotto da un full-adder sia di 10 ns.

Esercizio 5

Sia data la funzione rappresentata dalla tabella della verità riportata di seguito.


- Eseguire la sintesi di costo minimo SP.
- Eseguire la sintesi di costo minimo PS.
- Eseguire la sintesi di costo minimo con sole porte NAND.
- Eseguire la sintesi di costo minimo con sole porte NOR.

a	b	c	d	e	Z
0	0	0	0	0	ı
0	0	0	0	1	1
0	0	0	1	0	1
0	0	0	1	1	0
0	0	1	0	0	ı
0	0	1	0	1	1
0	0	1	1	0	0
0	0	1	1	1	1
0	1	0	0	0	ı
0	1	0	0	1	0
0	1	0	1	0	1
0	1	0	1	1	ı
0	1	1	0	0	0
0	1	1	0	1	0
0	1	1	1	0	0
0	1	1	1	1	0


a	b	c	d	e	Z
1	0	0	0	0	1
1	0	0	0	1	ı
1	0	0	1	0	1
1	0	0	1	1	0
1	0	1	0	0	1
1	0	1	0	1	ı
1	0	1	1	0	0
1	0	1	1	1	0
1	1	0	0	0	ı
1	1	0	0	1	0
1	1	0	1	0	ı
1	1	0	1	1	0
1	1	1	0	0	1
1	1	1	0	1	1
1	1	1	1	0	-
1	1	1	1	1	1
		·	·		

```
definizione dell'operatore \downarrow (\overline{a \downarrow b} = a + b)
                                                                  F = \overline{(\overline{a} \downarrow \overline{b} \downarrow c)} \cdot \overline{(\overline{d} \downarrow e)} \cdot \overline{f} \cdot g
                                                                                  E10 (Ia legge di De Morgan: \overline{a} \cdot \overline{b} = \overline{a+b})
                                                                  F = \overline{(\overline{a} \downarrow \overline{b} \downarrow c) + (\overline{d} \downarrow e) + f + \overline{g}}
                                                                                  definizione dell'operatore↓
                                                                  F = \left(\overline{a} \downarrow \overline{b} \downarrow c\right) \downarrow \left(\overline{d} \downarrow e\right) \downarrow f \downarrow \overline{g}
                 Z = [(a + b) \cdot (c + d) + a \cdot (b + \overline{c})] \cdot (a + \overline{d}) =
                  = (a+ol)(a+b). (c+d)+2. (b+E)(a+ol)
           Z=(a+d)(a+b).(c+d). 2.(b+c)(a+d)
                    (a)a). (a)b). (c)d) . a. (b) E). (a)d) =
        \overline{z} = ((a \vee \overline{a}) + (a \vee \overline{b}) + (c \vee \overline{d})) + (\overline{a} + (b \vee \overline{c}) + (a \vee \overline{d})) =
              = ((ava) v (avb) v (cvd)) + (a v (bva) v (a va)) =
              = ((ava) v (avb) v (cvd)) v (a v (bve) v (a v d))
    2 F(1, b, c, d) + 2 F(0 b, c, d)
   F(a, b, c, d)=[(a+b)·(c+d)+a·(b+c)]·(a+d)
   a. [(1+6).(c+d)+1.(b+c)].(1+0]+
   \overline{\partial} \cdot \left[ (0+b) \cdot (c+d) + 0 \cdot (b+c) \right] \cdot (0+\overline{o}) =
= a + \overline{a} [b \cdot (c+d) + (b+\overline{c})] \cdot \overline{d} =
   2 + 2 [ bc + bd + b + c ] · d
                                                                    //bd (c+1) => bd +cd
= 2 + 2 [ bed + bd + cd] =
= 2 + 2 bd + 2 cd
```

 $F = (\overline{a} + \overline{b} + c) \cdot (\overline{d} + e) \cdot \overline{f} \cdot g$



Realizzare la funzione specificata all'esercizio precedente, riportando i collegamenti necessari tra righe e colonne nello schema sottostante, usando la notazione compatta che abbiamo introdotto per le ROM:



Esercizio 7


Si effettuino due sintesi della seguente mappa per ottenere:

- l'espressione di costo minimo SP
- l'espressione di costo minimo PS

X1 X0	00	01	11	10
X3 X2				
00	0	0	0	1
01	0	0	0	1
11	0	1	1	1
10	0	1	1	1

X1 X0	00	01	11	10
X3 X2				
00	1	1	1	1
01	0	1	1	0
11	0	1	1	0
10	0	0	0	0

$$x_4 = 0$$
 $x_4 = 1$



Si esegua la sintesi di costo minimo SP di un encoder "1 su 3", e si consideri il comportamento in presenza di configurazioni di ingresso proibite. Si modifichi la sintesi per ottenere un encoder a priorità, ovvero un encoder che in presenza di configurazioni proibite riporti in uscita il numero binario più grande tra i possibili ingressi a 1. Ad esempio, un encoder con priorità risponde alla configurazione X1 = 1, X2 = 0, X3 = 1 con il numero 3, mentre risponde a X1 = 1, X2 = 1, X3 = 0 con il numero 2.

Fsercizio 9


Si esegua la sintesi di costo minimo PS e SP di una rete combinatoria con 5 segnali di ingresso (a, b, c, d, e) e un 1 segnale di uscita (z) definita dalla seguente tabella della verità.


а	Ь	C	d	е	Z	a	b	C	d	e	z
0	0	0	0	0	-	1	0	0	0	0	1
0	0	0	0	1	0	1	0	0	0	1	1
0	0	0	1	0	1	1	0	0	1	0	-
0	0	0	1	1	-	1	0	0	1	1	1
0	0	1	0	0	0	1	0	1	0	0	-
0	0	1	0	1	0	1	0	1	0	1	-
0	0	1	1	0	0	1	0	1	1	0	-
0	0	1	1	1	1	1	0	1	1	1	0
0	1	0	0	0	-	1	1	0	0	0	-
0	1	0	0	1	0	1	1	0	0	1	0
0	1	0	1	0	-	1	1	0	1	0	1
0	1	0	1	1	0	1	1	0	1	1	0
0	1	1	0	0	1	1	1	1	0	0	1
0	1	1	0	1	1	1	1	1	0	1	0
0	1	1	1	0	0	1	1	1	1	0	-
0	1	1	1	1	0	1	1	1	1	1	0

Esercizio 10


Una rete combinatoria ha 4 ingressi (a, b, cbi, s/d') e 2 uscite (u, cbo) e deve poter funzionare come adder o subtracter. La rete presenta i seguenti ingressi: a e b operandi, cbi carry in per la somma e prestito richiesto dalle colonne precedenti (borrow in) per la differenza, s/d' ingresso di controllo che stabilisce se eseguire la somma o la differenza quando vale rispettivamente 1 o 0. In uscita, la rete presenta u, bit di somma/differenza e cbo, carry out per la somma e prestito da richiedere alle colonne successive per la differenza. Realizzare la sintesi di costo minimo SP e PS e quella tramite MUX, assumendo di avere a disposizione solo MUX a 4 vie.

Si esegua la sintesi di costo minimo SP di un encoder "1 su 3", e si consideri il comportamento in presenza di configurazioni di ingresso proibite. Si modifichi la sintesi per ottenere un encoder a priorità, ovvero un encoder che in presenza di configurazioni proibite riporti in uscita il numero binario più grande tra i possibili ingressi a 1. Ad esempio, un encoder con priorità risponde alla configurazione X1 = 1, X2 = 0, X3 = 1 con il numero 3, mentre risponde a X1 = 1, X2 = 1, X3 = 0 con il numero 2.






Una rete combinatoria ha 4 ingressi (a, b, cbi, s/d') e 2 uscite (u, cbo) e deve poter funzionare come adder o subtracter. La rete presenta i seguenti ingressi: a e b operandi, cbi carry in per la somma e prestito richiesto dalle colonne precedenti $(borrow\ in)$ per la differenza, s/d' ingresso di controllo che stabilisce se eseguire la somma o la differenza quando vale rispettivamente 1 o 0. In uscita, la rete presenta u, bit di somma/differenza e cbo, carry out per la somma e prestito da richiedere alle colonne successive per la differenza. Realizzare la sintesi di costo minimo SP e PS e quella tramite MUX, assumendo di avere a disposizione solo MUX a 4 vie.



Bo (1)

(1) Bo



Date due ROM da 1 KB, che memorizzano al loro interno numeri con segno a 8 bit rappresentati in complemento a 2, si disegni lo schema della rete logica combinatoria che ha in ingresso un bus A[?..0] che indica l'indirizzo di una cella nella prima ROM e della cella con lo stesso indirizzo nella seconda ROM, e produce in uscita la differenza dei due numeri sul bus D[?..0], indicando se il risultato non è valido sul bit O. Quanti ingressi e quante uscite ha la rete?

