
Contents

Reti sequenziali	1
Latch SR	1
Clock	2
Latch D sincronizzato	3
Problema della trasparenza	4
Flip-Flop di tipo D	4
Simboli	5
Buffer (non) invertente	5
Registri	6
Blocco di registri(register file)	7
Organizzazione della memoria	10
Tipi di memoria	12
SRAM	12
DRAM	12
Memorie ROM	13
Analisi di reti sequenziali sincrone	13

Reti sequenziali

Circuito che hanno una memoria cioè che mantengono un valore digitale(bit) nel tempo. L'uscita di questi circuito, dipende dallo stato del circuito.

Latch SR



Figure 1: alt

Questo circuito ha 3 stati:

Stato	S	R
Hold	0	0
Set	1	0
Reset	0	1

- Hold: mantiene l'ultimo stato stabile del circuito
- Set: Porta il latch allo stato 1, uscita Q ad 1
- Reset: Porta il latch allo stato 0, uscita Q a 0

Se S=1 e R=1, il circuito diventa instabile e non è prevedibile l'uscita di Q. Bisogna evitare queste casistiche.

Per evitare queste casistiche, usiamo il clock.

Clock

Il clock è un circuito che emette una serie di impulsi(0-1) con una specifica larghezza e intermittenza.

L'intervallo fra i due impulsi consecutivi è il tempo di ciclo di clock. Questo viene misurato in hertz.

La frequenza specifica il numero di periodi di clock per unità di tempo(ovvero per secondo).

In questo modo il clock garantisce che il latch cambi solo in determinati momenti. Le porte vengono abilitate solo se il clock è ad 1.




Figure 2: alt

Tuttavia non abbiamo ancora risolto il problema dell'instabilità.

Latch D sincronizzato

Si tolgono gli ingressi S ed R e si introduce un solo ingresso D che controlla S ed R.




Figure 3: alt

Quando il clock è ad 1 e $D=1$, lo stato diventa 1. Se $D=0$ e $\text{Clock}=1$ lo stato diventa 0. Se il clock è a 0, lo stato del latch è quello stabile(hold).

Problema della trasparenza

Quando il clock ha livello alto, il latch è trasparente cioè Q segue D anche se D non è sempre stabile.

Il segnale D deve essere stabile quando il clock è a 1(detto **setup time**). Inoltre c'è anche un **hold time** dove D va stabile.

Tuttavia dato che D proviene da un circuito combinatorio, l'uscita non è sempre stabile.

Se la memoria non è stabile, il circuito combinatorio che usa il valore memorizzato non può elaborare correttamente un risultato.

Flip-Flop di tipo D




Figure 4: alt text

Questo è un latch di tipo D ma all'inizio(in rosso) viene creato un ritardo nel segnale di clock. Questo perchè il NOT crea un ritardo dovuto alle caratteristiche fisiche del transistor.

A livello formale quella porta sarebbe sempre 0, tuttavia ci sarà un momento dovuto alle caratteristiche fisiche del transistor dove la porta AND darà 1 in uscita.

Inoltre rispetto al latch, il flip-flop può funzionare sul fronte di salita o di discesa del clock.

Simboli




Figure 5: alt text

- Latch di tipo D su livello 1
- Latch di tipo D su livello 0
- Flip-Flop di tipo D attivato sul fronte di salita
- Flip-Flop di tipo D attivato sul fronte di discesa

Buffer (non) invertente




Figure 6: alt text

Il buffer non invertente (detto anche tri-state) si comporta come un interruttore controllato dall'input control.

Se control=1 data in e out sono collegati. Se control=0 sono scollegati.

Può anche essere costruito anche in maniera invertita mettendo un NOT tra in e out.

Questi componenti sono utili in collegamenti comuni per controllare chi collegarci.

Registri

Insieme di Flip-Flop di tipo D(quanti sono i bit del registro) tutti collegati allo stesso clock.

Inoltre per ogni uscita del flip-flop è collegato ad un buffer non invertente che è controllato da un ingresso enable. In questo modo ogni registro può essere isolato dal bus se non serve.





Figure 7: alt text

Blocco di registri(register file)

Un register file è un componente che contiene i registri del processore in base all'architettura(32 registri-32bit). Questo blocco permette la scrittura e la lettura di più registri. In questo modo possono essere implementate ad esempio le istruzioni RISC-V che necessino di più registri.



In ingresso vengono forniti i registro da cui leggere. I registri vengono selezionati attraverso un multiplexer (infatti ad esempio, con 32 registri ci vanno 5 bit per selezionarne uno):




Figure 8: alt text

Per la parte di scrittura viene usato un decoder per scegliere il registro:




Figure 9: alt text

Il register file è composto come:

- read register 1: Registro 1 da leggere(5 bit)
- read register 2: Registro 2 da leggere(5 bit)
- Write register: Registro da scrivere(5 bit)
- Write data: dati da scrivere(FORSE 1 BIT)
- Write: Ingresso di controllo per scegliere se scrivere un registro o se fare solo un operazione di lettera.

Organizzazione della memoria

Per formare memorie più complesse come le RAM, idealmente si possono unire più flip-flop insieme.




Figure 10: alt text

Il decoder prende in ingresso un indirizzo e permette la lettura/scrittura delle celle che vogliamo modificare.

In questo esempio abbiamo:

- 2 ingressi per i dati(Din)
- 2 bit dell'indirizzo
- 1 bit di controllo per abilitare la scrittura dei flip-flop
- 2 linee in uscita per i dati(Dout)

In questo modo grazie all'indirizzo i bit delle due celle di memoria sulla stessa linea possono essere letti e scritti in maniera indipendente.

Il problema di questa implementazione è che la dimensione di un decoder per memorie molto grosse diventa impossibile da realizzare a causa dei ritardi introdotti dai transistor.

Vengono usate allora le memoria SRAM.




Figure 11: alt text

La memoria viene divisa in più sottomemorie controllate da un decoder solo.

Tipi di memoria

SRAM

RAM statiche prodotte con flip-flop di tipo D, usate per realizzare cache. Hanno capacità limitata ma molte velocità. Questo perchè richiederebbero troppi componenti per capacità alte.

DRAM

RAM dinamiche prodotte con transistor a condensatore. Sono più lente dei flip-flop.

L'ultima implementazione DDR compie operazioni sia sul fronte di salita che di discesa.
Grosse capacità ma più lente delle SRAM.

Memorie ROM

Sono memoria Read-Only, non possono essere modificate. Esistono anche:

- EEPROM, memorie cancellabili per impulsi elettrici
- Flash, EEPROM cancellabile a blocchi

Analisi di reti sequenziali sincrone

Vogliamo studiare il comportamento di reti sequenziali sincrone(cioè temporizzate dal clock).

Esempio:




Figure 12: alt text

Per analizzare reti sequenziali sincrone dobbiamo: - Scrivere le equazioni in algebra di Boole di ogni singola porta per gli ingressi e le uscite - Scrivere le tabelle di verità comprese di stato corrente e

successivo - Disegnare il diagramma di stato del circuito