

Estructura de Computadores

EC

Curso 17/18

Primera Convocatoria

Práctica 3: Rendimiento y Memoria Caché

M.Caché: Hit/Miss, Tiempo, Área y Consumo

La práctica consiste en el análisis de la estructura y el comportamiento de una memoria caché en términos de hit/miss ratio, tiempo de acceso, área y consumo a través del estudio de sus parámetros de diseño. También se evaluará la influencia de la memoria caché en el rendimiento global del sistema. Para ello se utilizarán dos herramientas de simulación de memorias caché como son **Simplescalar** y **Cacti** y unos programas de prueba (benchmarks) como son los **Spec CPU 2000**.

Simplescalar, es de hecho un conjunto de herramientas que permiten el modelado de simples procesadores monociclo hasta complejos procesadores superescalares con ejecución fuera de orden y jerarquía de memoria de varios niveles. En esta práctica se hará uso de uno de los simuladores que incorpora (*sim-outorder*) que permite parametrizar una memoria caché y recolectar estadísticas de comportamiento (hit/miss ratio) tras la ejecución de un programa de prueba.

Cacti es una herramienta de simulación que también permite parametrizar memorias caché para obtener un modelo que proporciona tiempos de acceso, área de silicio y consumo tanto de manera global como de manera parcial de sus diferentes componentes.

Finalmente, los **Spec CPU 2000** son un conjunto de programas de prueba (benchmarks) que proporciona la **Standard Performance Evaluation Corporation**. Esta organización es un consorcio sin ánimo de lucro que incluye entre otros a universidades, grupos de investigación, y fabricantes de microprocesadores con el objetivo de proporcionar un marco común que sirva como estándar para medir el rendimiento de los computadores. Para esta práctica, se hará uso de un subconjunto de 5 benchmarks disponibles a través de la imagen y también del espacio moodle de la asignatura.

Comentarios

- La práctica se realizará en GRUPOS DE 2 PERSONAS
- Se realizará una entrevista con todos los integrantes del grupo en la sesión de laboratorio que tienen asignada.
- El informe (obligatoriamente en PDF) se subirá al moodle antes de realizar la entrevista

FASE 1: Hit/Miss Ratio

Para los distintos estudios que se deben realizar, y si no se indica lo contrario, tened en cuenta los siguientes comentarios:

- 1) Los resultados de las simulaciones se mostrarán a través de gráficas, dónde el eje vertical será la tasa de fallos de caché (miss ratio) o el IPC y el eje horizontal el parámetro de caché a estudiar.
- 2) Para cada estudio se presentará una gráfica con los resultados individuales de cada benchmark y con la media de todos ellos.
- 3) Para cada estudio se variará el valor del parámetro a estudiar. Si no se indica lo contrario se dejarán fijos el resto de los parámetros y se utilizarán los valores por defecto que asume Simplescalar. Estos valores por defecto son los siguientes:

DL1 (Caché de datos de 1er nivel)

- tamaño total: 8KB
- asociatividad: 4
- tamaño de bloque: 32
- política de reemplazo: LRU
- IL1 (Caché de instrucciones de 1er nivel)
 - tamaño total: 16KB
 - asociatividad: 1
 - tamaño de bloque: 16
 - política de reemplazo: LRU

UL2 (Caché de datos/instrucciones de 2º nivel)

- tamaño total: 64KB
- asociatividad: 4
- tamaño de bloque: 64
- política de reemplazo: LRU
- 4) La lista de 5 benchmarks que se utilizarán para las simulaciones es la siguiente:
 - applu
 - crafty
 - gzip
 - twolf
 - vortex
- 5) Para cada benchmark simulado, se saltarán 50 millones de instrucciones y se recolectarán las estadísticas para los siguientes 10 millones. Además, se utilizarán los datos de entrada **REF**.

TAREA 1. Configuración básica. Realizad las simulaciones necesarias para mostrar el comportamiento (*miss ratio*) de los valores base asumidos en esta práctica para la caché de datos de 1er nivel (DL1), la caché de instrucciones de 1er nivel (IL1) y para la caché unificada de datos e instrucciones de 2º nivel (UL2). (0.5P)

TAREA 2. Tamaño DL1. Asumid una caché DL1 de asociatividad 1 (directa), con tamaño de línea 32 bytes y política de reemplazo LRU. Estudiad el comportamiento (*miss ratio*) de esta caché al variar su **tamaño total** y por tanto asumiendo valores de 1KB, 2KB, 4KB, 8KB, 16KB, 32KB y 64KB. Comentad los resultados. **(0.5P)**

TAREA 3. Tamaño IL1. Asumid una caché IL1 de asociatividad 1 (directa), con tamaño de línea 32 bytes y política de reemplazo LRU. Estudiad el comportamiento (*miss ratio*) de esta caché al variar su **tamaño total** y por tanto asumiendo valores de 1KB, 2KB, 4KB, 8KB, 16KB, 32KB y 64KB. Comentad los resultados. **(0.5P)**

TAREA 4. Tamaño UL2. Asumid una caché UL2 de asociatividad 1 (directa), con tamaño de línea 32 bytes y política de reemplazo LRU. Estudiad el comportamiento (*miss ratio*) de esta caché al variar su **tamaño total** y por tanto asumiendo valores de 32KB, 64KB, 128KB, 256KB y 512KB. Comentad los resultados. **(0.5P)**

TAREA 5. Asociatividad DL1. Asumid una caché DL1 con tamaño total de 4KB, con tamaño de línea de 32 bytes y política de reemplazo LRU. Estudiad el comportamiento (*miss ratio*) de esta caché al variar su **asociatividad** y por tanto asumiendo valores de 1, 2, 4, 8, 16, 32, 64 vías y totalmente asociativa. Comentad los resultados. **(0.75P)**

TAREA 6. Asociatividad IL1. Asumid una caché IL1 con tamaño total de 4KB, con tamaño de línea de 32 bytes y política de reemplazo LRU. Estudiad el comportamiento (*miss ratio*) de esta caché al variar su **asociatividad** y por tanto asumiendo valores de 1, 2, 4, 8, 16, 32, 64 vías y totalmente asociativa. Comentad los resultados. **(0.75P)**

TAREA 7. Tamaño Bloque DL1. Asumid una caché DL1 de asociatividad 1 (directa), con tamaño total de 4KB y política de reemplazo LRU. Estudiad el comportamiento (*miss ratio*) de esta caché al

variar su tamaño de bloque y por tanto asumiendo valores de 8 bytes, 16 bytes, 32 bytes y 64

bytes. Comentad los resultados. (0.75P)

TAREA 8. Tamaño Bloque IL1. Asumid una caché IL1 de asociatividad 1 (directa), con tamaño

total de 4KB y política de reemplazo LRU. Estudiad el comportamiento (miss ratio) de esta caché al

variar su tamaño de bloque y por tanto asumiendo valores de 8 bytes, 16 bytes, 32 bytes y 64

bytes. Comentad los resultados. (0.75P)

FASE 2: Tiempo de Acceso, Área y Consumo

Para los distintos estudios que se deben realizar tened en cuenta los siguientes comentarios:

1) Los resultados de las simulaciones se mostrarán a través de tres gráficas dónde el eje vertical será

el tiempo de acceso o área o consumo y el eje horizontal el parámetro de caché a estudiar.

2) Para cada estudio, se variará el valor del parámetro a estudiar y se dejarán fijos el resto de los

parámetros. Los valores que a continuación se detallan, se utilizarán como valores base:

• tamaño de caché: 256KB

• tamaño de línea/bloque: 32 bytes

• asociatividad: 1 vía

associatividad. 1 via

escala de integración: 32 nm

TAREA 9. Tamaño Total Caché. Estudiad el tiempo de acceso (ns), área (mm2), consumo

estático (W) y consumo dinámico por cada lectura (W) de una memoria caché con los tamaños

totales siguientes: 16KB, 32KB, 64KB, 128KB, 256KB, 512KB, 1MB, 2MB, 4MB, 8MB.

Comentad los resultados. (0.75P)

TAREA 10. Escala de Integración. Estudiad el tiempo de acceso (ns), área (mm2), consumo

estático (W) y consumo dinámico por cada lectura (W) de la memoria caché con las escalas de

integración siguientes: 90nm, 65nm, 45nm, 32nm. Comentad los resultados. (0.75P)

TAREA 11. Asociatividad Caché. Estudiad el tiempo de acceso (ns), área (mm2), consumo

estático (W) y consumo dinámico por cada lectura (W) de una memoria caché con las

asociatividades siguientes: 1 vía, 2 vías, 4 vías, 8 vías, 16 vías, 32 vías y 64 vías. Comentad los


resultados. (0.75P)

TAREA 12. Tamaño Bloque. Estudiad el tiempo de acceso (ns), área (mm2), consumo estático (W) y consumo dinámico por cada lectura (W) de una memoria caché con las **tamaños de bloque** siguientes: 8 bytes, 16 bytes, 32 bytes y 64 bytes. Comentad los resultados. **(0.75P)**

FASE 3: Análisis de Procesadores Comerciales

Asumid en esta fase uno de los cores del siguiente procesador: AMD EPYC 7501 (Zen cores)

El AMD EPYC 7501 es un procesador dirigido al segmento de servidores de alto rendimiento. Trabaja a una frecuencia base de 2GHz con un consumo (TDP) de 170W y dispone de 32 cores. Estudiaremos las características de primer y segundo nivel de las caches privadas de uno de sus cores.



TAREA 13. Análisis Cachés. Buscad información sobre las cachés de primer y segundo nivel que incorpora el procesador anteriormente indicado y analizad (mediante Simplescalar y Cacti) su miss ratio, tiempo de acceso, área de silicio y consumo de energía (estático y dinámico). Comentad los resultados. **(1P)**

TAREA 14. Dividir Capacidad DL1. Analizad las ventajas y desventajas que supondría dividir por la mitad la capacidad de la caché de datos de primer nivel del procesador asumido. Razonad si recomendaríais o no ese cambio en la arquitectura. **(1P)**