SEMANA 4.


Session 4: Outline

- CMP Instruction
- Conditional Execution
- Branch Instructions
- Directives ADR, DCB and ALIGN
- STACK
- LDM-STM Instructions

Reading

• https://spectrum.ieee.org/nanoclast/semiconductors/prdess.2333 del 2012 foundry-at-the-heart-of-darpas-plan-to-let-old-fabs-beat-viewineducación Resolución 12220 de 2016 ones?utm source=semiconductors&utm campaign=semiconductors-08-14-18&utm medium=email

Principal	Funds (millions of US\$)	Institutions	Description
Max Shulaker	61	MIT, Skywater, Stanford University, Carbonics	Refined RRAM and CNFET processes for commercial fabrication of an integrated, monlithic 3D SoC



INSTRUCCIÓN CMP

• Compara dos números sin signo, y cambia las banderas de acuerdo al resultado de la comparación.

CMP Rn,Op2 ;compare Rn with Op2 and set the flags

- Los operandos no se modifican.
- No hay registro de destino.
- Es como si se realizara una SUBS, solo que el resultado se descarta, cambiando las banderas C y Z.
- Actualiza automáticamente las banderas.

Instruction	С	Z
Rn > Op2	1	0
Rn = Op2	1	1
Rn < Op2	0	0

EJECUCIÓN CONDICIONAL

- El concepto de ejecución condicional en ARM esta implementado para todas las instrucciones.
- No solo las instrucciones de salto puede ser condicionales.
- Si no se añade una condición al final de una instrucción, esta se ejecutará de manera incondicional.



• Para hacer una instrucción condicional, simplemente se coloca la sintaxis de la condición de la siguiente tabla en frente de ella.

Field Mnemonic	Condition Code Flags	Meaning	Code
EQ	Z set	Equal	0000
NE	Z clear	Not equal	0001
CS/HS	C set	Unsigned ≥	0010
CC/LO	C clear	Unsigned <	0011
MI	N set	Negative	0100
PL	N clear	Positive or zero	0101
VS	V set	Overflow	0110
VC	V clear	No overflow	0111
HI	C set and Z clear	Unsigned >	1000
LS	C clear and Z set	Unsigned ≤	1001
GE	$N \ge V$	Signed ≥	1010
LT	$N \neq V$	Signed <	1011
GT	Z clear, $N = V$	Signed >	1100
LE	Z set, $N \neq V$	Signed ≤	1101
AL	Always	Default	1110

Conditional branch instructions for value comparison operations

Required branch control	Unsigned data	Signed data
If (R0 equal R1) then branch	BEQ label	BEQ label
If (R0 not equal R1) then branch	BNE label	BNE label
If (R0 > R1) then branch	BHI label	BGT label
If (R0 >= R1) then branch	BCS label/BHS label	BGE label
If (R0 < R1) then branch	BCC label/BLO label	BLT label
If (R0 <= R1) then branch	BLS label	BLE label

```
MOV R1,#10
MOV R2,#12
CMP R2,R1
MOVEQ R4,#20 ;ESTA LINEA NO SE EJECUTA PORQUE NO SON IGUALES
HERE B HERE


CMP R1,#0
ADDNE R1,R1,#10 ;AÑADE 10 A R1 SI ESTE NO ES CERO
```

Se puede configurar banderas también en una ejecución condicional

La ejecución condicional permite ganar tiempo al evitar la penalidad de salto.

BRANCH INSTRUCTION

- When the processor executes a branch instruction, this offset is added to the Program Counter.
- The 24-bit target address is shifted left twice and that allows a jump to -32M to +32M bytes of memory locations from the address of current instruction.







Vigilada Mineducación Resolución 12220 de 2016

Rewrite following assembly language using conditional instructions

```
AREA SUMA SIMPLE, CODE, READONLY
             ARM
                                           ⊟ ····· Internal
   AD RAM EQU 0XE0001000
                                               ··· PC $
                                                              0x0000001C
   RAM
             RN R11
                                                Mode
                                                              Supervisor
        ENTRY
                                                States
                                                Sec
                                                              0.00000017
             LDR RAM, =AD RAM
             LDR R1, =0X01
             LDR R2, =0X02
             CMP R1, R2
             BEQ RESTAR; SI R1 Y R2 SON IGUALES SALTA A RESTAR
10
11
             ADDS R1,R2,R3
   RESTAR
             SUB R3, R4, R5
   HERE
13
                  HERE
        END
14
```

SOLUCIÓN





```
AREA SUMA SIMPLE, CODE, READONLY
              ARM
   AD RAM EQU 0XE0001000
    RAM
           RN R11
                                  ⊡ .... Internal
         ENTRY
                                      PC $
                                               0x00000018
                                      Mode
                                               Supervisor
              LDR RAM, =AD RAM
                                     States
              LDR R1, =0X01
                                      Sec
                                               0.00000013
              LDR R2, =0X02
              CMP R1,R2
              ADDNE R1, R2, R3
              SUBEQ R3, R4, R5
    HERE B HERE
13
         END
```

• Escriba un programa que sume el número 0x9999999 10 veces. Use instrucciones de ejecución condicional.

```
AREA SUMA SIMPLE, CODE, READONLY
           ARM
           EQU 0XE0001000
3 AD RAM
4 RAM
           RN R11
5
      ENTRY
6
7
           LDR RAM, =AD RAM
           LDR R0, =0X9999999
          LDR R1,=10
 9 CICLO RESTA
10
           ADDS R2, R2, R0
11
           ADDCS R3, R3, #1
12 CICLO FOR
           SUBS R1, R1, #1
13
           BNE CICLO RESTA
14
15 HERE
               HERE
16
       END
```

Instrucción BNE

Usa la bandera Z.

```
BACK ...... ;start of the loop ;body of the loop ;body of the loop ;body of the loop SUBS Rn,Rn,#1 ;Rn = Rn - 1, set the flag Z = 1 if Rn = 0 BNE BACK ;branch if Z = 0
```

• Rn contiene el número de repeticiones

• Escriba un programa que sume mil veces el número 9 al R0, coloque la suma final en R4.

	LDR R2,=1000
	MOV RO,#0
CICLO1	ADD R0, R0, #9
	SUBS R2,R2,#1
	BNE CICLO1

MOV R4,R0


···· R0	0x00002328
··· R1	0x00000000
··· R2	0x00000000
··· R3	0x00000000
···· R4	0x00002328

BCC (branch if carry clear, C=0)

- Se usa la bandera C para tomar la decisión de salto. Si C=0 realiza el salto correspondiente.
- EJEMPLO: Sumar 10 veces 0x9999999, sin usar ADC.

```
MOV R1,#0
MOV R0,#0
LDR R2,=0x99999999
MOV R3,#10 ;CONTADOR
CICLO1 ADDS R0,R0,R2 ;SUMA Y CONFIGURA BANDERAS
BCC CICLO2
ADD R1,R1,#1 ;Si C=1, incrementa la palabra alta
CICLO2 SUBS R3,R3,#1 ;Decremento
BNE CICLO1
```

• Escriba un programa que realice la operación de división mediante restas.



DIRECTIVA ADR.

• Carga registros con la dirección de ubicación en memoria de una etiqueta o conjunto de datos.

ADR Rn,label

start MOV ADR

r0,#10 r4,start

DIRECTIVA DCB.

• Inicializa uno o más bytes de memoria.

MYVALUE

DCB

5

;MYVALUE = 5

MYMSAGE

DCB

"HELLO WORLD"

;string

Data Size	Bits	Decimal	Hexadecimal	Directive	Instruction
Byte	8	0 - 255	0 - 0xFF	DCB	STRB/LDRB
Half-word	16	0 – 65535	0 - 0xFFFF	DCW	STRH/LDRH
Word	32	$0-2^{32}$ -1	0 - 0xFFFFFFFF	DCD	STR/LDR

Directive	Description
DCB	Allocates one or more bytes of memory, and defines the initial runtime contents of the memory
DCW	Allocates one or more halfwords of memory, aligned on two-byte boundaries, and defines the initial runtime contents of the memory.
DCWU	Allocates one or more halfwords of memory, and defines the initial runtime contents of the memory. The data is not aligned.
DCD	Allocates one or more words of memory, aligned on four-byte boundaries, and defines the initial runtime contents of the memory.
DCDU	Allocates one or more words of memory and defines the initial runtime contents of the memory. The data is not aligned.

0x00000000: 1C 20 9F E5 00 00 D2 E5 00 10 81 E0 FE FF FF EA

0x00000020: 40 45 50 00 10 00 00 00 00 00 00 00 00 00 00

0x00000010: 55 33 01 02 03 04 05 06 20 21

Call Stack + Locals | Memory 1

• Almacenando valores constantes en la memoria.

```
R2,=DATOS FIJOS
        LDR
                R0, [R2]
        LDRB
                 R1,R1,R0
        ADD
     В
            HERE
HERE
DATOS FIJOS
    DCB 0x55,0x33,1,2,3,4,5,6
    DCD 0x23222120,0x30
    DCW 0x4540,0x50
                        Memory 1
    END
                         Address: 0
```

ARM INDEXING MODES

Mode	ARM Assembly	Address	Base Register
Offset	LDR RO, [R1, R2]	R1 + R2	Unchanged
Pre-index	LDR RO, [R1, R2]!	R1 + R2	R1 = R1 + R2
Post-index	LDR RO, [R1], R2	R1	R1 = R1 + R2

Function Calls and Returns

ARM uses the branch and link instruction (BL) to call a function and moves the link register to the PC (BX LR) to return from a function.

```
High-Level Code
                                          AREA BL Example, CODE, READONLY
int main() {
                                          ARM
 inty;
                                          ENTRY
                                              MOV R0, #2
 y = diffofsums(2, 3, 4, 5);
                                              MOV R1, #3
                                              MOV R2, #4
                                              MOV R3, #5
                                              BL DIFF OF SUMS ; call function
                                              MOV R4, R0 ; y = returned value
                                              B HERE
                                   10 HERE
                                   11 DIFF OF SUMS
                                   12
                                            ADD R8, R0, R1 ; R8 = f+q
int diffofsums(int f, int g, int h, int i) {
                                              ADD R9, R3, R3 ; R9 = h + i
 int result;
                                   13
                                               SUB R4, R9, R8 ; result = (f + g) - (h + i)
                                   14
                                   15
 result = (f + g) - (h + i);
                                              MOV RO, R4
 return result:
                                   16
                                              BX LR
                                          END
```

DIRECTIVA ALIGN

- Alinea datos o código a un limite específico de memoria.
- Indica como deben ser ubicadas las direcciones en memoria.
- Cuando se usa para CODE y READONLY, alinea direcciones de 4 bytes.
- Tiene un número n que indica que la información debe ser puesta en memoria con direcciones de 2^n .
- Por ejemplo, ALIGN=3, la información se colocara en 0x50000, 0x50008,...
- Alinea la ubicación actual a un limite específico, llenando con ceros o instrucciones NOP.
- Si no se especifica ningún parámetro, se alinea por defecto a una palabra.

• Cuando no hay ALIGN, DCB ubica los datos en la primer ubicación vacía.

```
AREA PRIMER EJEMPLO, CODE, READONLY
       ARM ; Define el código como ARM
       ENTRY
                                 Address: 0X10
                    R2, DTA
           ADR
5
           LDRB
                    R0, [R2]
                                0x00000010: 55 22 |
                    R1,R1,R0
           ADD
  HERE
         В
               HERE
  DTA DCB 0x55
       DCB 0x22
```

• Se guarda en ubicaciones múltiplos de 4.


```
AREA PRIMER EJEMPLO, CODE, READONLY
        ARM ; Define el código como ARM
        ENTRY
                      R2, DTA
             ADR
             LDRB
                      R0, [R2]
                      R1,R1,R0
             ADD
   HERE
                  HERE
    DTA DCW 0x55
                     Address: 0X10
        ALIGN
                    0x00000010: 55 00 00 00 22 00 00
        DCB 0x22
10
```

PILA

- La pila es una sección de la RAM usada por la CPU para almacenar información temporal.
- El R13 ó SP apunta la dirección de la pila.
- Para almacenar información en la pila se usa la instrucción PUSH.
- Para cargar contenidos de la pila se usa POP.
- En procesadores x86 el puntero de pila se disminuye automáticamente.

STR Rr,[R13] ;Rr can be any registers (R0-R12)


SUB R13,R13,#4 ;decrement stack pointer




```
ARM
3 RAM EQU 0xE0009000
      ENTRY
5
                     SP, =RAM
           LDR
                    R1, =0x40
           LDR
                     {R1}
           PUSH
8 HERE
                HERE
           В
      END
```

```
ARM
3 RAM EQU 0xE0009000
       ENTRY
            LDR
                      SP,=RAM
6
            LDR
                     R1,=0xBABEFACE
                      R2, =0 \times DEADBEEF
            LDR
            PUSH
                      {R1}
            PUSH
                      {R2}
10 HERE
                HERE
          В
11
       END
Address: 0xE0008FF0
```

0xE0008FF0: 00 00 00 00 00 00 00 EF BE AD DE CE FA BE BA





INSTRUCCIONES LDM/STM

- Instrucciones de carga y almacenamiento múltiple.
- Transfieren una o más palabras usando registros, y un puntero a memoria, que se conoce como el registro base.
- e.g. se usan para guardar el contenido de los registros antes de dar manejo a una excepción.
- Mejora el tiempo de ejecución, ya que solo se debe cargar una instrucción desde memoria.

STM R11,{R0-R10}

;Store R0 through R10 onto memory pointed to by R11


INCREMENTO Y DISMINUCIÓN DE STM Y LDM

Option	Description
IA	Increment After
IB	Increment Before
DA	Decrement After
DB	Decrement Before

Se puede también especificar la acción que se realiza al puntero. La acción puede ser incrementar o disminuir después de la operación de pila, como se muestra en la Tabla.

LAS 4 OPCIONES PARA STM Y LDM.

Suponga que R1=0x100. La Figura muestra la memoria después de ejecutar STM R1,{R2-R3}, con las cuatro opciones disponibles.



EJEMPLO: GUARDAR MULTIPLES REGISTROS

			F	NPIIA		R0	0xBABEFACE
1	7007	CITIN		<u> </u>		R1	0xDEADBEEF
	AKLF	1 SEF	MANA14, CODE, R	EADONLI		R2	0xBCCBB488
2	ARM					R3	0x00000000
3	PILA	FOII	0xE0009000			R4	0x00000000
			OZEOOOJOOO			R5	0x00000000
4	ENTF	RY				R6	0x00000000
5		LDR	SP,=PILA			····· R7	0x00000000
			<u>-</u>			R8	0x00000000
6		LDR	R0, =0xBA	BEFACE		R9	0x00000000
7		LDR	R1,=0xDE	ADBEEF		R10	0x00000000
8		LDR	R2,=0xBC	CBB488		R11	0x00000000 0x00000000
9		STM	SP, {R0-R	2}		R13 (SP)	0xE0009000
10		MOV	R0,#0	Address: 0xE0008FF0		1	II.
11		MOV	R1,#0	0xE0008FF0: 00	00 00 00 00 00 00 00	00 00 00 00 00 00 00	
12		MOV	R2,#0	OXEGOOGGOS. BE	AD DE 80 B4 CB BC 00	00 00 00 00 00 00 00	00 00 00 00 00
13		\mathtt{LDM}	SP, {R0-R	2 }			
14	HERE	В	HERE				
15	END						

AHORA DISMINUYENDO DESPUÉS

1	AREA	SEM	IANA1	4,COL	E,R	EADO	NI	Y									
2	ARM					Address: 0xE	0008FF0										
3	PILA	EOH	OxFO	00900	00	0xE0008FF0		00 00 00 00	 	CE FA		BA EF		DE 000	88 B4	CB 00	BC 00 00 00
4	ENTE		UNLU	50500													
	ENIE										₹0			0	кBА	BEF	ACE
5		LDR		SP, =I	PILA	L				F	₹1_			0	κDΕ	AD	BEEF
6		LDR		R0,=0)xBA	BEFA	CE			F							3488
7		LDR		R1,=0)xDE	ADBE	EF			··· F	₹3			0	<000	000	000
8		LDR		R2, =0)xBC	CBB4	88			··· F	₹4			0	x000	000	000
9				-						···· F	₹5			0	×00(000	000
_		STMD				R0-F	(2)			···· F	₹6			0	x00(000	000
10		MOV		R0,#0)						₹7			0	x00(000	000
11		MOV		R1,#0)						₹8			0	k000	000	000
12		MOV		R2,#0)												000
13		LDMD		-		RO-F	23			···· F		_					000
	HEDE				/ (,				₹11						000
	HERE	В	HERE								₹12			0	x00(000	000
15	END										R13	(SF	")	Q	ĸΕ0	009	000
												1,000		1_0			

PASANDO PARÁMETROS A SUBRUTINAS

• Las subrutinas necesitan ser capaz de intercambiar datos, estos valores se conocen como parámetros.

• PASO DE PARÁMETROS EN REGISTROS.

- Es la forma más rápida de transferir datos entre el programa y la subrutina, pero la subrutina debe esperar que el dato este en un registro específico. **PASO DE PARAMETROS POR REFERENCIA.**
- Se envía información a la subrutina para ubicar una posición de un bloque de memoria
- PASO DE PARÁMETROS POR PILA
- Es similar a pasar parámetros en memoria, solo que ahora la subrutina usa un registro dedicado para un puntero en memoria.



S