


# ESTRUCTURAS DE LOS COMPUTADORES

javier.garrido@uam.es  
alberto.sanchezgonzalez@uam.es  
↑ prácticas → C-231

## ENTIDAD - ARQUITECTURA

La entidad (función) se usa para hacer una descripción "caja negra" del diseño, solo se detallan los puertos de entrada y salida.




equivalente en C:  
float CalcularMedia(float a, float b)

Una entidad tiene varias arquitecturas, lo que queremos que haga la entidad.

equivalente en C a una arquitectura

```
int c;  
c = (a+b)/2;  
return c;  
}
```

## PORTS - La conexión con el exterior



## Ejemplo código VHDL

```
library IEEE;  
use IEEE.std-logic-1164.all;
```

-- similar a declaración de .h  
-- para usar std-logic

```
entity inversor is  
  port (a: in std-logic;  
        y: out std-logic);  
end inversor;
```

```
architecture comportamental of inversor is  
begin  
  y <= not a;
```

-- asignación con flecha

## Síntesis de código VHDL


architecture comportamental of ejemplo is

begin

$y \leq (\text{not } a \text{ and not } b \text{ and not } c) \text{ or } (a \text{ and not } b \text{ and not } c) \text{ or}$

end comportamental;

SÍNTESIS: Se ha simplificado  $y$  (se puede comprobar por tablas de karnaugh).



## Importante

- VHDL no distingue mayúsculas y minúsculas.
- Los nombres no pueden empezar por números.
- Se ignoran los espacios, tabuladores, retornos de carro.
- Comentarios para la ayuda de la corrección.

## Tipo std\_logic

IEEE std\_logic - 1164

- no inicializado, valor por defecto.
- desconocido fuerte, indica cortocircuito.
- Salida de una puerta con nivel lógico bajo
- Salida de una puerta con nivel lógico alto.
- alta impedancia
- desconocido débil, terminación de bus
- 0 débil, resistencia de pull-down.
- 1 débil, resistencia de pull-up.
- No importa, utilizado para la síntesis de circuitos.


# OPERADORES BITWISE LÓGICA COMBINACIONAL

entity puertas is

port (a, b: in std\_logic\_vector (3 downto 0);

y1, y2, y3, y4, y5: out std\_logic\_vector (3 downto 0);

end puertas;



architecture comport of puertas is

begin

y1 <= a and b; -- AND

y2 <= a or b; -- OR

y3 <= a xor b; -- XOR

y4 <= a nand b; -- NAND

y5 <= a nor b; -- NOR

end comport;

-- pueden actuar sobre bits  
-- o sobre puertas

entity mux2a1-4bits is

port (d0, d1: in std\_logic\_vector (3 downto 0);

s: in std\_logic;

y: out std\_logic\_vector (3 downto 0);


end mux2a1-4bits;

architecture comport of mux2a1-4bits is

begin

y <= d0 when s = '0' else d1;

end comport;




entity mux4a1\_32bits is WHEN-ELSE  
 port (d0, d1, d2, d3: in std-logic-vector (31 downto 0);  
 sel: in std-logic-vector (1 downto 0);  
 z: out std-logic-vector (31 downto 0);  
end mux4a1\_32bits;

architecture comport of mux4a1\_32bits is  
 begin

z <= d3 when sel = "11" else  
 d2 when sel = "10" else  
 d1 when sel = "01" else  
 d0;

end comport;




entity deco2a4 is WITH-SELECT  
 port (a: in std-logic-vector (1 downto 0);  
 y: out std-logic-vector (3 downto 0);  
end deco2a4;

architecture comport of deco2a4 is  
 begin

with a select

y <= "0001" when "00",  
 "0010" when "01",  
 "0100" when "10",  
 "1000" when others;

end comport;



-- ultimo caso, siempre  
 -- conviene incluirlo

architecture comport of fulladder is

signal p, g : std-logic;


begin

Todo el hardware existe a la vez!

$p \leq a \text{ xor } b;$   
 $g \leq a \text{ and } b;$   
 $s \leq p \text{ xor } cin;$   
 $cout \leq g \text{ or } (p \text{ and } cin);$

end comport;

-- La declaración de  
 -- señales internas se  
 -- pone entre architecture y  
 -- begin



Z: ALTA IMPEDANCIA


VHDL:

signal y, a : std-logic-vector(3 downto 0);


signal en : std-logic;

$y \leq (\text{others} \Rightarrow 'Z')$  when  $en = '0'$  else  $a;$

SÍNTESIS:



## PROCESO



- Proceso: código secuencial en su interior → orden importante
- Más intuitivo pero hay más errores.
- Dentro de procesos: if, case, for y while

### ESTRUCTURA DEL "process"

architecture nombreArq of nombreEnt is

~ PARTE DECLARATIVA, SEÑALES INTERNAS DE LA ARQUITECTURA ~

Begin

-- los procesos aparecen entre el begin y end de architecture

[ETIQ] process (lista sensibilidad) -- la etiqueta es opcional

~ PARTE DECLARATIVA, VARIABLES PERO NO SEÑALES, DE USO INTERNO ~

begin

-- código

end process [ETIQ];

end nombreArq;

~ Cada vez que cambia alguna señal de la lista sensibilidad, se ejecuta secuencialmente el código ~

## IF

```
if condition 1 then
  -- sec instr 1
elseif condition 2 then
  -- sec instr 2
else condition 3 then
  -- instr por defecto
end if;
```

CUIDADO: si es lógica combinatorial  
SIEMPRE tiene que haber "else".

## Ejemplo:

```
CTRL: process (nivel)
begin
```

```
  if nivel > 60 then
    a <= "11";
```

```
  elseif nivel > 40 then
    a <= "10";
```

```
  elseif nivel > 20 then
    a <= "01";
```

```
  else
    a <= "00";
  end if;
```

```
end process CTRL;
```

## CASE

```
case expression is
  when caso_1 =>
    -- sec instr 1
  when caso_2 =>
    -- sec instr 2
  when others =>
    -- instr por defecto
end case;
```

similar al with-select

## Ejemplo:

```
MUX: process (sel, a, b, c, d)
begin
```

```
  case sel is
```

```
    when "11" => y <= d;
```

```
    when "10" => y <= c;
```

```
    when "01" => y <= b;
```

```
    when others => y <= a;
```

```
  end case;
```

```
end process MUX;
```

## FOR

```
[ETiq] for indice in rango loop  
-- sec instr;  
end loop [ETiq];
```

### Ejemplo:

AND8: process (a, b)

begin

for i in 0 to 7 loop

y(i) <= a(i) and b(i);

end loop;

end process AND8;

y <= a and b;

-- hubiera sido  
mas facil  
porque and  
es un operador  
bitwise

### Ejemplo

AND8: process (a, b)

begin

for i in 7 downto 0 loop

y(i) <= a(i) and b(i);

end loop;

end process AND8;

## WHILE

```
[ETiq] while condition loop  
-- secc instr;  
end loop [ETiq]
```

### Ejemplo

process (...)

begin

while a='1' loop

...

end loop;

end process;



## SENTENCIAS CONDICIONALES Y BUCLES: RESUMEN

### o Fuera de proceso

✓ When-else - ... - ELSE -;

✓ With - select - ..... WHEN OTHERS;

### o Dentro de proceso

✓ if \*\* then -; elsif -; else -; else if

✓ Case \*\* is when -; ... when others -; end case;

✓ For \*\* in \*\* downto/to \*\* loop -; end loop;

✓ While \*\* loop -; end loop;

## LOGICA CIRCUITOS SECUENCIALES

En VHDL los flip-flops (o señales registradas) se describen empleando igual: Con un process en el que aparecen el reloj el reset asíncrono (si lo hay) en la lista de sensibilidad.

### FLIP-FLOP TIPO D

```
entity flop is
  port (clk: in std_logic;
        D: in std_logic_vector(3 downto 0);
        Q: out std_logic_vector(3 downto 0);
  end flop;
```

```
architecture sintetizable of flop is
```

```
begin
```

```
  REG: process (clk)
```

```
  begin
```

```
    if [clk = '1' and clk' event then] = rising-edge (clk) then
```

```
      Q <= D;
```

```
    end if;
```

```
  end process;
```

```
end sintetizable;
```

## FLIP-FLOP TIPO D con RESET ASÍNCRONO

architecture sintetizable of flop is  
begin

process (Reset, CLK)

begin

if Reset = '1' then

Q <= (others => '0');

elsif CLK = '1' and CLK's event then

Q <= D;

end if;

end process;

end sintetizable;

## FLIP-FLOP TIPO D con RESET SÍNCRONO

architecture sintetizable of flop is

begin

process (CLK) ← El reset síncrono no va en la lista de sensibilidad

if CLK = '1' and CLK's event then

if Reset = '1' then

Q <= (others => '0');

else

Q <= D;

end if;

else if;

end process;

end sintetizable;

## FLIP-FLOP TIPO D con ENABLE

architecture sintetizable of flop is

begin

process (Reset, CLK)

begin

if Reset = '1' then

Q <= (others => '0');

elsif CLK = '1' and CLK'event then

if En = '1' then

Q <= D;

end if;

end if;

end process;

end architecture;

## LATCH (CERROJO)

architecture sintetizable of latch is

begin

process (CLK, D)

begin

if CLK = '1' then

Q <= D;

end if;

end process;

end sintetizable;

### LISTAS DE SENSIBILIDAD (RESUMEN)

- o PROCESOS COMBINACIONALES
  - Señales que se leen:
    - ▷ Elementos que se comparan (if, case)
    - ▷ Elementos que se leen en asignaciones
- o PROCESOS SÍNCRONOS
  - Reset síncrono
    - ▷ CLK
  - Reset asíncrono
    - ▷ CLK, Reset

## TESTBENCH

### PARTE 1 - INSTANCIACIÓN

entity testbench is -- no hay entradas ni salidas (ports)  
end;

architecture test of testbench1 is  
    component MiAnd -- declaración del uut

    port (a, b: in std\_logic;  
          y: out std\_logic);

end component;

    -- señales para conectar todos los puertos del uut.  
    signal a, b, y: std\_logic; -- pueden ser nombres distintos

begin

    uut: MiAnd port map(

        a => a,

        b => b,

        y => y);

### PARTE 2 - GENERACIÓN DE ESTÍMULOS

process -- sin lista de sensibilidad => |wait!  
begin

    a <= '0'; b <= '0';

    wait for 10 ns;

    a <= '0'; b <= '1';

    wait for 10 ns;

    a <= '1'; b <= '0';

    wait for 10 ns;

    a <= '1'; b <= '1';

    wait for 10 ns;

    wait;

    -- "cuelga" este proceso, si no vuelve a empezar

end process;

end;

    -- end del architecture

El simulador debe analizar el valor de la señal 'y' en cada caso  
y comprobar el correcto funcionamiento

assert condicion report "Texto" severity nivel;

Verifica que condicion se cumple, sino saca "Texto" por el log del simulador y genera una excepci3n del nivel que se haya especificado.

Dependiendo del nivel (note, warning, error, failure), el simulador parar3 o no (configurable por usuario).