

5.22

	ADDCC %r40, -100, %r15			
	T1	T2	T3	T4
MEM_WE	0	0	0	0
DDR_FOR_DATA	0	X	X	X
R_WE	1	0	0	0
CALL	X	X	X	0
U_IMM	X	1	X	X
ER_WE	0	1	0	0
SUL_WE	0	0	1	0
FROM_PC	X	X	X	0
FOR_SETHI	X	X	X	0
FROM_MEM	X	X	X	0
GS_WE	0	0	0	1

5.5

- ① $[Instr.] \leftarrow MEM[PC] ; [PC] \leftarrow [PC] + 4$
- ② $[A] \leftarrow [rs] ; [B] \leftarrow [rt]$
- ③ $[rt] \leftarrow [A]$
- ④ $[rs] \leftarrow [B]$


4 ciclos

Swap \$0, \$X, \$y
 swap \$X, \$y

a)

6b(op)	rs	rt	rd	shamt	6bit(funct)
000000	01111	10001	00000	00000	110000

x=15
y=17 } por ejemplo



5.17

	T-1	T	T+1
2) PC	0x12C	0x00C	0x010

c) 0x00C \Rightarrow %ra

Etiqueta R = D 0x190

1)

$0x03E00008 \Rightarrow$


0000	0011 1110	0000	0000	0000	0000	1000
	r31	r0				
	↓	↓				
	rs	rt				

$$rs = r_{31} \quad \frac{\text{ciclo } 2}{\%ra} = 0 \times 12C$$

ciclo 3

$r_s = r_{B1} \quad \%ra = 0x11c$
 $t = r_0 \quad 0$

	MemToReg	MemWrite	Branch	ALUControl	ALUSrc	RegDest	RegWrite	RegToPC	ExtCero	Jump	PCtoReg
R-Type	0	0	0	?	0	1	1	0	x	0	0
Lw	0 1	0	0	010(+)	1	0	1	0	0	0	0
Sw	1	1	0	010(+)	1	x	0	0	0	0	0
Seq	x	0	1	110(-)	0	x	0	0	x	0	x
Opic. Imm	1 0	0	0	?	1	0	1	0	1	0	0
Imm. Imm	1 0	0	0	?	1	0	1	0	0	0	0
J	x	0	x	x	x	x	0	0	x	1	x
jal	x	0	x	x	x	x	1	0	x	1	1
Jr	x	0	x	x	x	x	0	1	x	0	x



~~9,416~~

$$4,098 \Omega$$

$$I = \frac{V}{R} = \frac{12}{4,098} = 2,9 \text{ V}$$

$$I_{67} = I_{567} = I_5 = \frac{V}{R_{567}} = \frac{12 \text{ V}}{8 \Omega} = 1,5 \text{ A}$$

$$V_{67} = V_6 = V_7 = I_{67} \cdot R_{67} = 1,5 \text{ A} \cdot 4 \Omega = 6 \text{ V}$$

$$I_6 = \frac{V_6}{R_6} = 0,75 \text{ A}$$

$$I_7 = \frac{V_7}{R_7} = 0,75 \text{ A}$$

$$I_{1234} = I - I_{567} = 1,4 \text{ A} = I_1 = I_{234}$$

$$V_{234} = I_{234} \cdot R_{234} = 1,4 \text{ A} \cdot 2,4 \Omega = 3,36 \text{ V} = V_2 = V_{34}$$

$$I_2 = \frac{V_2}{R_2} = \frac{3,36 \text{ V}}{4 \Omega} = 0,84 \text{ A}$$

$$I_{34} = I_3 = I_4 = I_{234} - I_2 = 0,56 \text{ A}$$


~~Node~~ * Element * info;

for (pn = FIRST(pl); NEXT(NEXT(pn)) != NULL; pn = NEXT(pn));

de-copy(info * pn → next → info);

node-destroy(NEXT(pn));

return info;



(list * pl)
Ele * ele;
Node * aux;

aux = node-init;

ux = NEXT(FIRST(pl));

le = node-getinfo(ux);

node-destroy(FIRST(pl));

NEXT(LAST(pl)) = NEXT(aux);

node-destroy(aux);


return le;

TEMA 4 | EL PROCESADOR II: DISEÑO Y CONTROL DE


IMPLEMENTACIÓN HARDWARE DE LA ARQUITECTURA (MICROARQUITECTURA)

- Uniciclo: cada instrucción se ejecuta en un ciclo
- Multiciclo: instrucción se divide en pasos cortos
- Segmentado (pipelined)


UNICICLO (U4)





MULTICICLO (U5)



SEGMENTADO (3er curso)



PROBLEMA 3.17



PILA DEL SISTEMA

La pila sirve para preservar los contenidos de los registros usados en el procedimiento

\$s0 = result


if \$ofs

addi \$sp, \$sp, -4


reserva espacio en la pila para guardar el registro # \$s0. Los registros \$t0 y \$t1 no se pueden preservar

sw \$s0, 0(\$sp)

La memoria crece en este sentido



PROBLEMA 3.5



Dado el siguiente programa escrito para MIPS, en donde se indican instrucciones en ensamblador y en código máquina (hexadecimal).

Se pide:

- a) Complete el código ensamblador.
- b) Señale la tabla de ~~signos~~ símbolos.
- c) Indique la función que ejecuta el código y escriba el valor de la posición de memoria señalada por la etiqueta.

$x8C112000 \rightarrow$

OP	RS	RT	
1000	1100	0001	0010 0000
			Z 0 0

 LW \$17, \$0

$2232FFFF \rightarrow$

OP	RS	RT	
0010	0010	0011	0010 1111 1111 1111
ADDI	17	18	

 ADDI \$S2, \$S1, -1

3.11.

TIPO 1

TIPO 2

TIPO 3

64 registros \Rightarrow 6 bits

4 bits para dif. instr. en

14 instr. ; 3 Regs

\hookrightarrow cada 1 de 6

TIPO 1		RegFuente1	RegFuente2	RegTarget
OP1	OP2			
2b	4b	6b	6b	6b

OP1	instrucción	sin uso	RegFuente	RegDestino
2b	6 bit	4 bit	6 bit	6 bit

OP1	instrucción	NO USO	RegDestino
2b	2 bit	14 bit	6b

24 bits
 65 instrucciones diferentes \Rightarrow 7 bits
 Direcciones de memoria posibles $\Rightarrow 2^{14}$

¿Se puede mejorar?

Sí \rightarrow con 00 \rightarrow TIPO 1
 con 01 \rightarrow TIPO 2
 con 1 \rightarrow TIPO 3 \Rightarrow

OP1	instr	NO USO
1b	2bit	15

2^{15} que es el doble de 2^{14} .

3.9

$$P = M * N$$

$$\text{donde } N = 2^x - 2^y$$

M, x e y en memoria, con $x, y \in [0, 31]$
positivos de 0 a 31

.text 0x0000

lw \$t1, M(\$0)

lw \$t2, X(\$0)

lw \$t3, Y(\$0)

sllv \$t4, \$t1, \$t2

sllv \$t5, \$t1, \$t3

sub (\$s1), \$t4, \$t5

lo da el enunciado

sw \$s1, P(\$0)

fin: j fin

.data 0x2000

M:

X:

Y:

P:

19

a) sw \$v0, 0x2008(\$0)

op	rs	rt	imm
101011	00000	00010	0010 0000 0000 1000

0xAC022008

b) lui \$t4, \$0, 0x1234 → pone 0x12340000

ori \$t4, \$t4, 0x5678 → 0x12340000
or
0x00005678

0x12345678

c) lw \$s1, A(\$0)

sub \$s1, \$0, \$s1

addi \$t0, \$0, 4


sw \$s1, A(\$t0)

TRUCCO COMPLEMENTO A DOS

18


a)
↓
ILA

```
main: lw $s0, A($0)
      lw $s1, B($0)
      addi $sp, $sp, -8
      sw $s0, 4($sp)
      sw $s1, 0($sp)
      jal SumMed
```




```
SumMed: lw $t1, 0($sp)
        lw $t2, 4($sp)
        add $t1, $t1, $t2
```

```
# $t1 ← B
# $t2 ← A
# $t1 ← t1 + t2
# $t0 ← t1/2
```




con signo ← sra \$t0, \$t1, 1

```
sw $t0, 0($sp)
sw $t1, 4($sp)
jr $ra
```



```
# main de vuelta
lw $s1, 0($sp) # Medio
lw $s2, 4($sp) # Suma
addi $sp, $sp, 8
```



b)
↓
REGISTROS
ESPECÍFICOS

main:
lw \$a0, A(\$0) # \$a0 ← A
lw \$a1, B(\$0) # \$a1 ← B
jal SumMed

SumMed:
addi \$v0, \$a0, \$a1 # \$v0 ← A+B
sra \$v1, \$v0, 1 # \$v1 ← (A+B)/2
jr \$ra

de vuelta en el main
sw \$v0, A(\$0)
sw \$v1, B(\$0)

3.16

.text 0x0100
med4: add \$t0, \$a0, \$a1
add \$t1, \$a2, \$a3
add \$t0, \$t0, \$t1
sra \$v0, \$t0, 2
jr \$ra

→ 0x0014





\$ra : 0x0014
R: 6
A: 0x2000
MED4 = 0x0100
FIN = 0x0018

1.12 Arquitectura de 16 bits

6 registros \Rightarrow 3 bits

Espacio de direccionamiento de 64Kbytes $\Rightarrow 2^{16} \Rightarrow$ 16 bits

- Todos los códigos de operación la misma longitud
- No todas las instrucciones tienen el mismo tamaño.
- Se puede leer/escribir de memoria un solo byte.



R-Type: todos los operandos están en registros.

I-Type: aparte de registros hay un operando inmediato (constante).

J-type: instrucciones usadas para saltos.

x0000001c	0xac042004	<div> <div> A1010C110000000010002001000000000100 </div> <div> oprsrtimm ↓ ↓ ↓ ↓ sw\$0\$a08196 </div> <div> <div>sw \$a0, 8196(\$0)</div> </div> </div>
x00000020	0x0800000a target2 = =0x00000028	<div> <div> 0000800000000000000000000000101000 </div> <div> opaddr ↓ ↓ j10 </div> <div> <div>j target2</div> </div> </div>
x00000024	0xac042000	<div> <div> A1010C110000000010002001000000000000 </div> <div> oprsrtimm ↓ ↓ ↓ ↓ sw\$0\$a08192 </div> <div> <div>sw \$a0, 8192(\$0)</div> </div> </div>
00000028	0x0800000a	<div> <p>Igual al 0x00000020</p> <div> <div>j target3</div> </div> <p>target3 = 0x00000028</p> <p>⇓</p> <div> <div>target2 = target3</div> </div> </div>

FOLIO DEL SEGMENTO
DEL CÓDIGO

Address	Code	
x00000000	0x8c012008	<div> $\begin{array}{ccccccc} 8 & c & 0 & 1 & 2 & 0 & 0 & 8 \\ \hline 1000 & 1100 & 0000 & 0001 & 0010 & 0000 & 0000 & 1000 \\ \hline \text{op} & \text{rs} & \text{rt} & & \text{imm} & & & \\ \downarrow & \downarrow & \downarrow & & \downarrow & & & \\ \text{lw} & \\$0 & \\$a1 & & 8200 & & & \end{array}$ <div>lw \$a1, 8200(\$0)</div> </div>
x00000004	0x00011200	<div> $\begin{array}{ccccccc} 0 & 0 & 0 & 1 & 1 & 2 & 0 & 0 \\ \hline 0000 & 0000 & 0000 & 0001 & 0001 & 0010 & 0000 & 0000 \\ \hline \text{op} & \text{rs} & \text{rt} & \text{rd} & \text{shamt} & \text{funct} & & \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow & \downarrow & & \\ \text{R-type} & \\$0 & \\$a1 & \\$v0 & 8 & \text{slt} & & \end{array}$ <div>slt \$v0, \$a1, 8</div> </div>
x00000008	0x8c03200c	<div> $\begin{array}{ccccccc} 8 & c & 0 & 3 & 2 & 0 & 0 & c \\ \hline 1000 & 1100 & 0000 & 0011 & 0010 & 0000 & 0000 & 1101 \\ \hline \text{op} & \text{rs} & \text{rt} & & \text{imm} & & & \\ \downarrow & \downarrow & \downarrow & & \downarrow & & & \\ \text{lw} & \\$0 & \\$v1 & & 8204 & & & \end{array}$ <div>lw \$v1, 8204(\$0)</div> </div>
x0000000c	0x00432025	<div> $\begin{array}{ccccccc} 0 & 0 & 4 & 3 & 2 & 0 & 2 & 5 \\ \hline 0000 & 0000 & 0100 & 0011 & 0010 & 0000 & 0010 & 0101 \\ \hline \text{op} & \text{rs} & \text{rt} & \text{rd} & \text{shamt} & \text{funct} & & \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow & \downarrow & & \\ \text{R-type} & \\$v0 & \\$v1 & \\$a0 & 0 & \text{or} & & \end{array}$ <div>or \$a0, \$v0, \$v1</div> </div>
x00000010	0x20050005	<div> $\begin{array}{ccccccc} 2 & 0 & 0 & 5 & 0 & 0 & 0 & 5 \\ \hline 0010 & 0000 & 0000 & 0101 & 0000 & 0000 & 0000 & 0101 \\ \hline \text{op} & \text{rs} & \text{rt} & & \text{imm} & & & \\ \downarrow & \downarrow & \downarrow & & \downarrow & & & \\ \text{addi} & \\$0 & \\$a1 & & 5 & & & \end{array}$ <div>addi \$a1, \$0, 5</div> </div>
x00000014	0x0065302a	<div> $\begin{array}{ccccccc} 0 & 0 & 6 & 5 & 3 & 0 & 2 & a \\ \hline 0000 & 0000 & 0110 & 0101 & 0011 & 0000 & 0010 & 1010 \\ \hline \text{op} & \text{rs} & \text{rt} & \text{rd} & \text{shamt} & \text{funct} & & \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow & \downarrow & & \\ \text{R-type} & \\$v1 & \\$a1 & \\$a2 & 0 & \text{slt} & & \end{array}$ <div>slt \$a2, \$v1, \$a1</div> </div>
00000018	0x10c00002	<div> $\begin{array}{ccccccc} 1 & 0 & c & 0 & 0 & 0 & 0 & 2 \\ \hline 0001 & 0000 & 1100 & 0000 & 0000 & 0000 & 0000 & 0010 \\ \hline \text{op} & \text{rs} & \text{rt} & & & & & \\ \downarrow & \downarrow & \downarrow & & & & & \\ \text{beq} & \\$a2 & \\$0 & & & & & \end{array}$ <div>beq \$a2, \$0, target</div> <div> ② → 2 palabras ↓ 2 instru. </div> </div>

SEGMENTO DE DATOS

<u>Address</u>	<u>Code</u>	
0002000	0x00000000	→ 0
0002004	0x00000000	→ 0
00002008	0x0000ceba	→ 0000... 1100 1110 1011 1010 → 52922
0000200C	0x00000005	→ 5

2048
1024
512
128
32
16
8
2

+ 0 = 52922

16384

32768