


#### Síntesis de código VHDL

architecture comportamental of ejemplo is

y <= (not a and not b and not c) or (a and not b and not c) or end comportamental; sintésis: Se ha simplificado y (se puede comprobar).



#### Importante

- · VHDL no distingue magasculas y minisculas
- · Los nombres no pueden emperar por números
- . Se ignorain les espacios, tabuladores, retornos de carro. Comentarios para la ayuda de la corrección.

# Tipo std-logic

## [IEEE. std-logic - 1164]

- > no inicializado, valor por defecto.
- -> desconocido fuerte, indica cortocircuito.
  - -> Salida de una puerta con nivel lógico bajo
  - -> Salida de una puerta con nivel lógico alto.
  - -> alta impedancia
- -> desconocido débil, terminación de bus
- → 0 débil, resistencia de pull-down.
- → 1 débil, resistencia de pull-up.
  - -> No importa, utilizado para la sintesis de circuitos.

LOGICA COMBINACIONAL BitwisE )PERADORES entity puerton is port (a, b: in std-logic-vector (3 downtoo); -y1, y2, y3, y4, y5: out sld-logic-vector (3 downto 0); end puertas; pueden actuar, sobre hits architecture comport of puertas 6 sobe puertas begin \_\_ AND y1 <= a and bi \_- OR -y2 <= a or b; -- xor 43 <= a xor b; -- NAND y4 c= a nand b; - NOR y5 <= a nor b; end comport; entity mux2a1-4bits port (d0, d1: in std\_logic-vector (3 downto 0); s: in std-logic/ y: out std-lagic-vector (3 downto 0); end mux2a1-4hits; architecture comport of mux2a1-4 hits is

begin y = d0 when s = '0' else d1; end comport;

```
entity mux4a1_32bits is
 port (do, ds, d2, d3: in std-logic-vector (31 downto 0);
         SEL: in std-logic-vector (1 downto 0);
         ent std-logic-vector (31 dounts 0);
 end mux4a1_32bits;
architecture comport of mux 4a1_32bits
                                                  d1-3/2 1
begin
                                 else
    Z L= d3 when SEL = "11"
              when SEL="10" else
         of when SEL="01" else
end comport;
                        WITH- SELECT
 entity decoza4 is
port (a: in std-logic-vector (1 downto 0)
 = y: out std-logic-vector (3 downto 0);
 end deco2a4;
architecture comport of deco2a4
begin
  with a select
    y c = "0001" when "00",
            "0010" when "01",
           "0100" when "10",
                                      _silimo coso, siempre
           "1000" when others;
                                       -conviene incluirlo
end comport;
```

architecture comport of fulladder

signal Pig: std-logic;

begin

ga) 
$$S = a \text{ and } b$$
;


 $g = a \text{ and } b$ ;

 $g = a \text{ and } b$ ;

end comport;

La declaración de secrates internas/se -- pone entre architecture y \_-begin

is




Z: ALTA IMPEDANCIA

VHDL:

$$y = (others = >'z')$$
 when en = '0' else a;

SINTESIS:



- Proceso: cóeligo secuencial en su interior - orden importante

- Más intuitivo pero hay más errores.

- Dentro de procesos: if, case, for y whil

ESTRUCTURA DEL "process"

architecture nombre Arq of nombre Ent is

~ PARTE DECLARATIVA, SEÑALES INTERNAS DE LA ARQUITECTURA ~

Begin

-- los procesos aparæcen entre el begin y end de architecture

-- los procesos (lista sensibilidad) -- la etiqueta es opcional

[ETIQ] procesos (lista sensibilidad) -- la etiqueta es opcional

N PARTE DECLARATIVA, VARIABLES PERO NO SENALES, DE USO INTERNO N

N PARTE DECLARATIVA, VARIABLES PERO NO SENALES.

begin

-cooligo

end process [EtiQ];

end nombreArq;

~ cada ver que cambia alguna sevial de la lista sensibilidad, se ejecuta secuencialmente el código ~ IF

if condition 1 then

-- sec instrict

elseif condition 2 then

-- sec instrict

else condition 3 then

-- instripor defecto

end if;

(vidADO: si es lógica combinacional siempre tiene que haber "else" Ejemplo:

CTRL: process (nivel)

begin

if nivel > 60 then

a <= "11";

elseif nivel > 40 then

a <= "10";

elseif nivel > 20 then

a <= "01";

else

a <= "01";

else

a <= "00";

and process ctrl;

CASE

case expression is

when caso\_1 =>

\_-sec instr 1

when caso\_2 =>

-- sec instr 2

when others =>

\_instr por defecto

end case;

Similar al with-select

Ejemplo:

MUX: process (sel, a, b, c, d)

begin

case sel is

when "11"  $\Rightarrow$  y z = d;

when "10"  $\Rightarrow$  y z = C;

when "01" => y <= b;

when others => y <= a;

end case;

end process MUX;



[Etio] for indice in rango loop -- sec instr; end loop [Etio];

Ejemplo:

AND 8: process (a,b)

begin

for i in 0 to 7 loop

y(i) <= a(i) and b(i);

end loop;

end process AND 8;

- hubiera sido

- hubiera sido

más fercil

y <= a and b; porque aud

es un operador

bitwise

Ejemplo

AND8: process (a, b)

begin

for i in 7 downto 0 loop =

with y(i) (= a(i) and b(i);

end process AND8;

### THILE

[Etia] while condition loop

-- secc instr:

end loop [Etia]

Ejemplo

process (···)

begin

while a='1' loop

end loop:

o Fuera de proceso V When-else----- ELSE-; V With - select---- WHEN UTHERS;

o Dentro de proceso Vif \*\* then -; elsif -; else-; else if V Case \*\* is when-; ... when others-, end case; V For \* \* in \*\* downto/to \*\* loop-; end loop;

/ While \* \* loop -; end loop;

### CIPTUTOS SECUENCIALES

En VHDL los flip-flops (o sexales registradas) se describen empre igual: Con un <u>process</u> en el que aparecen el reloj el reset asíncrono (si lo hay) en la lista de ensibilidad.

#### FLIP-FLOP TIPO D

entity flop is port (clk: in std-logic;

D: in std-logic-vector (3 downto 0);

Q: out std-logic-vector (3 downto 0);

end flop;

architecture sintetizable of flop is

begin

REG: process (clk)

begin \_\_\_\_\_ if [cek = '1' and cek' event then] = rising-edge (cek) then

q = 0

end process; end sintetizable;

```
FLIP-FLOP TIPO D can RESET ASÍNCRONO
  architecture sintetizable of flop is
  begin
     process (Reset, ClK)
        begin
            if Reset = 11 then
                Q <= (others => '0');
            elseif cek = '1' and cek's event then
                QC=D;
            end if;
         end process;
   end sintetizable;
                          RESET SINCRONO
FLIP-FLOP TiPO D con
 architecture sintetizable of flop is
 begin process (ClK) E El reset síncrono no va en la
      if cek='1' and cek'sevent then
         if Reset = 111 then
            Q <= (others =>'0');
          else
            Q <=D;
          end if;
       else if;
```

end process;

end sintetizable;

```
ENABLE
 FLIP-FLOP TIPO
 architecture sintetizable of flop
 begin
     process (Reset, Clk)
     begin
        if Reset = 11d then
           Q <= (others => 101);
        elsif Cek = '1' and Cek' event then
            if En = 11 then
                Q <= D;
            end if;
        end if;
     end process!
      architecture;
LATCH (CERROJO)
architecture sintetitable ef latch is
    process (Cek, D)
    begin
       if Cek = 'd' then
                                       LISTAS DE SENSIBILIDAD
           Q <= D;
                                           (RESUMEN)
        end if;
                                         · Procesos COMBINACIONALES
     end process;
                                            - señales que se leen:
   end sintetizable;
                                                 d Elementos que se
                                                    comparan (if, case)
                                                  DElementos que se
                                                   leen en asignaciones
                                          o Procesos síncronos
                                             - Reset sincrono
                                                   DCLK
```

Reset asincrono

DCLK, Reset

```
TESTBENCH
```

```
PARTE 1 - INSTANCIACIÓN
entity testbench is __no hay entradas ni salidas (ports)
end;
architecture test of testbench1 is
     component MiAnd __ declaración del unt
     port (a, b: in std-logic,
          y: out std-logic);
     end component;
          __ servales para conectar todos los puertos del unt
    signal a,b, y: std-logic; __pueden ser nombres distintos
begin
  unt: MiAnd port map ( -
        a Dal
        b => b,
        y → y);
 PARTE 2-GENERACIÓN DE ESTIMULOS.
        -sin lista de sensibilidad > [wait]
 process
begin
    a <= '0'; b <= '0';
    wait for 10 ns;
    a <= '0'; b <= '1';
    wait for 10 ns;
    a <= 11 ; b <= 10';
    wait for 10 ns;
    ac= 1/1; b <= 1/1;
                    "cuelge" este proceso, si no vuelve a empetar
    wait for 10 ns;
wait;
end process;
           end del arditecture
end,
            simulador debe analizar el valor de la señal 'y' en cada cano
```

y comprobar el correcto funcionamiento

assert condicion report "Texto" severity nivel;
Vorifica que condicion se cumple, sino saca "Texto" por el
log del simulador y genera una excepción del nivel que se
laya especificado.

Dependiendo del nivel (note, warning, error, failure), el simulado
larara o no (configurable por usuario).