Estructura de computadores

Unidad 5. El Procesador III: Diseño y control de la ruta de datos: Arquitectura multiciclo


Escuela Politécnica Superior - UAM

Copyright © 2007 Elsevier, "Digital Design and Computer Architecture"

1

Índice


- Resumen arquitectura MIPS uniciclo
- Ruta de datos multiciclo
- Control multiciclo
- Añadir más instrucciones




Parámetros temporales: Ciclo de reloj en uniciclo

• Todas las instrucciones utilizan el mismo ciclo de reloj, que tendrá que ser suficiente para la más lenta de todas.

Elemento	Parámetro	Retardo (ps)
T _{CLK→Q} Registro	t _{pcq_PC}	30
Leer de Memoria	t _{mem}	250
Leer del BancoReg	t _{RFread}	150
Multiplexor	t _{mux}	25
ALU	t _{ALU}	200
T _{SETUP} BancoReg	t _{RFsetup}	20
T _{SETUP} Registro	t _{setup}	20





MIPS uniciclo vs multiciclo

	t _{pcq_PC}	t _{mem}	T _{<<}	t _{RFread}	t _{mux}	t _{ALU}	t _{mem}	t _{mux}	t _{RFsetup} /t _{PCsetup}	T _{total} (ps)
add	30	250		150	25	200		25	20/20	700 ps
lw	30	250		150		200	250	25	20/20	925 ps
j	30	250	150					25	20	475 ps

• Microarquitectura uniciclo:

- + Simple
- Ciclo de reloj limitado por instrucción más lenta (lw)
- 3 sumadores/ALUs y 2 memorias (código y datos)

• Microarquitectura multiciclo:

- + Reloj más rápido
- + Instrucciones sencillas van más rápido (menos ciclos)
- + Reutilizar hardware de aquellos elementos que antes se utilizaban en el mismo ciclo y ahora se utilizarán en distintos ciclos de reloj)
- Si no se divide en etapas del mismo retraso se pierden prestaciones


Índice

- Resumen arquitectura MIPS uniciclo
- Ruta de datos multiciclo
- Control multiciclo
- Añadir más instrucciones


7

Repaso uniciclo. Estado de la arquitectura


- Se puede conocer en qué situación se encuentra el micro conociendo los valores de:
 - PC
 - Banco de registros (los 32 registros)
 - Memoria (de código y de datos)
- Primeros elementos a considerar en la ruta de datos:




```
Repaso uniciclo.
Ruta de datos: captura 1w
 El análisis de la ruta de datos comienza con la instrucción:
   (0x8C112000) lw $s1,0x2000($0)
 y los pasos para ejecutarla:
     > PASO 1: captura de instrucción (fetch)
                       CLK
                          WE3 RD1
               Instr
                       A2
                                                           Data
         Memory
                       АЗ
                                                           WD
   Instr <= "100011 00000 10001 001000000000000"
     op: Instr [31:26] = "100011"
     rs: Instr [25:21] = "00000"
                                                         $0
     rt: Instr [20:16] = "10001"
                                                         $s1
     imm: Instr [15:0] = "001000000000000"
                                                         0x2000
```



Repaso uniciclo. Ruta de datos: dato inmediato 1w PASO 3: extensión en signo del dato inmediato CLK PO A RD Instruction Memory Sign Extend Sign Extend Sign Extend Sign Extend Sign Extend CLK PO Data Memory WD Sign Extend Sign Extend Memory WD 11




Repaso uniciclo. Ruta de datos: leer memoria 1W PASO 5: leer el dato buscado de memoria y escribirlo en el registro destino, rt RegWille ALUCONTOI20 ARBODATA Memory Momory MD A3: Instr [20:16] = "10001" (\$s1) \$s1 <= WD3 = MEM[0x000002000]



Elementos de estado (memorias)

Las memorias de instrucciones y de datos se juntan en una sola memoria.

 Se accede a cada elemento del sistema en ciclos distintos del reloj.




15

Ruta de datos: captura lw


De nuevo empezamos el análisis de la ruta de datos con la instrucción lw

- > CICLO 1: captura de instrucción (fetch).
 - Cada paso es un ciclo de reloj, pero mucho más corto que en el caso uniciclo (en un ciclo se ejecutaba todo).
 - Ahora el resultado de cada paso se registra (registro **Instr**) habilitando la escritura (IRWrite, *enable*) en el ciclo de reloj en que se dispone de la información.



Ruta de datos: lectura de registros 1w


- > CICLO 2: leer los operandos fuente del banco de registros.
 - El resultado (operando 1) se guarda en un nuevo registro (A). No tiene habilitación de escritura, así que se actualiza todos los ciclos (rs no cambia durante la instrucción).



17


Ruta de datos: dato inmediato 1w

- ➤ CICLO 2: se hace en paralelo a la lectura del banco de registros, durante el ciclo 2.
 - No hace falta guardarlo en registro porque el dato inmediato ya está registrado en Instr.




Ruta de datos: dirección 1w

- ➤ CICLO 3: se calcula la dirección del dato sumando en la ALU registro y dato inmediato.
 - Se guarda el resultado en un nuevo registro (ALUOut), antes de cambiar de ciclo de reloj.




Ruta de datos: leer memoria lw

- ➤ CICLO 4: se usa la dirección calculada para leer el dato de memoria: nueva señal de control lorD (instrucción o dato).
 - Puede ser la misma memoria que la de código porque durante este ciclo de reloj no hay captura de instrucción.
 - El resultado hay que guardarlo en un nuevo registro (Data).




Ruta de datos: guardar registro lw

- > CICLO 5: el dato leído se escribe en el registro destino.
 - No hay registro adicional, porque ya se guarda el resultado en el propio banco de registros.




Ruta de datos: incrementar PC 1w

- CICLO 1: durante el primer ciclo de cada instrucción se guarda el nuevo PC (provisional en los saltos) para la próxima instrucción, que es PC + 4.
 - En vez de utilizar un sumador específico para sumar 4 se usa la ALU, que no hace nada más durante este ciclo de reloj.
 - Requiere que PC y 4 lleguen a los dos operandos de la ALU (más multiplexores).




Ruta de datos: sw

- ➤ Ciclo 2: El operando tiene que ser registrado (registro B) porque la lectura de registro y la escritura en memoria se ejecutan en ciclos distintos.
- > Ciclo 3: La dirección de memoria se guarda en (ALUOut).
- ➤ Ciclo 4: El registro rt (ahora en B) se escribe en memoria (MemWrite), así que debe llegar a la entrada WD de memoria.



Ruta de datos: Tipo-R


- ➤ Ciclo 2: Leer y registrar rs y rt, los dos operandos de entrada de la ALU.
- > Ciclo 3: El resultado ALUResult, se registra en ALUOut.
- ➤ Ciclo 4: Ahora el contenido de ALUOut se escribe en el banco de registros (MemtoReg='0'). Se escribe en rd en lugar de rt (RegDst='1').



Ruta de datos: beq

Cálculo de la dirección de salto: BTA = (PC+4) + (Sign Imm << 2)


- Ciclo 1: PC <= PC+4 (en la ALU), habilita PC (PCWrite='1').</p>
- ➤ Ciclo 2: ALUOut <= (PC+4) + (Sign Imm << 2) (en la ALU).
- ➤ Ciclo 3: Se restan los operandos para determinar Z. ALUOut se envía a PC (PCSrc='1') por si se produce el salto (Branch AND Z = '1').




Ruta de datos: beq (decisión)


- Se decide si se salta o no con la bandera Z (Zero).
- Se actualiza el PC en dos casos:
 - ✓ PCWrite='1', cada ciclo 1 para conseguir PC+4 (siempre)
 - ✓ Zero and Branch (Z='1' y es un salto condicional).


Branch se debe generar en el ciclo 3 de beq, y si finalmente se salta o no depende de Zero.





Ruta de datos y de control multiciclo En la arquitectura multiciclo, las señales de control se generan según la instrucción (hay que decodificar opcode y funct) y varían según el ciclo de reloj. CLK PCWrite PCSC PCURITE PCSC RegWrite PCSC












Índice


- Resumen arquitectura MIPS uniciclo
- Ruta de datos multiciclo
- Control multiciclo
- Añadir más instrucciones


33


Planificación de instrucciones

	lw	sw	R-type	beq
Ciclo 1				
Ciclo 2	L	a. Lectura operandos. b. Cálculo BTA. (no escribe en PC)		
Ciclo 3	Cálculo de dirección	de Mem. Datos	Cálculo ALU	a. Resta en ALU b. Si Z=1, actualiza PC.
Ciclo 4	Lectura Mem. Datos	Escritura Mem. Datos	Escritura Reg.	
Ciclo 5	Escritura Reg.			-











Control: ciclos 4 y 5, instrucción lw > Ciclo-4: la dirección (ALUOut) se manda a memoria para leer el dato (lorD='1'), y se guarda el dato leído en Data (sin enable, siempre guarda). > Ciclo-5: el dato (Data) se guarda en registro (registro rt es el destino). Final de instrucción (vuelta a S0).



Control: ciclo 4, instrucción sw

> Ciclo-4: la dirección (ALUOut) se manda a memoria (lorD='1') para escribir el dato. La memoria se activa para escritura. El dato escrito es rt, guardado en B.



Final de instrucción (vuelta a SO).


La instrucción sw sólo necesita 4 ciclos, no 5.

Control: ciclo 4, instrucción sw


Ciclo-4: la dirección (ALUOut) se manda a memoria (lorD='1') para escribir el dato. La memoria se activa para escritura. El dato escrito es rt, guardado

Final de instrucción (vuelta a SO).

La instrucción sw sólo necesita 4 ciclos, no 5.





Control: ciclos 3 y 4, instrucciones Tipo-R ➤ Ciclo-3: obtiene se resultado en la ALU. Se usan A y B (datos de registros) y la operación de la ALU depende de funct. > Ciclo-4: el resultado, que ha quedado en ALUOut, se manda al registro rd. de instrucción Final (vuelta a SO). Se ejecutan en 4 ciclos.




Control beq, ciclo 2

- > Ciclo 1: la ALU calcula PC+4
- ➤ Ciclo-2:, se calcula la dirección de salto: SrcA=0 y SrcB=11. Se hace en todas las instrucciones, y si no es un salto, simplemente se descarta ALUOut, producido en ciclo 2.
- ➤ Ciclo 3: se activa Branch. En la ALU se restan los registros a comparar. De esta forma se activa o no la bandera Z, y por tanto se activará o no PCEn.







	lw	sw	R-type	beq
Ciclo 1		Captura de instrucc	ción. PC <= PC + 4	
Ciclo 2		a. Lectura operando b. Cálculo BTA (no s		
Ciclo 3	Cálculo de dirección	n de Mem. Datos	Cálculo ALU	a. Resta en ALU b. Si Z=1, actualiza I
Ciclo 4	Lectura Mem. Datos	Escritura Mem. Datos	Escritura Reg.	
Ciclo 5	Escritura Reg.			


Índice


- Resumen arquitectura MIPS uniciclo
- Ruta de datos multiciclo
- Control multiciclo
- Añadir más instrucciones

49

Añadimos addi

• La ruta de datos no necesita cambios (se puede sumar un registro y un dato inmediato como en lw, sw). Sólo hay cambios en el control.







Añadimos j

La ruta de datos sí necesita cambios: hay que poder generar JTA.
 JTA = (PC+4)[31:28] & addr & "00".


En **Ciclo-1** PC <= (PC+4)


➤ Ciclo-3: Se concatena addr con dos ceros. PCSrc se convierte en una señal de dos bits, porque hay tres señales a elegir.








Γ	lw	sw	R-type	beq	addi	l i
Ciclo 1	Captura de instrucción. PC <= PC + 4					
Ciclo 2	Lectura operandos. Cálculo BTA (no se guarda en PC)					
Ciclo 3	Cálculo de direco Dato		Cálculo ALU	Resta en ALU. Salta si Z=1.	Cálculo ALU	Salta a JTA
Ciclo 4	Lectura Mem. Datos	Escritura Mem. Datos	Escritura Reg.		Escritura Reg.	. 0
Ciclo 5	Escritura Reg.			!		-














Ciclo de reloj en multiciclo

Elemento	Parámetro	Retardo (ps)
Register clock-to-Q	t_{pcq_PC}	30
Register setup	t_{setup}	20
Multiplexer	t _{mux}	25
ALU	t _{ALU}	200
Memory read	t _{mem}	250
Register file read	t_{RFread}	150
Register file setup	$t_{RFsetup}$	20


$$T_c = t_{pcq_PC} + t_{mux} + t_{mem} + t_{setup} =$$


= [30 + 25 + 250 + 20] ps = 325 ps


61

Análisis: uniciclo vs multiciclo

- En uniciclo, todas las instrucciones tardan lo mismo que la más lenta (lw), es decir, 925 ps.
- En multiciclo, todos los ciclos de reloj van al ritmo del ciclo más lento (ciclo 1), es decir, 325 ps.
- En multiciclo, cada instrucción tarda un número distinto de ciclos, entre 3 y 5. El tiempo de ejecución está entre 3·325 y 5·325, es decir, entre 975 y 1625 ps.
- Multiciclo sale más lento que uniciclo (en este ejemplo): la razón es que los ciclos de reloj no se han dividido uniformemente (lo uniforme habría sido 925/5).
- Sin embargo, multiciclo es la base de segmentación (*pipeline*), en donde cada ciclo "corto" de reloj se empieza una nueva instrucción, ejecutándose varias en paralelo.







Unidad 5. El Procesador III: Diseño y control de la ruta de datos: Arquitectura multiciclo Escuela Politécnica Superior - UAM Copyright © 2007 Elsevier, "Digital Design and Computer Architecture"