

Microarquitectura - Memoria Dinámica

Alejandro Furfaro

9 de noviembre de 2020



Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- Configuración

- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- 4 Configuración

- Configuración del DRAM Device
- 5 Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



- A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

```
cas (inductancia, capacitancia, etc.)

Senalización Handshake con el hardware controlador

Signal Integrity En función de la frecuencia de frabajo

Excapsulado Define la manufacturabilidad.

Close y sincio Define citerios de montaje en el PCB y adapta-
```

- tura
- ➤ Si no se respetan estos aspectos se puede caer en diseños no óptimos o no funcionales.

- ► A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

```
Encapsulaco Define la manufacturabilidad.
Clock y sincro Define criterios de montaje en el PGB y adapta-
ciones eléctricas al bus
```

- A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:
 - Pines No solo el pinout sino sus características eléctri cas (inductancia, capacitancia, etc.)
 - Señalización Handshake con el hardware controlador
 - Signal Integrity En función de la frecuencia de trabajo
 - Encapsulado Define la manufacturabilidad.
 - Clock y sincro. Define criterios de montaje en el PCB y adaptaciones eléctricas al bus
 - liming Refresco, tiempo de acceso para lectura y escritura
- ➤ Si no se respetan estos aspectos se puede caer en diseños no óptimos o no funcionales.

- A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

Pines No solo el pinout sino sus características eléctricas (inductancia, capacitancia, etc.)

- Señalización Handshake con el hardware controlador Signal Integrity En función de la frecuencia de trabajo
- Encapsulado Define la manufacturabilidad.
- Clock y sincro Define criterios de montaje en el PCB y adaptaciones eléctricas al bus
- Timing Refresco, tiempo de acceso para lectura y escritura
- Si no se respetan estos aspectos se puede caer en diseños no óptimos o no funcionales.

- A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

Pines No solo el pinout sino sus características eléctricas (inductancia, capacitancia, etc.)

Señalización Handshake con el hardware controlador

- Signal Integrity En función de la frecuencia de trabajo
 - Encapsulado Define la manufacturabilidad
- Clock y sincro Define criterios de montaje en el PCB y adaptaciones eléctricas al bus
- Timing Refresco, tiempo de acceso para lectura y escri-
- Si no se respetan estos aspectos se puede caer en diseños no óptimos o no funcionales.

- A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

Pines No solo el pinout sino sus características eléctricas (inductancia, capacitancia, etc.)

Señalización Handshake con el hardware controlador Signal Integrity En función de la frecuencia de trabajo

Encapsulado Define la manufacturabilidad

Clock y sincro Define criterios de montaje en el PCB y adaptaciones eléctricas al bus

tura

- A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

```
Pines No solo el pinout sino sus características eléctricas (inductancia, capacitancia, etc.)
```

Señalización Handshake con el hardware controlador Signal Integrity En función de la frecuencia de trabajo Encapsulado Define la manufacturabilidad.

Clock y sincro Define criterios de montaje en el PCB y adaptaciones eléctricas al bus

> Timing Refresco, tiempo de acceso para lectura y escritura

- A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

Pines No solo el pinout sino sus características eléctricas (inductancia, capacitancia, etc.)

Señalización Handshake con el hardware controlador

Signal Integrity En función de la frecuencia de trabajo

Encapsulado Define la manufacturabilidad.

Clock y sincro Define criterios de montaje en el PCB y adaptaciones eléctricas al bus

Timing Refresco, tiempo de acceso para lectura y escritura

- ▶ A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

```
Pines No solo el pinout sino sus características eléctricas (inductancia, capacitancia, etc.)
```

Señalización Handshake con el hardware controlador

Signal Integrity En función de la frecuencia de trabajo

Encapsulado Define la manufacturabilidad.

Clock y sincro Define criterios de montaje en el PCB y adaptaciones eléctricas al bus

> Timing Refresco, tiempo de acceso para lectura y escritura

- A diferencia de las memorias cache que van generalmente en el mismo chip de la CPU, estas memoria al momento se ubican en uno o mas chips separados del de la CPU.
- Por tal motivo se deben considerar en su diseño los siguientes aspectos:

Pines No solo el pinout sino sus características eléctricas (inductancia, capacitancia, etc.)


Señalización Handshake con el hardware controlador

Signal Integrity En función de la frecuencia de trabajo

Encapsulado Define la manufacturabilidad.

Clock y sincro Define criterios de montaje en el PCB y adaptaciones eléctricas al bus

> Timing Refresco, tiempo de acceso para lectura y escritura



- Del gráfico anterior puede observarse la presencia de un Controlador de memoria Dinámica.
- Este dispositivo media entre la CPU y el/los chip/s de DRAM.
- Su presencia sugiere demoras en el tiempo de acceso (veremos que no es el único factor, pero evidentemente una mediación implica etapas lógicas).
- Sugiere además una complejidad en el sistema de DRAM que a esta altura no estamos en condiciones de valorar adecuadamente, pero que al cabo es estos slides podremos verificar.
- ▶ Pero también, como veremos, aporta independencia a la CPU de los detalles de la DRAM (timing, refresco, manejo de la estructura interna, por citar los mas obvios)



- Del gráfico anterior puede observarse la presencia de un Controlador de memoria Dinámica.
- ► Este dispositivo media entre la CPU y el/los chip/s de DRAM.
- Su presencia sugiere demoras en el tiempo de acceso (veremos que no es el único factor, pero evidentemente una mediación implica etapas lógicas).
- Sugiere además una complejidad en el sistema de DRAM que a esta altura no estamos en condiciones de valorar adecuadamente, pero que al cabo es estos slides podremos verificar.
- ▶ Pero también, como veremos, aporta independencia a la CPU de los detalles de la DRAM (timing, refresco, manejo de la estructura interna, por citar los mas obvios)



- Del gráfico anterior puede observarse la presencia de un Controlador de memoria Dinámica.
- ► Este dispositivo media entre la CPU y el/los chip/s de DRAM.
- Su presencia sugiere demoras en el tiempo de acceso (veremos que no es el único factor, pero evidentemente una mediación implica etapas lógicas).
- Sugiere además una complejidad en el sistema de DRAM que a esta altura no estamos en condiciones de valorar adecuadamente, pero que al cabo es estos slides podremos verificar.
- ▶ Pero también, como veremos, aporta independencia a la CPU de los detalles de la DRAM (timing, refresco, manejo de la estructura interna, por citar los mas obvios)



- Del gráfico anterior puede observarse la presencia de un Controlador de memoria Dinámica.
- ► Este dispositivo media entre la CPU y el/los chip/s de DRAM.
- Su presencia sugiere demoras en el tiempo de acceso (veremos que no es el único factor, pero evidentemente una mediación implica etapas lógicas).
- Sugiere además una complejidad en el sistema de DRAM que a esta altura no estamos en condiciones de valorar adecuadamente, pero que al cabo es estos slides podremos verificar.
- ▶ Pero también, como veremos, aporta independencia a la CPU de los detalles de la DRAM (timing, refresco, manejo de la estructura interna, por citar los mas obvios)



- Del gráfico anterior puede observarse la presencia de un Controlador de memoria Dinámica.
- Este dispositivo media entre la CPU y el/los chip/s de DRAM.
- Su presencia sugiere demoras en el tiempo de acceso (veremos que no es el único factor, pero evidentemente una mediación implica etapas lógicas).
- Sugiere además una complejidad en el sistema de DRAM que a esta altura no estamos en condiciones de valorar adecuadamente, pero que al cabo es estos slides podremos verificar.
- ▶ Pero también, como veremos, aporta independencia a la CPU de los detalles de la DRAM (timing, refresco, manejo de la estructura interna, por citar los mas obvios)



Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- Configuración

- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB




- Es una memoria que implementa cada bit con un par transistor capacitor.
- ► El término dinámica proviene del hecho de que al no implementarse con transistores ideales las corrientes de fuga hacen que se pierda la carga del capacitor.
- Este hecho hace que deba se refrescada periódicamente para que no se pierda la información almacenada.



- Es una memoria que implementa cada bit con un par transistor capacitor.
- El término dinámica proviene del hecho de que al no implementarse con transistores ideales las corrientes de fuga hacen que se pierda la carga del capacitor.
- Este hecho hace que deba se refrescada periódicamente para que no se pierda la información almacenada.

- Es una memoria que implementa cada bit con un par transistor capacitor.
- El término dinámica proviene del hecho de que al no implementarse con transistores ideales las corrientes de fuga hacen que se pierda la carga del capacitor.
- Este hecho hace que deba se refrescada periódicamente para que no se pierda la información almacenada.

- Es una memoria que implementa cada bit con un par transistor capacitor.
- El término dinámica proviene del hecho de que al no implementarse con transistores ideales las corrientes de fuga hacen que se pierda la carga del capacitor.
- Este hecho hace que deba se refrescada periódicamente para que no se pierda la información almacenada.



- ► Cada *die* de DRAM, contiene uno o varios arrays de *nxm* celdas.
- Cada celda es un bit de almacenamiento (transistor + capacitor)
- Cada array se organiza en filas (rows) y columnas (cols)
- Para acceder a cada bit debemos especificar fila y columna dentro del array que lo contiene.
- Los arrays dentro de cada celda pueden trabajar completamente asociados, completamente disociados, o en configuraciones intermedias entre las opciones anteriores.
- ▶ Si trabajan en forma asociada, todos los arrays transmiten o reciben el bit correspondiente al valor de fila y columna, proveyendo acceso a un número de tantos bits como arrays haya en el die. Por ejemplo una x4 DRAM (se dice por cuatro), entrega un nibble por cada valor de fila y columna que se le provee.



- Cada die de DRAM, contiene uno o varios arrays de nxm celdas.
- Cada celda es un bit de almacenamiento (transistor + capacitor)
- Cada array se organiza en filas (rows) y columnas (cols)
- Para acceder a cada bit debemos especificar fila y columna dentro del array que lo contiene.
- Los arrays dentro de cada celda pueden trabajar completamente asociados, completamente disociados, o en configuraciones intermedias entre las opciones anteriores.
- ➤ Si trabajan en forma asociada, todos los arrays transmiten o reciben el bit correspondiente al valor de fila y columna, proveyendo acceso a un número de tantos bits como arrays haya en el die. Por ejemplo una x4 DRAM (se dice por cuatro), entrega un nibble por cada valor de fila y columna que se le provee.



- Cada die de DRAM, contiene uno o varios arrays de nxm celdas.
- Cada celda es un bit de almacenamiento (transistor + capacitor)
- Cada array se organiza en filas (rows) y columnas (cols)
- Para acceder a cada bit debemos especificar fila y columna dentro del array que lo contiene.
- Los arrays dentro de cada celda pueden trabajar completamente asociados, completamente disociados, o en configuraciones intermedias entre las opciones anteriores.
- ➤ Si trabajan en forma asociada, todos los arrays transmiten o reciben el bit correspondiente al valor de fila y columna, proveyendo acceso a un número de tantos bits como arrays haya en el die. Por ejemplo una x4 DRAM (se dice por cuatro), entrega un nibble por cada valor de fila y columna que se le provee.



- Cada die de DRAM, contiene uno o varios arrays de nxm celdas.
- Cada celda es un bit de almacenamiento (transistor + capacitor)
- Cada array se organiza en filas (rows) y columnas (cols)
- Para acceder a cada bit debemos especificar fila y columna dentro del array que lo contiene.
- Los arrays dentro de cada celda pueden trabajar completamente asociados, completamente disociados, o en configuraciones intermedias entre las opciones anteriores.
- ▶ Si trabajan en forma asociada, todos los arrays transmiten o reciben el bit correspondiente al valor de fila y columna, proveyendo acceso a un número de tantos bits como arrays haya en el die. Por ejemplo una x4 DRAM (se dice por cuatro), entrega un nibble por cada valor de fila y columna que se le provee.



- Cada die de DRAM, contiene uno o varios arrays de nxm celdas.
- Cada celda es un bit de almacenamiento (transistor + capacitor)
- Cada array se organiza en filas (rows) y columnas (cols)
- Para acceder a cada bit debemos especificar fila y columna dentro del array que lo contiene.
- Los arrays dentro de cada celda pueden trabajar completamente asociados, completamente disociados, o en configuraciones intermedias entre las opciones anteriores.
- ► Si trabajan en forma asociada, todos los arrays transmiten o reciben el bit correspondiente al valor de fila y columna, proveyendo acceso a un número de tantos bits como arrays haya en el die. Por ejemplo una x4 DRAM (se dice por cuatro), entrega un nibble por cada valor de fila y columna que se le provee.




- Cada die de DRAM, contiene uno o varios arrays de nxm celdas.
- Cada celda es un bit de almacenamiento (transistor + capacitor)
- Cada array se organiza en filas (rows) y columnas (cols)
- Para acceder a cada bit debemos especificar fila y columna dentro del array que lo contiene.
- Los arrays dentro de cada celda pueden trabajar completamente asociados, completamente disociados, o en configuraciones intermedias entre las opciones anteriores.
- Si trabajan en forma asociada, todos los arrays transmiten o reciben el bit correspondiente al valor de fila y columna, proveyendo acceso a un número de tantos bits como arrays haya en el die. Por ejemplo una x4 DRAM (se dice por cuatro), entrega un nibble por cada valor de fila y columna que se le provee.










- Las configuraciones habituales para sistemas de media capacidad son x2, x4, y x8.
- Para las PCs actuales y servidores de mayor capacidad en los 90 comenzaron a producirse x16 y x32
- Los arrays de la figura anterior conforman bancos que operarán independientemente de otros bancos.








- Las configuraciones habituales para sistemas de media capacidad son x2, x4, y x8.
- Para las PCs actuales y servidores de mayor capacidad en los 90 comenzaron a producirse x16 y x32
- ▶ Los arrays de la figura anterior conforman bancos que operarán independientemente de otros bancos.








- Las configuraciones habituales para sistemas de media capacidad son x2, x4, y x8.
- Para las PCs actuales y servidores de mayor capacidad en los 90 comenzaron a producirse x16 y x32







- Las configuraciones habituales para sistemas de media capacidad son x2, x4, y x8.
- Para las PCs actuales y servidores de mayor capacidad en los 90 comenzaron a producirse x16 y x32
- ▶ Los arrays de la figura anterior conforman bancos que operarán independientemente de otros bancos.

Bancos de DRAM

- Operan en forma independiente como set de arrays con algunas restricciones:
- Debe ser activados, precargados, leídos, etc. al mismo tiempo que otros bancos, estén todos dentro del mismo dispositivo DRAM o en dispositivos diferentes.
- ► El uso de bancos independientes permite aumentar la velocidad de acceso a estos dispositivos (la cual es mas lenta que en el caso de memorias estáticas), mediante el entrelazado de los accesos a bancos diferentes de memoria.
- Esto se consigue con hardware de mediación entre la memoria y el procesador.
- ➤ Si los bancos tienen un tiempo de acceso e 10 nseg., leer en forma entrelazada dos bancos da un acceso de 5 nseg. Si se hace round robin con 4 bancos, el tiempo de acceso percibido por el procesador es de 2,5 nseg.



- Operan en forma independiente como set de arrays con algunas restricciones:
- Debe ser activados, precargados, leídos, etc. al mismo tiempo que otros bancos, estén todos dentro del mismo dispositivo DRAM o en dispositivos diferentes.
- ► El uso de bancos independientes permite aumentar la velocidad de acceso a estos dispositivos (la cual es mas lenta que en el caso de memorias estáticas), mediante el entrelazado de los accesos a bancos diferentes de memoria.
- Esto se consigue con hardware de mediación entre la memoria y el procesador.
- ➤ Si los bancos tienen un tiempo de acceso e 10 nseg., leer en forma entrelazada dos bancos da un acceso de 5 nseg. Si se hace round robin con 4 bancos, el tiempo de acceso percibido por el procesador es de 2,5 nseg.

- Operan en forma independiente como set de arrays con algunas restricciones:
- Debe ser activados, precargados, leídos, etc. al mismo tiempo que otros bancos, estén todos dentro del mismo dispositivo DRAM o en dispositivos diferentes.
- ► El uso de bancos independientes permite aumentar la velocidad de acceso a estos dispositivos (la cual es mas lenta que en el caso de memorias estáticas), mediante el entrelazado de los accesos a bancos diferentes de memoria.
- Esto se consigue con hardware de mediación entre la memoria y el procesador.
- ➤ Si los bancos tienen un tiempo de acceso e 10 nseg., leer en forma entrelazada dos bancos da un acceso de 5 nseg. Si se hace round robin con 4 bancos, el tiempo de acceso percibido por el procesador es de 2,5 nseg.

- Operan en forma independiente como set de arrays con algunas restricciones:
- Debe ser activados, precargados, leídos, etc. al mismo tiempo que otros bancos, estén todos dentro del mismo dispositivo DRAM o en dispositivos diferentes.
- ► El uso de bancos independientes permite aumentar la velocidad de acceso a estos dispositivos (la cual es mas lenta que en el caso de memorias estáticas), mediante el entrelazado de los accesos a bancos diferentes de memoria.
- Esto se consigue con hardware de mediación entre la memoria y el procesador.
- ➤ Si los bancos tienen un tiempo de acceso e 10 nseg., leer en forma entrelazada dos bancos da un acceso de 5 nseg. Si se hace round robin con 4 bancos, el tiempo de acceso percibido por el procesador es de 2,5 nseg.

- Operan en forma independiente como set de arrays con algunas restricciones:
- Debe ser activados, precargados, leídos, etc. al mismo tiempo que otros bancos, estén todos dentro del mismo dispositivo DRAM o en dispositivos diferentes.
- ► El uso de bancos independientes permite aumentar la velocidad de acceso a estos dispositivos (la cual es mas lenta que en el caso de memorias estáticas), mediante el entrelazado de los accesos a bancos diferentes de memoria.
- Esto se consigue con hardware de mediación entre la memoria y el procesador.
- ➤ Si los bancos tienen un tiempo de acceso e 10 nseg., leer en forma entrelazada dos bancos da un acceso de 5 nseg. Si se hace round robin con 4 bancos, el tiempo de acceso percibido por el procesador es de 2,5 nseg.

- En sistemas que requieren alta capacidad de almacenamiento las DRAM Se organizan en DIMM's.
- Los dispositivos DRAM se montan a ambos lados del PCB
- Cada DIMM puede pensarse como un banco independiente.
- O bien, cada dispositivo o grupo de dispositivos DRAM de un DIMW se puede asignar a un banco independiente.
- Para diferenciar esta situación se introdujo el concepto de *ran-go* ("rank") para diferenciar la operación independiente a nivel de DIMM de la operación independiente a nivel de banco interno.

- En sistemas que requieren alta capacidad de almacenamiento las DRAM Se organizan en DIMM's.
- Los dispositivos DRAM se montan a ambos lados del PCB
- Cada DIMM puede pensarse como un banco independiente.
- O bien, cada dispositivo o grupo de dispositivos DRAM de un DIMM se puede asignar a un banco independiente.
- ▶ Para diferenciar esta situación se introdujo el concepto de rango ("rank") para diferenciar la operación independiente a nivel de DIMM de la operación independiente a nivel de banco interno.

- En sistemas que requieren alta capacidad de almacenamiento las DRAM Se organizan en DIMM's.
- Los dispositivos DRAM se montan a ambos lados del PCB
- Cada DIMM puede pensarse como un banco independiente.
- O bien, cada dispositivo o grupo de dispositivos DRAM de un DIMM se puede asignar a un banco independiente.
- Para diferenciar esta situación se introdujo el concepto de *ran-go* ("rank") para diferenciar la operación independiente a nivel de DIMM de la operación independiente a nivel de banco interno.


- En sistemas que requieren alta capacidad de almacenamiento las DRAM Se organizan en DIMM's.
- Los dispositivos DRAM se montan a ambos lados del PCB
- Cada DIMM puede pensarse como un banco independiente.
- O bien, cada dispositivo o grupo de dispositivos DRAM de un DIMM se puede asignar a un banco independiente.
- ▶ Para diferenciar esta situación se introdujo el concepto de rango ("rank") para diferenciar la operación independiente a nivel de DIMM de la operación independiente a nivel de banco interno.

- En sistemas que requieren alta capacidad de almacenamiento las DRAM Se organizan en DIMM's.
- Los dispositivos DRAM se montan a ambos lados del PCB
- Cada DIMM puede pensarse como un banco independiente.
- O bien, cada dispositivo o grupo de dispositivos DRAM de un DIMM se puede asignar a un banco independiente.
- ▶ Para diferenciar esta situación se introdujo el concepto de rango ("rank") para diferenciar la operación independiente a nivel de DIMM de la operación independiente a nivel de banco interno.

- En sistemas que requieren alta capacidad de almacenamiento las DRAM Se organizan en DIMM's.
- Los dispositivos DRAM se montan a ambos lados del PCB
- Cada DIMM puede pensarse como un banco independiente.
- O bien, cada dispositivo o grupo de dispositivos DRAM de un DIMM se puede asignar a un banco independiente.
- Para diferenciar esta situación se introdujo el concepto de rango ("rank") para diferenciar la operación independiente a nivel de DIMM de la operación independiente a nivel de banco interno.








Rango

Es un set de dispositivos DRAM (todos los de un DIMM o una parte de ellos), que operan en forma conjunta.






Banco

Cada dispositivo DRAM implementa internamente uno o mas bancos independientes que operan de forma independiente entre sí.






Array


Cada banco de un dispositivo DRAM se compone de un conjunto de arrays esclavos, cuyo número determina el ancho del dispositivo DRAM (x2, x4, etc).






Concurrencia = paralelismo = Bandwidth


Accesos concurrentes a bancos y rangos con un "request pipeline" aumenta el ancho de banda, ya que operan en paralelo múltiples DRAMs a nivel de rango y múltiples arrays a nivel de banco.




- Recordemos que cada capacitor se ubica en la intersección entre un wordline (decodificación de la fila) y la bitline (decodificación de la columna).
- sistor controlado por la wordline.
- En los circuitos lógicos un transistor se comporta como un switch.



- Recordemos que cada capacitor se ubica en la intersección entre un wordline (decodificación de la fila) y la bitline (decodificación de la columna).
 - sistor controlado por la wordline.
- En los circuitos lógicos un transistor se comporta como un switch.



- Recordemos que cada capacitor se ubica en la intersección entre un wordline (decodificación de la fila) y la bitline (decodificación de la columna).
- Se conecta al bitline mediante un transistor controlado por la wordline.
- En los circuitos lógicos un transistor se comporta como un switch.



- Recordemos que cada capacitor se ubica en la intersección entre un wordline (decodificación de la fila) y la bitline (decodificación de la columna).
- Se conecta al bitline mediante un transistor controlado por la wordline.
- En los circuitos lógicos un transistor se comporta como un switch.

Por eso cuando la tensión eléctrica en el wordline es alta, todos los transistores cuyo gate está conectado a esa wordline se ponen en saturación y se asimila a un switch cerrado conectando al capacitor al bitline.

- En las escalas actuales de integración la cantidad de electrones que puede almacenar el capacitor es minúscula comparada con las características físicas del bitline.
- Por lo tanto se requiere un conjunto de amplificadores de sensado. capaces de detectar los valores eléctricos almacenados en los capacitores cuyas bitlines han sido habilitadas por la wordline decodificada a partir del valor de fila (row) enviado por el controlador de DRAM.

- En las escalas actuales de integración la cantidad de electrones que puede almacenar el capacitor es minúscula comparada con las características físicas del bitline.
- Por lo tanto se requiere un conjunto de amplificadores de sensado. capaces de detectar los valores eléctricos almacenados en los capacitores cuyas bitlines han sido habilitadas por la wordline decodificada a partir del valor de fila (row) enviado por el controlador de DRAM.

- ► El amplificador de sensado, en principio, *precarga* las bitlines con un valor eléctrico intermedio entre '0' y '1'.
- ► Al habilitarse una wordline, el capacitor de la bitline habilitada produce una alteración muy pequeña en el valor de tensión precargado, en mas o en menos dependiendo del estado de su carga.
- Esa diferencia es muy pequeña, pero el amplificador de sensado está diseñado para detectarla.
- En función del sentido de la variación de tensión detectada el amplificador lleva la bitline a un '0' o a un '1'.
- ► Este pull a '0' o a '1' por parte del amplificador de sensado, por otra parte restituye el valor de carga de los capacitores cuya carga se había perdido al modificar el nivel de tensión precargada en cada bitline.



- ► El amplificador de sensado, en principio, *precarga* las bitlines con un valor eléctrico intermedio entre '0' y '1'.
- Al habilitarse una wordline, el capacitor de la bitline habilitada produce una alteración muy pequeña en el valor de tensión precargado, en mas o en menos dependiendo del estado de su carga.
- Esa diferencia es muy pequeña, pero el amplificador de sensado está diseñado para detectarla.
- ► En función del sentido de la variación de tensión detectada el amplificador lleva la bitline a un '0' o a un '1'.
- ▶ Este pull a '0' o a '1' por parte del amplificador de sensado, por otra parte restituye el valor de carga de los capacitores cuya carga se había perdido al modificar el nivel de tensión precargada en cada bitline.



- ► El amplificador de sensado, en principio, *precarga* las bitlines con un valor eléctrico intermedio entre '0' y '1'.
- Al habilitarse una wordline, el capacitor de la bitline habilitada produce una alteración muy pequeña en el valor de tensión precargado, en mas o en menos dependiendo del estado de su carga.
- Esa diferencia es muy pequeña, pero el amplificador de sensado está diseñado para detectarla.
- ► En función del sentido de la variación de tensión detectada el amplificador lleva la bitline a un '0' o a un '1'.
- ▶ Este pull a '0' o a '1' por parte del amplificador de sensado, por otra parte restituye el valor de carga de los capacitores cuya carga se había perdido al modificar el nivel de tensión precargada en cada bitline.




- ► El amplificador de sensado, en principio, *precarga* las bitlines con un valor eléctrico intermedio entre '0' y '1'.
- Al habilitarse una wordline, el capacitor de la bitline habilitada produce una alteración muy pequeña en el valor de tensión precargado, en mas o en menos dependiendo del estado de su carga.
- Esa diferencia es muy pequeña, pero el amplificador de sensado está diseñado para detectarla.
- En función del sentido de la variación de tensión detectada el amplificador lleva la bitline a un '0' o a un '1'.
- ► Este pull a '0' o a '1' por parte del amplificador de sensado, por otra parte restituye el valor de carga de los capacitores cuya carga se había perdido al modificar el nivel de tensión precargada en cada bitline.




- ► El amplificador de sensado, en principio, *precarga* las bitlines con un valor eléctrico intermedio entre '0' y '1'.
- Al habilitarse una wordline, el capacitor de la bitline habilitada produce una alteración muy pequeña en el valor de tensión precargado, en mas o en menos dependiendo del estado de su carga.
- Esa diferencia es muy pequeña, pero el amplificador de sensado está diseñado para detectarla.
- En función del sentido de la variación de tensión detectada el amplificador lleva la bitline a un '0' o a un '1'.
- ► Este pull a '0' o a '1' por parte del amplificador de sensado, por otra parte restituye el valor de carga de los capacitores cuya carga se había perdido al modificar el nivel de tensión precargada en cada bitline.




El amplificador de sensado



Estados estables del amplificador de sensado




Operación del amplificador de sensado






Operación del amplificador de sensado







Operación del amplificador de sensado







El capacitor mas el amplificador de sensado



















































Operación del amplificador de sensado



- ► El controlador de memoria a partir de la dirección física recibida, decodifica el rango de memoria al que se debe dirigir el requerimiento, el banco dentro de ese rango y los valores de fila y columna dentro del banco.
- Con los valores de fila y columna se componen la row address y la column address.
- Una vez determinado el banco se genera un grupo de bits adicionales a la dirección.
- Con la determinación del rango el controlador genera el valor a colocar en el bus de chip select.
- ► Al recibir la información de direcciones el DRAM device precarga (es decir, pullea mediante sus amplificadores de sensado a un valor intermedio entre '0' y '1') las bitlines del banco seleccionado.



- ► El controlador de memoria a partir de la dirección física recibida, decodifica el rango de memoria al que se debe dirigir el requerimiento, el banco dentro de ese rango y los valores de fila y columna dentro del banco.
- Con los valores de fila y columna se componen la row address y la column address.
- Una vez determinado el banco se genera un grupo de bits adicionales a la dirección.
- Con la determinación del rango el controlador genera el valor a colocar en el bus de chip select.
- ► Al recibir la información de direcciones el DRAM device precarga (es decir, pullea mediante sus amplificadores de sensado a un valor intermedio entre '0' y '1') las bitlines del banco seleccionado.



- ► El controlador de memoria a partir de la dirección física recibida, decodifica el rango de memoria al que se debe dirigir el requerimiento, el banco dentro de ese rango y los valores de fila y columna dentro del banco.
- Con los valores de fila y columna se componen la row address y la column address.
- Una vez determinado el banco se genera un grupo de bits adicionales a la dirección.
- Con la determinación del rango el controlador genera el valor a colocar en el bus de chip select.
- ➤ Al recibir la información de direcciones el DRAM device precarga (es decir, pullea mediante sus amplificadores de sensado a un valor intermedio entre '0' y '1') las bitlines del banco seleccionado.



- ► El controlador de memoria a partir de la dirección física recibida, decodifica el rango de memoria al que se debe dirigir el requerimiento, el banco dentro de ese rango y los valores de fila y columna dentro del banco.
- Con los valores de fila y columna se componen la row address y la column address.
- Una vez determinado el banco se genera un grupo de bits adicionales a la dirección.
- Con la determinación del rango el controlador genera el valor a colocar en el bus de chip select.
- ► Al recibir la información de direcciones el DRAM device precarga (es decir, pullea mediante sus amplificadores de sensado a un valor intermedio entre '0' y '1') las bitlines del banco seleccionado.



- ► El controlador de memoria a partir de la dirección física recibida, decodifica el rango de memoria al que se debe dirigir el requerimiento, el banco dentro de ese rango y los valores de fila y columna dentro del banco.
- Con los valores de fila y columna se componen la row address y la column address.
- Una vez determinado el banco se genera un grupo de bits adicionales a la dirección.
- Con la determinación del rango el controlador genera el valor a colocar en el bus de chip select.
- Al recibir la información de direcciones el DRAM device precarga (es decir, pullea mediante sus amplificadores de sensado a un valor intermedio entre '0' y '1') las bitlines del banco seleccionado.



► El DRAM Device selecciona la fila entera (cientos de celdas)

- Cada fila ataca a su correspondiente amplificador de sensado dentro del array de amplificadores de sensado,
- Cada amplificador detecta las diferencias de tensión aplicada por el capacitor conectado a su bitline a través del transistor, y fuerza ("pull") el valor lógico definitivo. Esto lleva en las tecnologías actuales típicamente decenas de nanosegundos.
- ▶ Luego de esto se activa la señal en el pin CAS (Coloumn Address Strobe, para activar la wordline deseada del banco seleccionado, lo cual selecciona a los amplificadores de sensado que deben ser conectados al buffer de salida para finalmente ser derivados al bus de datos.

- ► El DRAM Device selecciona la fila entera (cientos de celdas)
- Cada fila ataca a su correspondiente amplificador de sensado dentro del array de amplificadores de sensado,
- Cada amplificador detecta las diferencias de tensión aplicada por el capacitor conectado a su bitline a través del transistor, y fuerza ("pull") el valor lógico definitivo. Esto lleva en las tecnologías actuales típicamente decenas de nanosegundos.
- Luego de esto se activa la señal en el pin CAS (Coloumn Address Strobe, para activar la wordline deseada del banco seleccionado, lo cual selecciona a los amplificadores de sensado que deben ser conectados al buffer de salida para finalmente ser derivados al bus de datos.

- El DRAM Device selecciona la fila entera (cientos de celdas)
- Cada fila ataca a su correspondiente amplificador de sensado dentro del array de amplificadores de sensado,
- Cada amplificador detecta las diferencias de tensión aplicada por el capacitor conectado a su bitline a través del transistor, y fuerza ("pull") el valor lógico definitivo. Esto lleva en las tecnologías actuales típicamente decenas de nanosegundos.
- ▶ Luego de esto se activa la señal en el pin CAS (Coloumn Address Strobe, para activar la wordline deseada del banco seleccionado, lo cual selecciona a los amplificadores de sensado que deben ser conectados al buffer de salida para finalmente ser derivados al bus de datos.

- El DRAM Device selecciona la fila entera (cientos de celdas)
- Cada fila ataca a su correspondiente amplificador de sensado dentro del array de amplificadores de sensado,
- Cada amplificador detecta las diferencias de tensión aplicada por el capacitor conectado a su bitline a través del transistor, y fuerza ("pull") el valor lógico definitivo. Esto lleva en las tecnologías actuales típicamente decenas de nanosegundos.
- ▶ Luego de esto se activa la señal en el pin CAS (Coloumn Address Strobe, para activar la wordline deseada del banco seleccionado, lo cual selecciona a los amplificadores de sensado que deben ser conectados al buffer de salida para finalmente ser derivados al bus de datos.

- Cuando el controlador de memoria recibe los datos los retransmite al procesador.
- Una vez precargada la bitline se debe activar la fila correspondiente en el banco seleccionado del rango seleccionado.
- ▶ Para ello se activa el chip select que selecciona los DRAM devices correspondientes de acuerdo con la información puesta en el bus,y se activa la fila seleccionada con la *row address* activando el terminal RAS (Row Address Strobe) del DRAM Device.

- Cuando el controlador de memoria recibe los datos los retransmite al procesador.
- Una vez precargada la bitline se debe activar la fila correspondiente en el banco seleccionado del rango seleccionado.
- ▶ Para ello se activa el chip select que selecciona los DRAM devices correspondientes de acuerdo con la información puesta en el bus,y se activa la fila seleccionada con la *row address* activando el terminal RAS (Row Address Strobe) del DRAM Device.

- Cuando el controlador de memoria recibe los datos los retransmite al procesador.
- Una vez precargada la bitline se debe activar la fila correspondiente en el banco seleccionado del rango seleccionado.
- ▶ Para ello se activa el chip select que selecciona los DRAM devices correspondientes de acuerdo con la información puesta en el bus,y se activa la fila seleccionada con la *row address* activando el terminal RAS (Row Address Strobe) del DRAM Device.

Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- 4 Configuración

- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



- ► En la segunda mitad de los 80' la velocidad de los microprocesadores comenzó a despegarse de la velocidad de las memorias y hacia inicios de los 90' éstas se transforman en un cuello de botella.
- Comienza la etapa de interfaz procesador-memoria, además de los caches de SRAM.
- Las interfaces evolucionan, pero la arquitectura interna de los DRAN Devices permanece inalterada.
- Se plantearon dos caminos respecto del uso o no del clock
- ► En las DRAM asincrónicas no hay una señal de clock del sistema conectada al DRAM device, sino que es el controlador de memoria quien determina mediante handshake a través del bus las acciones que deben desarrollarse dentro del DRAM device.
- Las DRAM sincrónicas trabajan de acuerdo a la señal de clock del sistema, utilizando uno de sus flancos o ambos flanços.

- ► En la segunda mitad de los 80' la velocidad de los microprocesadores comenzó a despegarse de la velocidad de las memorias y hacia inicios de los 90' éstas se transforman en un cuello de botella.
- Comienza la etapa de interfaz procesador-memoria, además de los caches de SRAM.
- Las interfaces evolucionan, pero la arquitectura interna de los DRAN Devices permanece inalterada.
- Se plantearon dos caminos respecto del uso o no del clock
- ► En las DRAM asincrónicas no hay una señal de clock del sistema conectada al DRAM device, sino que es el controlador de memoria quien determina mediante handshake a través del bus las acciones que deben desarrollarse dentro del DRAM device.
- Las DRAM sincrónicas trabajan de acuerdo a la señal de clock del sistema, utilizando uno de sus flancos o ambos flancos.


- ► En la segunda mitad de los 80' la velocidad de los microprocesadores comenzó a despegarse de la velocidad de las memorias y hacia inicios de los 90' éstas se transforman en un cuello de botella.
- Comienza la etapa de interfaz procesador-memoria, además de los caches de SRAM.
- Las interfaces evolucionan, pero la arquitectura interna de los DRAM Devices permanece inalterada.
- Se plantearon dos caminos respecto del uso o no del clock.
- ► En las DRAM asincrónicas no hay una señal de clock del sistema conectada al DRAM device, sino que es el controlador de memoria quien determina mediante handshake a través del bus las acciones que deben desarrollarse dentro del DRAM device.
- Las DRAM sincrónicas trabajan de acuerdo a la señal de clock del sistema, utilizando uno de sus flancos o ambos flanços.

- En la segunda mitad de los 80' la velocidad de los microprocesadores comenzó a despegarse de la velocidad de las memorias y hacia inicios de los 90' éstas se transforman en un cuello de botella.
- Comienza la etapa de interfaz procesador-memoria, además de los caches de SRAM.
- Las interfaces evolucionan, pero la arquitectura interna de los DRAM Devices permanece inalterada.
- Se plantearon dos caminos respecto del uso o no del clock.
- ► En las DRAM asincrónicas no hay una señal de clock del sistema conectada al DRAM device, sino que es el controlador de memoria quien determina mediante handshake a través del bus las acciones que deben desarrollarse dentro del DRAM device.
- Las DRAM sincrónicas trabajan de acuerdo a la señal de clock del sistema, utilizando uno de sus flancos o ambos flancos.

- En la segunda mitad de los 80' la velocidad de los microprocesadores comenzó a despegarse de la velocidad de las memorias y hacia inicios de los 90' éstas se transforman en un cuello de botella.
- Comienza la etapa de interfaz procesador-memoria, además de los caches de SRAM.
- Las interfaces evolucionan, pero la arquitectura interna de los DRAM Devices permanece inalterada.
- Se plantearon dos caminos respecto del uso o no del clock.
- ► En las DRAM asincrónicas no hay una señal de clock del sistema conectada al DRAM device, sino que es el controlador de memoria quien determina mediante handshake a través del bus las acciones que deben desarrollarse dentro del DRAM device.
- Las DRAM sincrónicas trabajan de acuerdo a la señal de clock del sistema, utilizando uno de sus flancos o ambos flancos.

- En la segunda mitad de los 80' la velocidad de los microprocesadores comenzó a despegarse de la velocidad de las memorias y hacia inicios de los 90' éstas se transforman en un cuello de botella.
- Comienza la etapa de interfaz procesador-memoria, además de los caches de SRAM.
- Las interfaces evolucionan, pero la arquitectura interna de los DRAM Devices permanece inalterada.
- Se plantearon dos caminos respecto del uso o no del clock.
- ► En las DRAM asincrónicas no hay una señal de clock del sistema conectada al DRAM device, sino que es el controlador de memoria quien determina mediante handshake a través del bus las acciones que deben desarrollarse dentro del DRAM device.
- Las DRAM sincrónicas trabajan de acuerdo a la señal de clock del sistema, utilizando uno de sus flancos o ambos flancos.

Evolución de las tecnologías DRAM





Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- 4 Configuración


- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB




- Clocked DRAM: DRAM original que se utilizó en los 60's y 70's.
- DRAM Asincrónica: Se introducen en los 70's. Es la que estamos habituados a usar en pequeños sistemas. Responde al mecanismo de acceso descripto, pero manejada directo por el procesador con lógica externa. CAS y RAS se debían aplicar en forma simultánea.
- ▶ FPM (Fast Page Mode): Es la primer evolución que bufferea la información de fila, de modo de leer sucesivas columnas. Implementa un cache de facto en los amplificadores de sensado. Esto acelera los accesos sucesivos a la misma fila, cambiando solo CAS mientras que RAS permanece activa. La lectura de columnas sucesivas comienza a considerarse en base al principio de vecindad.

- Clocked DRAM: DRAM original que se utilizó en los 60's y 70's.
- ▶ DRAM Asincrónica: Se introducen en los 70's. Es la que estamos habituados a usar en pequeños sistemas. Responde al mecanismo de acceso descripto, pero manejada directo por el procesador con lógica externa. CAS y RAS se debían aplicar en forma simultánea.
- ▶ FPM (Fast Page Mode): Es la primer evolución que bufferea la información de fila, de modo de leer sucesivas columnas. Implementa un cache de facto en los amplificadores de sensado. Esto acelera los accesos sucesivos a la misma fila, cambiando solo CAS mientras que RAS permanece activa. La lectura de columnas sucesivas comienza a considerarse en base al principio de vecindad.

- ► Clocked DRAM: DRAM original que se utilizó en los 60's y 70's.
- ▶ DRAM Asincrónica: Se introducen en los 70's. Es la que estamos habituados a usar en pequeños sistemas. Responde al mecanismo de acceso descripto, pero manejada directo por el procesador con lógica externa. CAS y RAS se debían aplicar en forma simultánea.
- ► FPM (Fast Page Mode): Es la primer evolución que bufferea la información de fila, de modo de leer sucesivas columnas. Implementa un cache de facto en los amplificadores de sensado. Esto acelera los accesos sucesivos a la misma fila, cambiando solo CAS mientras que RAS permanece activa. La lectura de columnas sucesivas comienza a considerarse en base al principio de vecindad.







Timing DRAM Fast Page Mode_




- ▶ EDO DRAM (Extended Data Out): Agregando unos pocos transistores al driver de salida de un FPM, implementa un latch entre los amplificadores de sensado y los pines de salida de datos. Así mantiene la salida permitiendo retirar CAS mas rápidamente, y que el array de memoria se precargue antes. Además el latch naturalmente extiende el tiempo de validez de la salida (EDO). Mejora en un 15 % la velocidad de acceso respecto de FPM
- ▶ BEDO DRAM (Bursted EDO): Fue rápidamente reemplazada por la siguiente generación pero marca una nueva generación de memorias. Incluye un contador que incrementa el número de columna con la pulsación de la señal CAS. De este modo permite leer ráfagas (burst) columnas consecutivas sin necesidad de colocar la dirección de columna. Nuevamente pone de relevancia la validez del principio de vecindad.




- ▶ EDO DRAM (Extended Data Out): Agregando unos pocos transistores al driver de salida de un FPM, implementa un latch entre los amplificadores de sensado y los pines de salida de datos. Así mantiene la salida permitiendo retirar CAS mas rápidamente, y que el array de memoria se precargue antes. Además el latch naturalmente extiende el tiempo de validez de la salida (EDO). Mejora en un 15 % la velocidad de acceso respecto de FPM
- ▶ BEDO DRAM (Bursted EDO): Fue rápidamente reemplazada por la siguiente generación pero marca una nueva generación de memorias. Incluye un contador que incrementa el número de columna con la pulsación de la señal CAS. De este modo permite leer ráfagas (burst) columnas consecutivas sin necesidad de colocar la dirección de columna. Nuevamente pone de relevancia la validez del principio de vecindad.






Timing DRAM Extended Data Out



▶ IBM High Speed Toggle Mode DRAM: A fines de los 80's IBM diseñó y fabricó una interfaz de memoria de alta velocidad. La presentó en la International Solid Circuit Conference en Febrero de 1990, y al JEDEC en Setiembre del 90. Utilizaba ambos flancos de la señal de strobe. Como la frecuencia de esta señal era sumamente alta para ese momento, se conmutaba (Toggle) entre dos buffers de salida por cada flanco de strobe.

► SDRAM Synchronous DRAM: Todas las generaciones anteriores eran asincrónicas. Sincronizar hace posible aplicar CAS y RAS al mismo tiempo, ya que se dispone de latches internos que aseguran la información que se aplica a la matriz. Esto deriva en que el tiempo de acceso es mas predecible, por independizar el acceso cada dispositivo DRAM del resto (de-skewing), y minimiza el tiempo de conmutación de un DIMM al próximo (cuando se tienen varios DIMMs). Conserva el burst mode introducido por BEDO. Los SDRAM devices tienen un registro para programar el números de accesos burst. Esto evita enviar un CAS por cada lectura reduciendo el ancho de banda de bus dedicado a handshake aumentando el porcentaje relativo dedicado a transferir datos.




Timing DRAM Sincrónica (SDRAM)

Interfaces orientadas al Throughput

▶ DDR-SDRAM Double Data Rate SDRAM: Es el equivalente moderno al IBM Toggle Mode, en cuanto a que se utilizan ambos flancos de la señal para transferir datos. En este caso al ser una memoria Sincrónica, se utilizan ambos flancos de la señal de clock. En las restantes características es similar a la SDRAM: utilizan la misma tecnología de señalización, la misma especificación de interfaz, y los mismos pinouts en los DIMM carriers. Sin embargo tienen el doble de velocidad de transferencia que las SDRAM. Durante las escrituras se prescinde de la señal de clock y se utiliza una señal DQS en cuyos flancos ascendente y descendente se escriben los datos. Esto contradice lo estipulado por JEDEC para SDRAMs y hace que las DDR se asimilen al standard IBM Toggle.

Interfaces orientadas al Throughput



Timing Double Data Rate SDRAM

Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- Configuración

- Configuración del DRAM Device
- 5 Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



Las DRAM actualmente son un comodity.

- Cualquier DRAM o DIMM actual tiene especificaciones equivalentes: ancho de bus, capacidad, velocidad, interfaz, por citar las mas importantes.
- Esta compatibilidad está gobernada por JEDEC (Joint Electron Device Engineering Council).
- Hemos mencionado ya la presencia de un controlador de memoria
- Entre otros aspectos se definen cuatro buses independientes para una organización de memoria: data, address, control, y chip select.

- Las DRAM actualmente son un comodity.
- Cualquier DRAM o DIMM actual tiene especificaciones equivalentes: ancho de bus, capacidad, velocidad, interfaz, por citar las mas importantes.
- Esta compatibilidad está gobernada por JEDEC (Joint Electron Device Engineering Council).
- Hemos mencionado ya la presencia de un controlador de memoria
- Entre otros aspectos se definen cuatro buses independientes para una organización de memoria: data, address, control, y chip select.

- Las DRAM actualmente son un comodity.
- Cualquier DRAM o DIMM actual tiene especificaciones equivalentes: ancho de bus, capacidad, velocidad, interfaz, por citar las mas importantes.
- Esta compatibilidad está gobernada por JEDEC (Joint Electron Device Engineering Council).
- Hemos mencionado ya la presencia de un controlador de memoria.
- ► Entre otros aspectos se definen cuatro buses independientes para una organización de memoria: data, address, control, y chip select.

- Las DRAM actualmente son un comodity.
- Cualquier DRAM o DIMM actual tiene especificaciones equivalentes: ancho de bus, capacidad, velocidad, interfaz, por citar las mas importantes.
- Esta compatibilidad está gobernada por JEDEC (Joint Electron Device Engineering Council).
- Hemos mencionado ya la presencia de un controlador de memoria.
- ► Entre otros aspectos se definen cuatro buses independientes para una organización de memoria: data, address, control, y chip select.


- Las DRAM actualmente son un comodity.
- Cualquier DRAM o DIMM actual tiene especificaciones equivalentes: ancho de bus, capacidad, velocidad, interfaz, por citar las mas importantes.
- Esta compatibilidad está gobernada por JEDEC (Joint Electron Device Engineering Council).
- Hemos mencionado ya la presencia de un controlador de memoria.
- Entre otros aspectos se definen cuatro buses independientes para una organización de memoria: data, address, control, y chip select.

Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- 2 Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- 4 Configuración


- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB






► El data bus es por lo general el mas ancho, por razones de optimización del ancho de banda. Típicamente es de 64 bits aunque en sistemas de alto rendimiento se encuentran data buses mas anchos (hasta 256 bits)






- El address bus envía la información de row y col a los DIMMs. Su ancho es proporcional a la capacidad de DRAM instalada
- ► El *control* bus lleva los strobes de row y col, output enable, clock enable, clock, etc.
- DIMM, implican dos *chip select* bus por cada DIMM.



- El address bus envía la información de row y col a los DIMMs. Su ancho es proporcional a la capacidad de DRAM instalada
- ► El *control* bus lleva los strobes de row y col, output enable, clock enable, clock, etc.
- DIMM, implican dos *chip select* bus por cada DIMM.



- El address bus envía la información de row y col a los DIMMs. Su ancho es proporcional a la capacidad de DRAM instalada
- ► El *control* bus lleva los strobes de row y col, output enable, clock enable, clock, etc.
- ► El chip select bus es individual para cada rango. Ej: 2 rangos por DIMM, implican dos chip select bus por cada DIMM.

- El/los procesador/es un sistema no se conecta/n directamente a los dispositivos de memoria DRAM, sino que intermedia/n uno o mas controladores de memoria.
- Un procesador puede conectarse a uno o mas controladores, o varios procesadores pueden utilizar un único controlador.
- Las redes de conexionado (bus, crossbar, etc.) entre el procesador y el controlador de memoria son diferentes de las que conectan al controlador con la DRAM (manejan diferentes señales.
- Así el procesador se independiza de las características físicas de los diferentes DRAM devices.
- ▶ Un controlador de memoria se conecta a uno o mas DIMMs, ⇒ controla varios DRAM devices.



- El/los procesador/es un sistema no se conecta/n directamente a los dispositivos de memoria DRAM, sino que intermedia/n uno o mas controladores de memoria.
- Un procesador puede conectarse a uno o mas controladores, o varios procesadores pueden utilizar un único controlador.
- Las redes de conexionado (bus, crossbar, etc.) entre el procesador y el controlador de memoria son diferentes de las que conectan al controlador con la DRAM (manejan diferentes señales.
- Así el procesador se independiza de las características físicas de los diferentes DRAM devices.
- ▶ Un controlador de memoria se conecta a uno o mas DIMMs, ⇒ controla varios DRAM devices.



- El/los procesador/es un sistema no se conecta/n directamente a los dispositivos de memoria DRAM, sino que intermedia/n uno o mas controladores de memoria.
- Un procesador puede conectarse a uno o mas controladores, o varios procesadores pueden utilizar un único controlador.
- Las redes de conexionado (bus, crossbar, etc.) entre el procesador y el controlador de memoria son diferentes de las que conectan al controlador con la DRAM (manejan diferentes señales.
- Así el procesador se independiza de las características físicas de los diferentes DRAM devices.
- ▶ Un controlador de memoria se conecta a uno o mas DIMMs, ⇒ controla varios DRAM devices.




- El/los procesador/es un sistema no se conecta/n directamente a los dispositivos de memoria DRAM, sino que intermedia/n uno o mas controladores de memoria.
- Un procesador puede conectarse a uno o mas controladores, o varios procesadores pueden utilizar un único controlador.
- Las redes de conexionado (bus, crossbar, etc.) entre el procesador y el controlador de memoria son diferentes de las que conectan al controlador con la DRAM (manejan diferentes señales.
- Así el procesador se independiza de las características físicas de los diferentes DRAM devices.
- ▶ Un controlador de memoria se conecta a uno o mas DIMMs, ⇒ controla varios DRAM devices.



- El/los procesador/es un sistema no se conecta/n directamente a los dispositivos de memoria DRAM, sino que intermedia/n uno o mas controladores de memoria.
- Un procesador puede conectarse a uno o mas controladores, o varios procesadores pueden utilizar un único controlador.
- Las redes de conexionado (bus, crossbar, etc.) entre el procesador y el controlador de memoria son diferentes de las que conectan al controlador con la DRAM (manejan diferentes señales.
- Así el procesador se independiza de las características físicas de los diferentes DRAM devices.
- ► Un controlador de memoria se conecta a uno o mas DIMMs, ⇒ controla varios DRAM devices.



Diagrama general y transacciones



- A: Transaction request may be delayed in Queue
- B: Transaction request sent to Memory Controller C: Transaction converted to Command Sequences
- (may be queued)

D: Command/s Sent to DRAM

E₁: Requires only a CAS or E₂: Requires RAS + CAS or

E₃: Requires PRE + RAS + CAS

F: Transaction sent back to CPU

DRAM Latency = A + B + C + D + E + F

- El procesador ordena y encola los requerimientos de acceso a memoria y los envía al controlador.
- El controlador los encola hasta que la DRAM esté lista y se hayan resuelto los requerimientos en curso.
- La interfaz del controlador de DRAM con los DIMM o con los DRAM devices, es mucho mas compleja que la de por ejemplo una memoria estática. En principio convierte dirección física en códigos de CAS y RAS. El detalle a continuación...

- Objetivo: Mejorar el ancho de banda de las transferencias de memoria.
- ► Los SDRAM disponen de un Registro de Modo en el que se programa entre otras cosas la cantidad de lecturas o escrituras en ráfaga (burst) que se llevarán a cabo una vez activada la línea CAS.
- En lugar conmutar la señal CAS para transmitir en cada flanco un paquete de datos, como las BEDO, las SDRAM conmutan una vez la línea CAS, y se transmiten tantos paquetes de datos en cada flanco ascendente de la señal de clock como indique su Registro de Modo.
- ► Al no tener que conmutar la línea CAS el controlador de memoria, el controlador puede enviar requerimientos por el bus de control a otros DRAM Devices aumentando el ancho de banda del bus.
- Una vez terminado el burst en este DRAM Device, habrá otros Devices ya precargados y disponibles para transmitir datos en ráfaga.

- Objetivo: Mejorar el ancho de banda de las transferencias de memoria.
- Los SDRAM disponen de un Registro de Modo en el que se programa entre otras cosas la cantidad de lecturas o escrituras en ráfaga (burst) que se llevarán a cabo una vez activada la línea CAS.
- En lugar conmutar la señal CAS para transmitir en cada flanco un paquete de datos, como las BEDO, las SDRAM conmutan una vez la línea CAS, y se transmiten tantos paquetes de datos en cada flanco ascendente de la señal de clock como indique su Registro de Modo.
- Al no tener que conmutar la línea CAS el controlador de memoria, el controlador puede enviar requerimientos por el bus de control a otros DRAM Devices aumentando el ancho de banda del bus.
- Una vez terminado el burst en este DRAM Device, habrá otros Devices ya precargados y disponibles para transmitir datos en ráfaga.

- Objetivo: Mejorar el ancho de banda de las transferencias de memoria.
- Los SDRAM disponen de un Registro de Modo en el que se programa entre otras cosas la cantidad de lecturas o escrituras en ráfaga (burst) que se llevarán a cabo una vez activada la línea CAS.
- En lugar conmutar la señal CAS para transmitir en cada flanco un paquete de datos, como las BEDO, las SDRAM conmutan una vez la línea CAS, y se transmiten tantos paquetes de datos en cada flanco ascendente de la señal de clock como indique su Registro de Modo.
- ▶ Al no tener que conmutar la línea CAS el controlador de memoria, el controlador puede enviar requerimientos por el bus de control a otros DRAM Devices aumentando el ancho de banda del bus.
- Una vez terminado el burst en este DRAM Device, habrá otros Devices ya precargados y disponibles para transmitir datos en ráfaga.

- Objetivo: Mejorar el ancho de banda de las transferencias de memoria.
- Los SDRAM disponen de un Registro de Modo en el que se programa entre otras cosas la cantidad de lecturas o escrituras en ráfaga (burst) que se llevarán a cabo una vez activada la línea CAS.
- En lugar conmutar la señal CAS para transmitir en cada flanco un paquete de datos, como las BEDO, las SDRAM conmutan una vez la línea CAS, y se transmiten tantos paquetes de datos en cada flanco ascendente de la señal de clock como indique su Registro de Modo.
- Al no tener que conmutar la línea CAS el controlador de memoria, el controlador puede enviar requerimientos por el bus de control a otros DRAM Devices aumentando el ancho de banda del bus.
- ► Una vez terminado el burst en este DRAM Device, habrá otros Devices ya precargados y disponibles para transmitir datos en ráfaga.

- Objetivo: Mejorar el ancho de banda de las transferencias de memoria.
- Los SDRAM disponen de un Registro de Modo en el que se programa entre otras cosas la cantidad de lecturas o escrituras en ráfaga (burst) que se llevarán a cabo una vez activada la línea CAS.
- En lugar conmutar la señal CAS para transmitir en cada flanco un paquete de datos, como las BEDO, las SDRAM conmutan una vez la línea CAS, y se transmiten tantos paquetes de datos en cada flanco ascendente de la señal de clock como indique su Registro de Modo.
- Al no tener que conmutar la línea CAS el controlador de memoria, el controlador puede enviar requerimientos por el bus de control a otros DRAM Devices aumentando el ancho de banda del bus.
- Una vez terminado el burst en este DRAM Device, habrá otros Devices ya precargados y disponibles para transmitir datos en ráfaga.

- CAS Latency o Delay: Cantidad de ciclos de clock que transcurren desde que se activa CAS hasta que el dato está disponible.
- Se lo solía referir también como tiempo de acceso
- Las SDRAM permiten programar esta cantidad de ciclo de clock en su Registro de Modo.
- ▶ De este modo se facilita la coexistencia en un mismo sistema de memoria de SDRAM devices de diferentes características en lo que a tiempo de acceso se refiere.

- CAS Latency o Delay: Cantidad de ciclos de clock que transcurren desde que se activa CAS hasta que el dato está disponible.
- Se lo solía referir también como tiempo de acceso.
- Las SDRAM permiten programar esta cantidad de ciclo de clock en su Registro de Modo.
- ▶ De este modo se facilita la coexistencia en un mismo sistema de memoria de SDRAM devices de diferentes características en lo que a tiempo de acceso se refiere.

- CAS Latency o Delay: Cantidad de ciclos de clock que transcurren desde que se activa CAS hasta que el dato está disponible.
- Se lo solía referir también como tiempo de acceso.
- Las SDRAM permiten programar esta cantidad de ciclo de clock en su Registro de Modo.
- ▶ De este modo se facilita la coexistencia en un mismo sistema de memoria de SDRAM devices de diferentes características en lo que a tiempo de acceso se refiere.

- CAS Latency o Delay: Cantidad de ciclos de clock que transcurren desde que se activa CAS hasta que el dato está disponible.
- Se lo solía referir también como tiempo de acceso.
- Las SDRAM permiten programar esta cantidad de ciclo de clock en su Registro de Modo.
- ▶ De este modo se facilita la coexistencia en un mismo sistema de memoria de SDRAM devices de diferentes características en lo que a tiempo de acceso se refiere.

Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- 4 Configuración

- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



Dual Edge Clocking


- Las DDR SDRAM conservan las características de las SDRAM agregando nuevas prestaciones.

Dual Edge Clocking


- Las DDR SDRAM conservan las características de las SDRAM agregando nuevas prestaciones.
- Las transacciones de bits de direcciones y control se llevan a cabo sincronizando con el flanco ascendente de la señal de clock igual que en el caso de las SDRAM.

- Las DDR SDRAM conservan las características de las SDRAM agregando nuevas prestaciones.
- Las transacciones de bits de direcciones y control se llevan a cabo sincronizando con el flanco ascendente de la señal de clock igual que en el caso de las SDRAM.
- Las transmisiones de datos por su parte usan un clock dual edge.

- Las DDR SDRAM conservan las características de las SDRAM agregando nuevas prestaciones.
- Las transacciones de bits de direcciones y control se llevan a cabo sincronizando con el flanco ascendente de la señal de clock igual que en el caso de las SDRAM.
- Las transmisiones de datos por su parte usan un clock dual edge.



- Las DDR SDRAM conservan las características de las SDRAM agregando nuevas prestaciones.
- Las transacciones de bits de direcciones y control se llevan a cabo sincronizando con el flanco ascendente de la señal de clock igual que en el caso de las SDRAM.
- Las transmisiones de datos por su parte usan un clock dual edge.



A igual tamaño de ráfaga, las DDR requieren la mitad de ciclos de clock para acceder a los datos.

- Al duplicarse la velocidad de acceso, el tamaño de la ventana válida (también llamada "ojo de datos") es la mitad que en una SDRAM.
- Se requiere asegurar precisión tanto en el vuelco de los datos al bus como en el muestreo a la entrada de la DRAM cuando cuando ésta es escrita.
- Ambas operaciones tienen diferente relación con el flanco de la señal de clock.
- ► En la lectura del DRAM device, el flanco dispara el vuelco de los datos hacia el bus. Se refiere como alineada al flanco de los datos.
- ► En la escritura del DRAM device, se necesita alinearse al centro de los datos para asegurarse que la habilitación de los circuitos de entrada del DRAM device encuentren señales válidas en el bus de datos



- Al duplicarse la velocidad de acceso, el tamaño de la ventana válida (también llamada "ojo de datos") es la mitad que en una SDRAM.
- Se requiere asegurar precisión tanto en el vuelco de los datos al bus como en el muestreo a la entrada de la DRAM cuando cuando ésta es escrita.
- Ambas operaciones tienen diferente relación con el flanco de la señal de clock.
- ► En la lectura del DRAM device, el flanco dispara el vuelco de los datos hacia el bus. Se refiere como alineada al flanco de los datos.
- ► En la escritura del DRAM device, se necesita alinearse al centro de los datos para asegurarse que la habilitación de los circuitos de entrada del DRAM device encuentren señales válidas en el bus de datos



- Al duplicarse la velocidad de acceso, el tamaño de la ventana válida (también llamada "ojo de datos") es la mitad que en una SDRAM.
- Se requiere asegurar precisión tanto en el vuelco de los datos al bus como en el muestreo a la entrada de la DRAM cuando cuando ésta es escrita.
- Ambas operaciones tienen diferente relación con el flanco de la señal de clock.
- ► En la lectura del DRAM device, el flanco dispara el vuelco de los datos hacia el bus. Se refiere como alineada al flanco de los datos.
- ► En la escritura del DRAM device, se necesita alinearse al centro de los datos para asegurarse que la habilitación de los circuitos de entrada del DRAM device encuentren señales válidas en el bus de datos



- Al duplicarse la velocidad de acceso, el tamaño de la ventana válida (también llamada "ojo de datos") es la mitad que en una SDRAM.
- Se requiere asegurar precisión tanto en el vuelco de los datos al bus como en el muestreo a la entrada de la DRAM cuando cuando ésta es escrita.
- Ambas operaciones tienen diferente relación con el flanco de la señal de clock.
- ► En la lectura del DRAM device, el flanco dispara el vuelco de los datos hacia el bus. Se refiere como alineada al flanco de los datos.



- Al duplicarse la velocidad de acceso, el tamaño de la ventana válida (también llamada "ojo de datos") es la mitad que en una SDRAM.
- Se requiere asegurar precisión tanto en el vuelco de los datos al bus como en el muestreo a la entrada de la DRAM cuando cuando ésta es escrita.
- Ambas operaciones tienen diferente relación con el flanco de la señal de clock.
- En la lectura del DRAM device, el flanco dispara el vuelco de los datos hacia el bus. Se refiere como alineada al flanco de los datos.
- En la escritura del DRAM device, se necesita alinearse al centro de los datos para asegurarse que la habilitación de los circuitos de entrada del DRAM device encuentren señales válidas en el bus de datos



- A medida que aumenta la velocidad, los datos en las entradas pueden desfasarse en el tiempo respecto de otras señales que corren libremente como el Clock.
- Pueden existir en las entradas de un DRAM Device desfasajes de las señales de datos de acuerdo a variaciones de temperatura, en la tensión, o en la carga del dispositivo.
- ► Estos efectos se acentúan en los dispositivos DDR. Por lo tanto se necesita usar señales de strobe, generadas por el controlador de memoria, en lugar de señales libres como **Clock**.


- A medida que aumenta la velocidad, los datos en las entradas pueden desfasarse en el tiempo respecto de otras señales que corren libremente como el Clock.
- Pueden existir en las entradas de un DRAM Device desfasajes de las señales de datos de acuerdo a variaciones de temperatura, en la tensión, o en la carga del dispositivo.
- Estos efectos se acentúan en los dispositivos DDR. Por lo tanto se necesita usar señales de strobe, generadas por el controlador de memoria, en lugar de señales libres como **Clock**.

- A medida que aumenta la velocidad, los datos en las entradas pueden desfasarse en el tiempo respecto de otras señales que corren libremente como el Clock.
- Pueden existir en las entradas de un DRAM Device desfasajes de las señales de datos de acuerdo a variaciones de temperatura, en la tensión, o en la carga del dispositivo.
- Estos efectos se acentúan en los dispositivos DDR. Por lo tanto se necesita usar señales de strobe, generadas por el controlador de memoria, en lugar de señales libres como Clock.

- ► A medida que aumenta la velocidad, los datos en las entradas pueden desfasarse en el tiempo respecto de otras señales que corren libremente como el Clock.
- Pueden existir en las entradas de un DRAM Device desfasajes de las señales de datos de acuerdo a variaciones de temperatura, en la tensión, o en la carga del dispositivo.
- Estos efectos se acentúan en los dispositivos DDR. Por lo tanto se necesita usar señales de strobe, generadas por el controlador de memoria, en lugar de señales libres como Clock.

Por ello, los controladores de DRAM que soportan DDR tienen una señal DQS, que para en operaciones READ se genera con su flanco alineado al de la señal de datos y para WRITE se genera centrada en la señal de datos





- El DLL se encarga de sincronizar la señal DQS y los datos salientes del DDR SDARM Device con la señal de clock proveniente del controlador de memoria.
- El DLL sincroniza las lecturas del DDR SDRAM Device, ya que las de escritura se efectúan al ritmo de la señal DQS que es manejada por el controlador de memoria.
- ► El controlador de memoria maneja dos clocks internos: Uno que se sincroniza con el clock del sistema, y otro desfasado 90° para sincronizar las escrituras a los DRAM Devices.
- Como DQS está en fase con los datos, no puede ser utilizada por el controlador de memoria para muestrear directamente los datos. Por eso utiliza DQS para sincronizar los datos salientes del DDR SDRAM Device con los clocks del controlador de memoria.



- El DLL se encarga de sincronizar la señal DQS y los datos salientes del DDR SDARM Device con la señal de clock proveniente del controlador de memoria.
- El DLL sincroniza las lecturas del DDR SDRAM Device, ya que las de escritura se efectúan al ritmo de la señal DQS que es manejada por el controlador de memoria.
- ► El controlador de memoria maneja dos clocks internos: Uno que se sincroniza con el clock del sistema, y otro desfasado 90° para sincronizar las escrituras a los DRAM Devices.
- Como DQS está en fase con los datos, no puede ser utilizada por el controlador de memoria para muestrear directamente los datos. Por eso utiliza DQS para sincronizar los datos salientes del DDR SDRAM Device con los clocks del controlador de memoria.



- ► El DLL se encarga de sincronizar la señal DQS y los datos salientes del DDR SDARM Device con la señal de clock proveniente del controlador de memoria .
- El DLL sincroniza las lecturas del DDR SDRAM Device, ya que las de escritura se efectúan al ritmo de la señal DQS que es manejada por el controlador de memoria.
- ► El controlador de memoria maneja dos clocks internos: Uno que se sincroniza con el clock del sistema, y otro desfasado 90º para sincronizar las escrituras a los DRAM Devices.
- ► Como DQS está en fase con los datos, no puede ser utilizada por el controlador de memoria para muestrear directamente los datos. Por eso utiliza DQS para sincronizar los datos salientes del DDR SDRAM Device con los clocks del controlador de memoria.



- ► El DLL se encarga de sincronizar la señal DQS y los datos salientes del DDR SDARM Device con la señal de clock proveniente del controlador de memoria .
- El DLL sincroniza las lecturas del DDR SDRAM Device, ya que las de escritura se efectúan al ritmo de la señal DQS que es manejada por el controlador de memoria.
- ► El controlador de memoria maneja dos clocks internos: Uno que se sincroniza con el clock del sistema, y otro desfasado 90º para sincronizar las escrituras a los DRAM Devices.
- Como DQS está en fase con los datos, no puede ser utilizada por el controlador de memoria para muestrear directamente los datos. Por eso utiliza DQS para sincronizar los datos salientes del DDR SDRAM Device con los clocks del controlador de memoria.




- El clock desfasado 90º sincroniza los datos entrantes debido a que el DLL garantiza un mínimo entrelazado entre el el clock global y los datos salientes.
- Debido a los delays que físicamente generan el receptor de clock, las etapas amplificadoras, los alambres, pads etc, desde la perspectiva del bus, la señal de datos estará desfasada respecto del clock del sistema.
- Sin embargo la existencia de un circuito DLL asegura un delay constante y del valor determinado por el DLL.
- ► La diferencia entre ambas situaciones se muestra en el siguiente slide.

- ► El clock desfasado 90º sincroniza los datos entrantes debido a que el DLL garantiza un mínimo entrelazado entre el el clock global y los datos salientes.
- Debido a los delays que físicamente generan el receptor de clock, las etapas amplificadoras, los alambres, pads etc, desde la perspectiva del bus, la señal de datos estará desfasada respecto del clock del sistema.
- Sin embargo la existencia de un circuito DLL asegura un delay constante y del valor determinado por el DLL.
- ► La diferencia entre ambas situaciones se muestra en el siguiente slide.

- ► El clock desfasado 90º sincroniza los datos entrantes debido a que el DLL garantiza un mínimo entrelazado entre el el clock global y los datos salientes.
- Debido a los delays que físicamente generan el receptor de clock, las etapas amplificadoras, los alambres, pads etc, desde la perspectiva del bus, la señal de datos estará desfasada respecto del clock del sistema.
- Sin embargo la existencia de un circuito DLL asegura un delay constante y del valor determinado por el DLL.
- La diferencia entre ambas situaciones se muestra en el siguiente slide.

- ► El clock desfasado 90º sincroniza los datos entrantes debido a que el DLL garantiza un mínimo entrelazado entre el el clock global y los datos salientes.
- Debido a los delays que físicamente generan el receptor de clock, las etapas amplificadoras, los alambres, pads etc, desde la perspectiva del bus, la señal de datos estará desfasada respecto del clock del sistema.
- Sin embargo la existencia de un circuito DLL asegura un delay constante y del valor determinado por el DLL.
- La diferencia entre ambas situaciones se muestra en el siguiente slide.



Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- 2 Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- 4 Configuración

- Configuración del DRAM Device
- 5 Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



- En esencia los DRAM Devices son circuitos analógicos cuya temporización es naturalmente asincrónica.
- Los pasos que le toma a la circuitería de una DRAM para almacenar y recuperar datos en forma de carga en un capacitor a través de amplificadores de sensado, le insumen una latencia considerable, la cual se expresa normalmente en nseg., y no en ciclos de clock.
- Por eso de acuerdo al diseño y al proceso de fabricación cada DRAM tiene un juego de parámetros de timing diferentes.
- La solución que encontró la industria es proveerles una interfaz sincrónica.
- ► Para lidiar con los diferentes juegos de temporización se incluyen uno o varios registro de modo (dependiendo del device).



- En esencia los DRAM Devices son circuitos analógicos cuya temporización es naturalmente asincrónica.
- Los pasos que le toma a la circuitería de una DRAM para almacenar y recuperar datos en forma de carga en un capacitor a través de amplificadores de sensado, le insumen una latencia considerable, la cual se expresa normalmente en nseg., y no en ciclos de clock.
- Por eso de acuerdo al diseño y al proceso de fabricación cada DRAM tiene un juego de parámetros de timing diferentes.
- La solución que encontró la industria es proveerles una interfaz sincrónica.
- ▶ Para lidiar con los diferentes juegos de temporización se incluyen uno o varios registro de modo (dependiendo del device).



- En esencia los DRAM Devices son circuitos analógicos cuya temporización es naturalmente asincrónica.
- Los pasos que le toma a la circuitería de una DRAM para almacenar y recuperar datos en forma de carga en un capacitor a través de amplificadores de sensado, le insumen una latencia considerable, la cual se expresa normalmente en nseg., y no en ciclos de clock.
- Por eso de acuerdo al diseño y al proceso de fabricación cada DRAM tiene un juego de parámetros de timing diferentes.
- La solución que encontró la industria es proveerles una interfaz sincrónica.
- ▶ Para lidiar con los diferentes juegos de temporización se incluyen uno o varios registro de modo (dependiendo del device).





- En esencia los DRAM Devices son circuitos analógicos cuya temporización es naturalmente asincrónica.
- Los pasos que le toma a la circuitería de una DRAM para almacenar y recuperar datos en forma de carga en un capacitor a través de amplificadores de sensado, le insumen una latencia considerable, la cual se expresa normalmente en nseg., y no en ciclos de clock.
- Por eso de acuerdo al diseño y al proceso de fabricación cada DRAM tiene un juego de parámetros de timing diferentes.
- La solución que encontró la industria es proveerles una interfaz sincrónica.
- ▶ Para lidiar con los diferentes juegos de temporización se incluyen uno o varios registro de modo (dependiendo del device).



- En esencia los DRAM Devices son circuitos analógicos cuya temporización es naturalmente asincrónica.
- Los pasos que le toma a la circuitería de una DRAM para almacenar y recuperar datos en forma de carga en un capacitor a través de amplificadores de sensado, le insumen una latencia considerable, la cual se expresa normalmente en nseg., y no en ciclos de clock.
- Por eso de acuerdo al diseño y al proceso de fabricación cada DRAM tiene un juego de parámetros de timing diferentes.
- La solución que encontró la industria es proveerles una interfaz sincrónica.
- ▶ Para lidiar con los diferentes juegos de temporización se incluyen uno o varios registro de modo (dependiendo del device).








Burst Length = 1, 2, 4, 8, or Page mode

CAS Latency = 2, 3 (4, 5, etc. in special versions)

Burst Type = Sequential or Interleaved



Posee tres campos

- CAS latency: En las hojas de datos se lo llama CL. De acuerdo al valor de este campo de bits, el SDRAM Device devolverá el dato dos o tres ciclos de clock luego de activada CAS
- ② Burst Type: Determina el orden en el que el SDRAM Device devuelve los datos.
- Burst Length: Determina el número de columnas de una fila entera que el SDRAM Device devuelve por cada comando CAS: 1, 2, 4, u 8 bits.
- ► Los DDR SDRAM Devices y los D-RDRAM Devices, tienen mas Registros de Modos en los que se pueden configurar mas parámetros de control.

- Posee tres campos
 - CAS latency: En las hojas de datos se lo llama CL. De acuerdo al valor de este campo de bits, el SDRAM Device devolverá el dato dos o tres ciclos de clock luego de activada CAS
 - 2 Burst Type: Determina el orden en el que el SDRAM Device devuelve los datos.
 - Burst Length: Determina el número de columnas de una fila entera que el SDRAM Device devuelve por cada comando CAS: 1, 2, 4, u 8 bits.
- ► Los DDR SDRAM Devices y los D-RDRAM Devices, tienen mas Registros de Modos en los que se pueden configurar mas parámetros de control.

- Posee tres campos
 - CAS latency: En las hojas de datos se lo llama CL. De acuerdo al valor de este campo de bits, el SDRAM Device devolverá el dato dos o tres ciclos de clock luego de activada CAS
 - Burst Type: Determina el orden en el que el SDRAM Device devuelve los datos.
 - Burst Length: Determina el número de columnas de una fila entera que el SDRAM Device devuelve por cada comando CAS: 1, 2, 4, u 8 bits.
- ► Los DDR SDRAM Devices y los D-RDRAM Devices, tienen mas Registros de Modos en los que se pueden configurar mas parámetros de control.

- Posee tres campos
 - CAS latency: En las hojas de datos se lo llama CL. De acuerdo al valor de este campo de bits, el SDRAM Device devolverá el dato dos o tres ciclos de clock luego de activada CAS
 - Burst Type: Determina el orden en el que el SDRAM Device devuelve los datos.
 - Burst Length: Determina el número de columnas de una fila entera que el SDRAM Device devuelve por cada comando CAS: 1, 2, 4, u 8 bits.
- Los DDR SDRAM Devices y los D-RDRAM Devices, tienen mas Registros de Modos en los que se pueden configurar mas parámetros de control.

- Posee tres campos
 - CAS latency: En las hojas de datos se lo llama CL. De acuerdo al valor de este campo de bits, el SDRAM Device devolverá el dato dos o tres ciclos de clock luego de activada CAS
 - Burst Type: Determina el orden en el que el SDRAM Device devuelve los datos.
 - Burst Length: Determina el número de columnas de una fila entera que el SDRAM Device devuelve por cada comando CAS: 1, 2, 4, u 8 bits.
- Los DDR SDRAM Devices y los D-RDRAM Devices, tienen mas Registros de Modos en los que se pueden configurar mas parámetros de control.

Diferentes configuraciones para el mismo tamaño

- Las SDRAM se clasifican de acuerdo al número de bits contenidos en el Device. Pero independientemente de este dato básico se puede organizar de diferentes maneras, de acuerdo con el tamaño de la palabra de datos que se pretenda leer o escribir en el Device.
- ▶ A pesar de los cambios de configuración, el número de filas de la SDRAM del Device, se mantiene constante, mientras que el número de columnas por fila decrece a medida que se agranda la cantidad de bits que entrega el Device en un mismo CAS.

Diferentes configuraciones para el mismo tamaño

Las SDRAM se clasifican de acuerdo al número de bits contenidos en el Device. Pero independientemente de este dato básico se puede organizar de diferentes maneras, de acuerdo con el tamaño de la palabra de datos que se pretenda leer o escribir en el Device.

| Configuración | 64Mbit x 4 | 32Mbit x 8 | 16Mbit x 16 |
|----------------|------------|------------|-------------|
| Nº Bancos | 4 | 4 | 4 |
| Nº Filas | 8192 | 8192 | 8192 |
| Nº Columnas | 2048 | 1024 | 512 |
| Ancho Data Bus | 4 | 8 | 16 |
| | | | |

▶ A pesar de los cambios de configuración, el número de filas de la SDRAM del Device, se mantiene constante, mientras que el número de columnas por fila decrece a medida que se agranda la cantidad de bits que entrega el Device en un mismo CAS.

Las SDRAM se clasifican de acuerdo al número de bits contenidos en el Device. Pero independientemente de este dato básico se puede organizar de diferentes maneras, de acuerdo con el tamaño de la palabra de datos que se pretenda leer o escribir en el Device.

| Configuración | 64Mbit x 4 | 32Mbit x 8 | 16Mbit x 16 |
|----------------|------------|------------|-------------|
| Nº Bancos | 4 | 4 | 4 |
| Nº Filas | 8192 | 8192 | 8192 |
| Nº Columnas | 2048 | 1024 | 512 |
| Ancho Data Bus | 4 | 8 | 16 |
| | | | |

A pesar de los cambios de configuración, el número de filas de la SDRAM del Device, se mantiene constante, mientras que el número de columnas por fila decrece a medida que se agranda la cantidad de bits que entrega el Device en un mismo CAS.

- Para capacidades mayores de memoria no siempre se cumple que el tamaño de fila se mantenga constante. De hecho para una DRAM de 1 Gbit normalmente se tiene una configuración como la siguiente
- Estas diferencias en las configuraciones implican diferente cantidad de bits por línea, lo cual deriva en diferentes cantidades de circuitos que se activan en un comando CAS variando las características de performance y consumo para diferentes configuraciones en una misma generación de Dispositivos.

Para capacidades mayores de memoria no siempre se cumple que el tamaño de fila se mantenga constante. De hecho para una DRAM de 1 Gbit normalmente se tiene una configuración como la siguiente

| Configuración | 256Mbit x 4 | 128Mbit x 8 | 64Mbit x 16 |
|----------------|-------------|-------------|-------------|
| Nº Bancos | 8 | 8 | 8 |
| N° Filas | 16384 | 16384 | 8192 |
| Nº Columnas | 2048 | 1024 | 1024 |
| Ancho Data Bus | 4 | 8 | 16 |
| | | | |

► Estas diferencias en las configuraciones implican diferente cantidad de bits por línea, lo cual deriva en diferentes cantidades de circuitos que se activan en un comando CAS variando las características de performance y consumo para diferentes configuraciones en una misma generación de Dispositivos.

Para capacidades mayores de memoria no siempre se cumple que el tamaño de fila se mantenga constante. De hecho para una DRAM de 1 Gbit normalmente se tiene una configuración como la siguiente

| Configuración | 256Mbit x 4 | 128Mbit x 8 | 64Mbit x 16 |
|----------------|-------------|-------------|-------------|
| Nº Bancos | 8 | 8 | 8 |
| N° Filas | 16384 | 16384 | 8192 |
| Nº Columnas | 2048 | 1024 | 1024 |
| Ancho Data Bus | 4 | 8 | 16 |
| | | | |

► Estas diferencias en las configuraciones implican diferente cantidad de bits por línea, lo cual deriva en diferentes cantidades de circuitos que se activan en un comando CAS variando las características de performance y consumo para diferentes configuraciones en una misma generación de Dispositivos.

Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- Configuración

- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



- Un protocolo de acceso a memoria define los comandos y restricciones de temporización que un controlador de memoria debe utilizar para manejar sus transferencias de datos con la memoria DRAM
- Nos proponemos analizar un protocolo de acceso genérico aplicable a SDRAM y DDRx SDRAM.
- Examinar en detalle cualquier protocolo de acceso a una SDRAM es sumamente complejo.
- Esta complejidad proviene de la gran variedad de comandos en los sistemas de memoria modernos.
- Sin embargo es posible definir un set de comandos básicos que es posible encontrar en la mayoría de los sistemas SDRAM modernos.



- Un protocolo de acceso a memoria define los comandos y restricciones de temporización que un controlador de memoria debe utilizar para manejar sus transferencias de datos con la memoria DRAM
- Nos proponemos analizar un protocolo de acceso genérico aplicable a SDRAM y DDRx SDRAM.
- Examinar en detalle cualquier protocolo de acceso a una SDRAM es sumamente complejo.
- Esta complejidad proviene de la gran variedad de comandos en los sistemas de memoria modernos.
- Sin embargo es posible definir un set de comandos básicos que es posible encontrar en la mayoría de los sistemas SDRAM modernos.



- Un protocolo de acceso a memoria define los comandos y restricciones de temporización que un controlador de memoria debe utilizar para manejar sus transferencias de datos con la memoria DRAM
- Nos proponemos analizar un protocolo de acceso genérico aplicable a SDRAM y DDRx SDRAM.
- Examinar en detalle cualquier protocolo de acceso a una SDRAM es sumamente complejo.
- Esta complejidad proviene de la gran variedad de comandos en los sistemas de memoria modernos.
- ➤ Sin embargo es posible definir un set de comandos básicos que es posible encontrar en la mayoría de los sistemas SDRAM modernos.



- Un protocolo de acceso a memoria define los comandos y restricciones de temporización que un controlador de memoria debe utilizar para manejar sus transferencias de datos con la memoria DRAM
- Nos proponemos analizar un protocolo de acceso genérico aplicable a SDRAM y DDRx SDRAM.
- Examinar en detalle cualquier protocolo de acceso a una SDRAM es sumamente complejo.
- Esta complejidad proviene de la gran variedad de comandos en los sistemas de memoria modernos.
- Sin embargo es posible definir un set de comandos básicos que es posible encontrar en la mayoría de los sistemas SDRAM modernos.



- Un protocolo de acceso a memoria define los comandos y restricciones de temporización que un controlador de memoria debe utilizar para manejar sus transferencias de datos con la memoria DRAM
- Nos proponemos analizar un protocolo de acceso genérico aplicable a SDRAM y DDRx SDRAM.
- Examinar en detalle cualquier protocolo de acceso a una SDRAM es sumamente complejo.
- Esta complejidad proviene de la gran variedad de comandos en los sistemas de memoria modernos.
- Sin embargo es posible definir un set de comandos básicos que es posible encontrar en la mayoría de los sistemas SDRAM modernos.




Valores estándar de Timing

| Parametro | Descripción |
|--------------------|--|
| t_{AL} | Added Latency en accesos a columnas. Se usa en DDRx SDRAM devices para comandos CAS enviados. |
| t _{BURST} | Duración del Burst de Datos. Período de tiempo en que el data burst ocupa el bus de datos. Tipicamente 4 u 8 beats de datos. En DDR SDRAM, 4 beats de datos consumen 2 ciclos completos de clock. |
| t _{CAS} | Column Access Strobe latency . Intervalo de Tiempo entre el comando de acceso a columna y el inicio del retorno de datos desde el/los DRAM device/s. Normalmente nombrado como t_{CL} . |
| tccd | Column-to-Column Delay. Mínimo timing en comandos de columna, determinado por la longitud del <i>burst</i> interno (<i>prefetch</i>). Las lecturas de columnas utilizan múltiples bursts internos para formar un burst mas largo. <i>t_{CCD}</i> es 2 <i>beats</i> (1 ciclo) en SDRAM DDR, 4 (2 ciclos) en DDR2, y 8 (4 ciclos) en DDR3. |
| t _{CMD} | Tiempo de Transporte de Comando . Tiempo durante el cual el comando ocupa el bus de Comandos y es transportado desde el Controlador de DRAM hasta el/los DRAM device/s. |
| t _{CWD} | Column Write Delay. Tiempo entre el envío de un comando <i>column-write</i> y el vuelco de datos al bus por parte del controlador de DRAM. |
| t _{FAW} | Four (row) bank Activation Window . Ranura de tiempo en la cual se pueden activar un máximo de cuatro bancos. Limita el perfil de corriente pico en DDR2 y DDR3 DRAMs con mas de 4 bancos. |
| t _{OST} | ODT Switching Time. Tiempo para conmutar el control ODT, de rango a rango. |

Valores estándar de Timing


| Parametro | Descripción |
|-------------------|---|
| t _{RAS} | Row Access Strobe . Tiempo entre el comando <i>row access</i> y la regeneración de datos en un DRAM array. Un banco de DRAM no se puede precargar hasta el último t_{RAS} luego de la activación del banco previa. |
| t _{RC} | Row Cycle . Tiempo entre accesos a diferentes filas en un banco. $t_{RC} = t_{RAS} + t_{RP}$. |
| t _{RCD} | Row to Column command Delay . Tiempo entre un <i>row access</i> y los datos listos en los amplificadores de sensado. |
| t_{RFC} | Refresh Cycle time. Tiempo entre los comandos Refresh y Activation. |
| t _{RP} | Row Precharge . Tiempo que le toma a un DRAM array precargarse para otro <i>row access</i> . |
| t _{RRD} | Row activation to Row activation Delay. Tiempo mínimo entre dos comandos de activación de fila en el mismo DRAM device. Limita el perfil de corriente pico. |
| t_{RTP} | Read to Precharge. Tiempo entre un comando de lectura y otro de precarga. |
| t _{RTRS} | Rank-to-rank switching time. Un ciclo completo en DDR SDRAM. No se usa en sistemas SDRAM ni RDRAM Directo. |
| t _{WR} | Write Recovery time. Mínimo intervalo de tiempo entre el fin de una escritura burst y el inicio de un comando de precarga. Permite a los amplificadores de sensado restaurar la carga en las celdas. |
| t _{WTR} | Write To Read delay time. Tiempo mínimo entre el final de una escritura busrt y el inicio de un comando <i>column read</i> . Permite a la E/S forzar a los amplificadores de sensado a saturar su salida antes de que se ejecute el comando Read. |

Comando Row Access: Formato y timing.




- ▶ Luego de t_{RCD} (Row to Column command Delay) los datos están listos en los amplificadores de sensado.
- ▶ El tiempo total entre el comando Row Access y la realimentación de los datos en el DRAM array es t_{RAS} (Row Access Strobe latency). Un banco DRAM no se puede precargar al menos hasta el último t_{RAS} posterior a la activación previa del banco.

Comando Row Access: Formato y timing.




- ► Luego de t_{RCD} (Row to Column command Delay) los datos están listos en los amplificadores de sensado.
- ▶ El tiempo total entre el comando Row Access y la realimentación de los datos en el DRAM array es t_{RAS} (Row Access Strobe latency). Un banco DRAM no se puede precargar al menos hasta el último t_{RAS} posterior a la activación previa del banco.

Comando Row Access: Formato y timing.




- ► Luego de t_{RCD} (Row to Column command Delay) los datos están listos en los amplificadores de sensado.
- ► El tiempo total entre el comando Row Access y la realimentación de los datos en el DRAM array es t_{RAS} (Row Access Strobe latency). Un banco DRAM no se puede precargar al menos hasta el último t_{RAS} posterior a la activación previa del banco.




► El acceso de datos en una DRAM es un proceso de dos pasos:






- ► El acceso de datos en una DRAM es un proceso de dos pasos:
 - Un comando Row Access para mover los datos desde el array de celdas de memoria al array de amplificadores de sensado.
 - 2 Se cachean los datos en el amplificador de sensado para los Column Access posteriores






- ► El acceso de datos en una DRAM es un proceso de dos pasos:
 - Un comando Row Access para mover los datos desde el array de celdas de memoria al array de amplificadores de sensado.
 - 2 Se cachean los datos en el amplificador de sensado para los Column Access posteriores






- ► El acceso de datos en una DRAM es un proceso de dos pasos:
 - Un comando Row Access para mover los datos desde el array de celdas de memoria al array de amplificadores de sensado.
 - Se cachean los datos en el amplificador de sensado para los Column Access posteriores






- Precharge, completa la secuencia de Row Access, reseteando los amplificadores de sensado y las bitlines de modo de dejarlas listas para un nuevo Row Access al mismo array de celdas.
- ▶ El tiempo que toma precargar un DRAM array para otro $Row\ Access$ es t_{RP} (Row Precharge).






- Precharge, completa la secuencia de Row Access, reseteando los amplificadores de sensado y las bitlines de modo de dejarlas listas para un nuevo Row Access al mismo array de celdas.
- ▶ El tiempo que toma precargar un DRAM array para otro $Row\ Access$ es t_{RP} (Row Precharge).






- Precharge, completa la secuencia de Row Access, reseteando los amplificadores de sensado y las bitlines de modo de dejarlas listas para un nuevo Row Access al mismo array de celdas.
- El tiempo que toma precargar un DRAM array para otro Row Access es t_{RP} (Row Precharge).







t_{RP} y t_{RAS} se combinan formando t_{RC} (Row Cycle Time), que indica el tiempo mínimo que necesita un DRAM device para poner disponibles en los amplificadores de sensado los datos de los arrays de celdas, restaurar los datos de esas celdas, y precargar los bitlines al nivel de tensión de referencia para un nuevo comando Row Access.



• t_{RP} y t_{RAS} se combinan formando t_{RC} (Row Cycle Time), que indica el tiempo mínimo que necesita un DRAM device para poner disponibles en los amplificadores de sensado los datos de los arrays de celdas, restaurar los datos de esas celdas, y precargar los bitlines al nivel de tensión de referencia para un nuevo comando Row Access.




t_{RC} es la limitación fundamental de la velocidad a la que se pueden obtener datos de filas diferentes del mismo banco de DRAM. También se lo conoce como *random row-cycle time* de un DRAM device.



t_{RC} es la limitación fundamental de la velocidad a la que se pueden obtener datos de filas diferentes del mismo banco de DRAM. También se lo conoce como random row-cycle time de un DRAM device.

- Mueve los datos desde los amplificadores de sensado hasta el controlador de memoria.
- ▶ t_{CAS} Column Access Strobe latency, también llamado t_{CL} , es el tiempo que le demanda al DRAM device poner el dato en el bus luego de recibir el comando Column Read.


Mueve los datos desde los amplificadores de sensado hasta el controlador de memoria.



▶ t_{CAS} Column Access Strobe latency, también llamado t_{CL}, es el tiempo que le demanda al DRAM device poner el dato en el bus luego de recibir el comando Column Read.




Mueve los datos desde los amplificadores de sensado hasta el controlador de memoria.




► t_{CAS} Column Access Strobe latency, también llamado t_{CL}, es el tiempo que le demanda al DRAM device poner el dato en el bus luego de recibir el comando Column Read.






- ► Los DDR SDRAM devices mueven los datos internamente en pequeñas ráfagas (burst) a alta velocidad (n-prefetch).
- ► En el caso del gráfico se muestra un device que entrega datos en dos bursts rápidos (2n-prefectch), y los vuelca al bus de datos en un solo burst.







- ► Los DDR SDRAM devices mueven los datos internamente en pequeñas ráfagas (burst) a alta velocidad (n-prefetch).
- ► En el caso del gráfico se muestra un device que entrega datos en dos bursts rápidos (2n-prefectch), y los vuelca al bus de datos en un solo burst.




- Los DDR SDRAM devices mueven los datos internamente en pequeñas ráfagas (burst) a alta velocidad (n-prefetch).
- En el caso del gráfico se muestra un device que entrega datos en dos bursts rápidos (2n-prefectch), y los vuelca al bus de datos en un solo burst.



► t_{CCD} Column-to-Column Delay es la duración de un pulso burst interno. Su valor mínimo está determinado por el valor de bits de prebúsqueda. En este ejemplo se usan 2 bits de prebúsqueda, por lo tanto, t_{CCD} será de un ciclo de clock.




► t_{CCD} Column-to-Column Delay es la duración de un pulso burst interno. Su valor mínimo está determinado por el valor de bits de prebúsqueda. En este ejemplo se usan 2 bits de prebúsqueda, por lo tanto, t_{CCD} será de un ciclo de clock.




- ▶ La duración de un burst completo de datos en el bus es t_{BURST} Data burst duration.
- ▶ Usar bits de prebúsqueda mejora el tiempo total de Column Read si se logra: t_{CCD} < t_{BURST}






- ▶ La duración de un burst completo de datos en el bus es t_{BURST}
 Data burst duration.
- ▶ Usar bits de prebúsqueda mejora el tiempo total de Column Read si se logra: t_{CCD} < t_{BURST}






- ▶ La duración de un burst completo de datos en el bus es t_{BURST}
 Data burst duration.
- ▶ Usar bits de prebúsqueda mejora el tiempo total de Column Read si se logra: t_{CCD} < t_{BURST}






- Mueve los datos desde el controlador de memoria hasta los amplificadores de sensado.
- ► El controlador de memoria pone el comando Column Write en el bus de comandos, y luego de un tiempo t_{CWD} (Column Write Delay), pone los datos en el bus de datos. El valor de este tiempo depende de la tecnología de memoria (lado derecho de la figura).




- Mueve los datos desde el controlador de memoria hasta los amplificadores de sensado.
- ► El controlador de memoria pone el comando Column Write en el bus de comandos, y luego de un tiempo t_{CWD} (Column Write Delay), pone los datos en el bus de datos. El valor de este tiempo depende de la tecnología de memoria (lado derecho de la figura).




- Mueve los datos desde el controlador de memoria hasta los amplificadores de sensado.
- ► El controlador de memoria pone el comando Column Write en el bus de comandos, y luego de un tiempo t_{CWD} (Column Write Delay), pone los datos en el bus de datos. El valor de este tiempo depende de la tecnología de memoria (lado derecho de la figura).

9 de noviembre de 2020




- La ráfaga (burst) completa de datos en el bus lleva un tiempo t_{BURST} (Data burst duration).
- ▶ El DRAM device emplea un tiempo t_{WTR} (Write To Read delay time) en liberar los recursos de gating de E/S. Este tiempo debe ser especialmente tenido en cuenta cuando al comando Write lo sigue un comando Read.




- ► La ráfaga (burst) completa de datos en el bus lleva un tiempo t_{BURST} (Data burst duration).
- ▶ El DRAM device emplea un tiempo t_{WTR} (Write To Read delay time) en liberar los recursos de gating de E/S. Este tiempo debe ser especialmente tenido en cuenta cuando al comando Write lo sigue un comando Read.






- ► La ráfaga (burst) completa de datos en el bus lleva un tiempo t_{BURST} (Data burst duration).
- ▶ El DRAM device emplea un tiempo t_{WTR} (Write To Read delay time) en liberar los recursos de gating de E/S. Este tiempo debe ser especialmente tenido en cuenta cuando al comando Write lo sigue un comando Read.



▶ Los datos tomados por el gating de E/S se propagan hasta los gate arrays luego de un tiempo t_{WR} (Write Recovery time). Este tiempo ebe ser especialmente tenido en cuenta si al comando Write lo sigue un comando Precharge.



▶ Los datos tomados por el gating de E/S se propagan hasta los gate arrays luego de un tiempo t_{WR} (Write Recovery time). Este tiempo ebe ser especialmente tenido en cuenta si al comando Write lo sigue un comando Precharge.

- ► Tiene por objeto asegurar la integridad de la información, ya que los capacitores inexorablemente encontrarán un camino de impedancia (alta pero no infinita) a través del cual descargarse.
- Refrescar implica leer para regenerar la carga. Esto consume ancho de banda en el bus que une el controlador y la memoria DRAM.
- Algunos controladores son diseñados para minimizar la complejidad del mecanismo de refresco, de memoria, otros para optimizar el uso de ancho de banda del bus en esta operación, y otros intentan minimizar el consumo de energía consumida en esta operación
- ► Por lo general todos los controladores contienen un Refresh Row Register al que utilizan para refrescar una fila completa de celdas con un solo comando.

- ➤ Tiene por objeto asegurar la integridad de la información, ya que los capacitores inexorablemente encontrarán un camino de impedancia (alta pero no infinita) a través del cual descargarse.
- Refrescar implica leer para regenerar la carga. Esto consume ancho de banda en el bus que une el controlador y la memoria DRAM.
- Algunos controladores son diseñados para minimizar la complejidad del mecanismo de refresco, de memoria, otros para optimizar el uso de ancho de banda del bus en esta operación, y otros intentan minimizar el consumo de energía consumida en esta operación
- ▶ Por lo general todos los controladores contienen un Refresh Row Register al que utilizan para refrescar una fila completa de celdas con un solo comando.




- ► Tiene por objeto asegurar la integridad de la información, ya que los capacitores inexorablemente encontrarán un camino de impedancia (alta pero no infinita) a través del cual descargarse.
- Refrescar implica leer para regenerar la carga. Esto consume ancho de banda en el bus que une el controlador y la memoria DRAM.
- Algunos controladores son diseñados para minimizar la complejidad del mecanismo de refresco, de memoria, otros para optimizar el uso de ancho de banda del bus en esta operación, y otros intentan minimizar el consumo de energía consumida en esta operación
- ▶ Por lo general todos los controladores contienen un Refresh Row Register al que utilizan para refrescar una fila completa de celdas con un solo comando.




- ► Tiene por objeto asegurar la integridad de la información, ya que los capacitores inexorablemente encontrarán un camino de impedancia (alta pero no infinita) a través del cual descargarse.
- Refrescar implica leer para regenerar la carga. Esto consume ancho de banda en el bus que une el controlador y la memoria DRAM.
- Algunos controladores son diseñados para minimizar la complejidad del mecanismo de refresco, de memoria, otros para optimizar el uso de ancho de banda del bus en esta operación, y otros intentan minimizar el consumo de energía consumida en esta operación
- ▶ Por lo general todos los controladores contienen un Refresh Row Register al que utilizan para refrescar una fila completa de celdas con un solo comando.






- ► El Refresh Row Register contiene siempre la Row Adress de la última fila accedida.
- Cada vez que el Controlador de Memoria envía un comando Refresh, el DRAM Device incrementa este registro e inicia un row cycle en cada fila de cada banco cuya dirección coincida con la del Refresh Row Register,
- ► t_{RFC} Refresh Cycle time. Intervalo de tiempo entre los comandos de Refresco y activación.






- ► El Refresh Row Register contiene siempre la Row Adress de la última fila accedida.
- Cada vez que el Controlador de Memoria envía un comando Refresh, el DRAM Device incrementa este registro e inicia un row cycle en cada fila de cada banco cuya dirección coincida con la del Refresh Row Register,
- t_{RFC} Refresh Cycle time. Intervalo de tiempo entre los comandos de Refresco y activación.





- ► El Refresh Row Register contiene siempre la Row Adress de la última fila accedida.
- Cada vez que el Controlador de Memoria envía un comando Refresh, el DRAM Device incrementa este registro e inicia un row cycle en cada fila de cada banco cuya dirección coincida con la del Refresh Row Register,
- t_{RFC} Refresh Cycle time. Intervalo de tiempo entre los comandos de Refresco y activación.





- ► El Refresh Row Register contiene siempre la Row Adress de la última fila accedida.
- Cada vez que el Controlador de Memoria envía un comando Refresh, el DRAM Device incrementa este registro e inicia un row cycle en cada fila de cada banco cuya dirección coincida con la del Refresh Row Register,
- ► t_{RFC} Refresh Cycle time. Intervalo de tiempo entre los comandos de Refresco y activación.



| Familia DRAM | Tensión | Capacidad | # bancos | # Filas | Tamaño Fila | Cuenta de Refresco | t _{RC} | t _{RFC} |
|-----------------|---------|-----------|----------|---------|----------------|-----------------------|-----------------|------------------|
| DDR | 2.5V | 256Mb | 4 | 8192 | 1kB | 8192 | 60 ns | 67 ns |
| | | 512Mb | 4 | 8192 | 2kB | 8192 | 55 ns | 70 ns |
| DDR2 | 1.8V | 256Mb | 4 | 8192 | 1kB | 8192 | 55 ns | 75 ns |
| | | 512Mb | 4 | 16384 | 1kB | 8192 | 5 ns | 105 ns |
| | | 1024Mb | 8 | 16384 | 1kB | 8192 | 54 ns | 127.5 ns |
| | | 2048Mb | 8 | 32768 | 1kB | 8192 | - | 197.5 ns |
| | | 4096Mb | 8 | 65536 | 1kB | 8192 | - | 327.5 ns |

- La tabla muestra tendencias en los tiempos de refresco.
- A mayor capacidad del banco mayor cantidad de celdas, mayor tiempo de refresco.
- Da la impresión que de DDR2 en adelante el challenge es mantener el número de comandos de refresco en períodos de 64 mseg a pesar de duplicarse en número de filas. Esto implica para el controlador de memoria enviar 8192 comandos Refresh en 64 mseg.
- Los devices de alta capacidad tienen mas de 8192 filas con 2, 4, u 8 en filas en cada device.



| Familia DRAM | Tensión | Capacidad | # bancos | # Filas | Tamaño Fila | Cuenta de Refresco | t _{RC} | t _{RFC} |
|-----------------|---------|-----------|----------|---------|----------------|-----------------------|-----------------|------------------|
| DDR | 2.5V | 256Mb | 4 | 8192 | 1kB | 8192 | 60 ns | 67 ns |
| | | 512Mb | 4 | 8192 | 2kB | 8192 | 55 ns | 70 ns |
| DDR2 | 1.8V | 256Mb | 4 | 8192 | 1kB | 8192 | 55 ns | 75 ns |
| | | 512Mb | 4 | 16384 | 1kB | 8192 | 5 ns | 105 ns |
| | | 1024Mb | 8 | 16384 | 1kB | 8192 | 54 ns | 127.5 ns |
| | | 2048Mb | 8 | 32768 | 1kB | 8192 | - | 197.5 ns |
| | | 4096Mb | 8 | 65536 | 1kB | 8192 | - | 327.5 ns |

- La tabla muestra tendencias en los tiempos de refresco.
- A mayor capacidad del banco mayor cantidad de celdas, mayor tiempo de refresco.
- ▶ Da la impresión que de DDR2 en adelante el challenge es mantener el número de comandos de refresco en períodos de 64 mseg a pesar de duplicarse en número de filas. Esto implica para el controlador de memoria enviar 8192 comandos Refresh en 64 mseg.
- Los devices de alta capacidad tienen mas de 8192 filas con 2, 4, u 8 en filas en cada device.

| Familia DRAM | Tensión | Capacidad | # bancos | # Filas | Tamaño Fila | Cuenta de Refresco | t _{RC} | t _{RFC} |
|-----------------|---------|-----------|----------|---------|----------------|-----------------------|-----------------|------------------|
| DDR | 2.5V | 256Mb | 4 | 8192 | 1kB | 8192 | 60 ns | 67 ns |
| | | 512Mb | 4 | 8192 | 2kB | 8192 | 55 ns | 70 ns |
| DDR2 | 1.8V | 256Mb | 4 | 8192 | 1kB | 8192 | 55 ns | 75 ns |
| | | 512Mb | 4 | 16384 | 1kB | 8192 | 5 ns | 105 ns |
| | | 1024Mb | 8 | 16384 | 1kB | 8192 | 54 ns | 127.5 ns |
| | | 2048Mb | 8 | 32768 | 1kB | 8192 | - | 197.5 ns |
| | | 4096Mb | 8 | 65536 | 1kB | 8192 | - | 327.5 ns |

- La tabla muestra tendencias en los tiempos de refresco.
- A mayor capacidad del banco mayor cantidad de celdas, mayor tiempo de refresco.
- Da la impresión que de DDR2 en adelante el challenge es mantener el número de comandos de refresco en períodos de 64 mseg a pesar de duplicarse en número de filas. Esto implica para el controlador de memoria enviar 8192 comandos Refresh en 64 mseg.
- Los devices de alta capacidad tienen mas de 8192 filas con 2, 4, u 8 en filas en cada device.


| Familia DRAM | Tensión | Capacidad | # bancos | # Filas | Tamaño Fila | Cuenta de Refresco | t _{RC} | t _{RFC} |
|-----------------|---------|-----------|----------|---------|----------------|-----------------------|-----------------|------------------|
| DDR | 2.5V | 256Mb | 4 | 8192 | 1kB | 8192 | 60 ns | 67 ns |
| | | 512Mb | 4 | 8192 | 2kB | 8192 | 55 ns | 70 ns |
| DDR2 | 1.8V | 256Mb | 4 | 8192 | 1kB | 8192 | 55 ns | 75 ns |
| | | 512Mb | 4 | 16384 | 1kB | 8192 | 5 ns | 105 ns |
| | | 1024Mb | 8 | 16384 | 1kB | 8192 | 54 ns | 127.5 ns |
| | | 2048Mb | 8 | 32768 | 1kB | 8192 | - | 197.5 ns |
| | | 4096Mb | 8 | 65536 | 1kB | 8192 | - | 327.5 ns |

- La tabla muestra tendencias en los tiempos de refresco.
- A mayor capacidad del banco mayor cantidad de celdas, mayor tiempo de refresco.
- Da la impresión que de DDR2 en adelante el challenge es mantener el número de comandos de refresco en períodos de 64 mseg a pesar de duplicarse en número de filas. Esto implica para el controlador de memoria enviar 8192 comandos Refresh en 64 mseg.
- Los devices de alta capacidad tienen mas de 8192 filas con 2, 4, u 8 en filas en cada device.




| Familia DRAM | Tensión | Capacidad | # bancos | # Filas | Tamaño Fila | Cuenta de Refresco | t _{RC} | t _{RFC} |
|-----------------|---------|-----------|----------|---------|----------------|-----------------------|-----------------|------------------|
| DDR | 2.5V | 256Mb | 4 | 8192 | 1kB | 8192 | 60 ns | 67 ns |
| | | 512Mb | 4 | 8192 | 2kB | 8192 | 55 ns | 70 ns |
| DDR2 | 1.8V | 256Mb | 4 | 8192 | 1kB | 8192 | 55 ns | 75 ns |
| | | 512Mb | 4 | 16384 | 1kB | 8192 | 5 ns | 105 ns |
| | | 1024Mb | 8 | 16384 | 1kB | 8192 | 54 ns | 127.5 ns |
| | | 2048Mb | 8 | 32768 | 1kB | 8192 | - | 197.5 ns |
| | | 4096Mb | 8 | 65536 | 1kB | 8192 | - | 327.5 ns |


- La tabla muestra tendencias en los tiempos de refresco.
- A mayor capacidad del banco mayor cantidad de celdas, mayor tiempo de refresco.
- Da la impresión que de DDR2 en adelante el challenge es mantener el número de comandos de refresco en períodos de 64 mseg a pesar de duplicarse en número de filas. Esto implica para el controlador de memoria enviar 8192 comandos Refresh en 64 mseg.
- Los devices de alta capacidad tienen mas de 8192 filas con 2, 4, u 8 en filas en cada device.




- ► El comando Row Access habilita muchos cientos de bits de datos al array de amplificadores de sensado dentro de un banco.
- Luego Column Access selecciona decenas o algunos pocos cientos de esos bits.
- Si el acceso a memoria se efectúa en direcciones secuenciales el device no necesita precargar nuevamente la fila, con el consiguiente ahorro de tiempo de acceso y de energía.
- Nuevamente el principio de vecindad en el acceso a memoria regula la eficiencia del sistema.




- ► El comando Row Access habilita muchos cientos de bits de datos al array de amplificadores de sensado dentro de un banco.
- Luego Column Access selecciona decenas o algunos pocos cientos de esos bits.
- Si el acceso a memoria se efectúa en direcciones secuenciales el device no necesita precargar nuevamente la fila, con el consiguiente ahorro de tiempo de acceso y de energía.
- Nuevamente el principio de vecindad en el acceso a memoria regula la eficiencia del sistema.




- El comando Row Access habilita muchos cientos de bits de datos al array de amplificadores de sensado dentro de un banco.
- Luego Column Access selecciona decenas o algunos pocos cientos de esos bits.
- Si el acceso a memoria se efectúa en direcciones secuenciales el device no necesita precargar nuevamente la fila, con el consiguiente ahorro de tiempo de acceso y de energía.
- Nuevamente el principio de vecindad en el acceso a memoria regula la eficiencia del sistema.



- El comando Row Access habilita muchos cientos de bits de datos al array de amplificadores de sensado dentro de un banco.
- Luego Column Access selecciona decenas o algunos pocos cientos de esos bits.
- Si el acceso a memoria se efectúa en direcciones secuenciales el device no necesita precargar nuevamente la fila, con el consiguiente ahorro de tiempo de acceso y de energía.
- Nuevamente el principio de vecindad en el acceso a memoria regula la eficiencia del sistema.




- El comando Row Access habilita muchos cientos de bits de datos al array de amplificadores de sensado dentro de un banco.
- Luego Column Access selecciona decenas o algunos pocos cientos de esos bits.
- Si el acceso a memoria se efectúa en direcciones secuenciales el device no necesita precargar nuevamente la fila, con el consiguiente ahorro de tiempo de acceso y de energía.
- Nuevamente el principio de vecindad en el acceso a memoria regula la eficiencia del sistema.




- Transcurrido t_{RCD} los datos de la fila seleccionada son precargados por los amplificadores de sensado.
- ► El controlador de memoria envía el comando Column Read y los datos se transfieren al bus y se recargan en las celdas.
- ightharpoonup Transcurrido t_{RAS} las celdas están listas para un comando Precharge que resetee las bitlines y los amplificadores de sensado.






- ightharpoonup Transcurrido t_{RCD} los datos de la fila seleccionada son precargados por los amplificadores de sensado.
- ► El controlador de memoria envía el comando Column Read y los datos se transfieren al bus y se recargan en las celdas.
- ightharpoonup Transcurrido t_{RAS} las celdas están listas para un comando Precharge que resetee las bitlines y los amplificadores de sensado.






- Transcurrido t_{RCD} los datos de la fila seleccionada son precargados por los amplificadores de sensado.
- ► El controlador de memoria envía el comando Column Read y los datos se transfieren al bus y se recargan en las celdas.
- ightharpoonup Transcurrido t_{RAS} las celdas están listas para un comando Precharge que resetee las bitlines y los amplificadores de sensado.






- ightharpoonup Transcurrido t_{RCD} los datos de la fila seleccionada son precargados por los amplificadores de sensado.
- ► El controlador de memoria envía el comando Column Read y los datos se transfieren al bus y se recargan en las celdas.
- ightharpoonup Transcurrido t_{RAS} las celdas están listas para un comando Precharge que resetee las bitlines y los amplificadores de sensado.






- Sistemas close-page: son los que precargan los bancos para acceder a una fila diferente luego del t_{RAS}.
- ▶ Sistemas open-page: son los que mantienen la fila activa y los amplificadores de sensado luego del t_{RAS} especulando con accesos secuenciales desde el procesador (principio de vecindad).




- Sistemas close-page: son los que precargan los bancos para acceder a una fila diferente luego del t_{RAS}.
- ▶ Sistemas open-page: son los que mantienen la fila activa y los amplificadores de sensado luego del t_{RAS} especulando con accesos secuenciales desde el procesador (principio de vecindad).






- Sistemas close-page: son los que precargan los bancos para acceder a una fila diferente luego del t_{RAS}.
- Sistemas open-page: son los que mantienen la fila activa y los amplificadores de sensado luego del t_{RAS} especulando con accesos secuenciales desde el procesador (principio de vecindad).

Ciclo de Escritura




- En los dispositivos DRAM modernos el tiempo de ciclo de una fila está determinado por el tiempo de escritura.
- ► Es el tiempo que necesita un DRAM Device para proveer acceso a una fila en un determinado banco de celdas de DRAM.
- ► En el caso de un ciclo de escritura, los datos deben ser provistos por el controlador de memoria, viajan por el bus de datos, pasan por los multiplexores de disparo de E/S, saturan los amplificadores de sensado, y finalmente llegan a la celda.


Ciclo de Escritura




- En los dispositivos DRAM modernos el tiempo de ciclo de una fila está determinado por el tiempo de escritura.
- ► Es el tiempo que necesita un DRAM Device para proveer acceso a una fila en un determinado banco de celdas de DRAM.
- ► En el caso de un ciclo de escritura, los datos deben ser provistos por el controlador de memoria, viajan por el bus de datos, pasan por los multiplexores de disparo de E/S, saturan los amplificadores de sensado, y finalmente llegan a la celda.



- En los dispositivos DRAM modernos el tiempo de ciclo de una fila está determinado por el tiempo de escritura.
- Es el tiempo que necesita un DRAM Device para proveer acceso a una fila en un determinado banco de celdas de DRAM.
- ► En el caso de un ciclo de escritura, los datos deben ser provistos por el controlador de memoria, viajan por el bus de datos, pasan por los multiplexores de disparo de E/S, saturan los amplificadores de sensado, y finalmente llegan a la celda.




- En los dispositivos DRAM modernos el tiempo de ciclo de una fila está determinado por el tiempo de escritura.
- ► Es el tiempo que necesita un DRAM Device para proveer acceso a una fila en un determinado banco de celdas de DRAM.
- ► En el caso de un ciclo de escritura, los datos deben ser provistos por el controlador de memoria, viajan por el bus de datos, pasan por los multiplexores de disparo de E/S, saturan los amplificadores de sensado, y finalmente llegan a la celda.




- Esta secuencia se debe completar antes de enviar el comando de precarga que completa el ciclo de Escritura.
- ▶ De este modo el t_{RAS} debe ser suficientemente extenso como para abarcar t_{RCD} , t_{CWD} , t_{CCD} y t_{WR} .
- ► En la práctica debe setearse en un valor por lo menos igual a la suma de los otros cuatro.






- Esta secuencia se debe completar antes de enviar el comando de precarga que completa el ciclo de Escritura.
- ▶ De este modo el t_{RAS} debe ser suficientemente extenso como para abarcar t_{RCD} , t_{CWD} , t_{CCD} y t_{WR} .
- ► En la práctica debe setearse en un valor por lo menos igual a la suma de los otros cuatro.





- ► Esta secuencia se debe completar antes de enviar el comando de precarga que completa el ciclo de Escritura.
- ▶ De este modo el t_{RAS} debe ser suficientemente extenso como para abarcar t_{RCD} , t_{CWD} , t_{CCD} y t_{WR} .
- ► En la práctica debe setearse en un valor por lo menos igual a la suma de los otros cuatro.





- ► Esta secuencia se debe completar antes de enviar el comando de precarga que completa el ciclo de Escritura.
- ▶ De este modo el t_{RAS} debe ser suficientemente extenso como para abarcar t_{RCD} , t_{CWD} , t_{CCD} y t_{WR} .
- ► En la práctica debe setearse en un valor por lo menos igual a la suma de los otros cuatro.



Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- 4 Configuración

- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



- Maneja la transferencia de datos hacia y desde la memoria asegurando la compatibilidad con el protocolo.
- Independiza al procesador de las características eléctricas de los DRAM Devices que conforman el sistema de memoria.
- Asegura el cumplimiento de los requerimientos de timing de los DRAM Devices independientemente del procesador base del sistema.
- Permite arbitrar el acceso a un único subsistema de memoria por parte de múltiples cores de procesamiento, aun si estos son heterogéneos.

- Maneja la transferencia de datos hacia y desde la memoria asegurando la compatibilidad con el protocolo.
- Independiza al procesador de las características eléctricas de los DRAM Devices que conforman el sistema de memoria.
- Asegura el cumplimiento de los requerimientos de timing de los DRAM Devices independientemente del procesador base del sistema.
- Permite arbitrar el acceso a un único subsistema de memoria por parte de múltiples cores de procesamiento, aun si estos son heterogéneos.

- Maneja la transferencia de datos hacia y desde la memoria asegurando la compatibilidad con el protocolo.
- Independiza al procesador de las características eléctricas de los DRAM Devices que conforman el sistema de memoria.
- Asegura el cumplimiento de los requerimientos de timing de los DRAM Devices independientemente del procesador base del sistema.
- Permite arbitrar el acceso a un único subsistema de memoria por parte de múltiples cores de procesamiento, aun si estos son heterogéneos.

- Maneja la transferencia de datos hacia y desde la memoria asegurando la compatibilidad con el protocolo.
- Independiza al procesador de las características eléctricas de los DRAM Devices que conforman el sistema de memoria.
- Asegura el cumplimiento de los requerimientos de timing de los DRAM Devices independientemente del procesador base del sistema.
- Permite arbitrar el acceso a un único subsistema de memoria por parte de múltiples cores de procesamiento, aun si estos son heterogéneos.


Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- Configuración

- Configuración del DRAM Device
- 5 Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



Arquitectura de un Controlador Genérico



- Los costos en acceso a memoria siguen aumentando relativamente los costos computacionales de muchos algoritmos.
- La arbitración de requerimientos es un aspecto crítico para la performance del sistema de memoria.
- Resuelve en base a las prioridades de los requerimientos de memoria de parte de los cores y de dispositivos de E/S com un DMA controller por ejemplo, cual es el que debe transmitirse a los DRAM devices.
- No siempre pasa el de mayor prioridad. Puede darse que un requerimiento de baja prioridad arribe al controlador en el momento en que la fila que contiene sus datos está activa. En tal caso algunos controladores resuelven primero este requerimiento a pesar de su prioridad menor en virtud de la performance general.



- Los costos en acceso a memoria siguen aumentando relativamente los costos computacionales de muchos algoritmos.
- La arbitración de requerimientos es un aspecto crítico para la performance del sistema de memoria.
- Resuelve en base a las prioridades de los requerimientos de memoria de parte de los cores y de dispositivos de E/S com un DMA controller por ejemplo, cual es el que debe transmitirse a los DRAM devices.
- No siempre pasa el de mayor prioridad. Puede darse que un requerimiento de baja prioridad arribe al controlador en el momento en que la fila que contiene sus datos está activa. En tal caso algunos controladores resuelven primero este requerimiento a pesar de su prioridad menor en virtud de la performance general.



- Los costos en acceso a memoria siguen aumentando relativamente los costos computacionales de muchos algoritmos.
- La arbitración de requerimientos es un aspecto crítico para la performance del sistema de memoria.
- Resuelve en base a las prioridades de los requerimientos de memoria de parte de los cores y de dispositivos de E/S com un DMA controller por ejemplo, cual es el que debe transmitirse a los DRAM devices.
- No siempre pasa el de mayor prioridad. Puede darse que un requerimiento de baja prioridad arribe al controlador en el momento en que la fila que contiene sus datos está activa. En tal caso algunos controladores resuelven primero este requerimiento a pesar de su prioridad menor en virtud de la performance general.



- Los costos en acceso a memoria siguen aumentando relativamente los costos computacionales de muchos algoritmos.
- La arbitración de requerimientos es un aspecto crítico para la performance del sistema de memoria.
- Resuelve en base a las prioridades de los requerimientos de memoria de parte de los cores y de dispositivos de E/S com un DMA controller por ejemplo, cual es el que debe transmitirse a los DRAM devices.
- No siempre pasa el de mayor prioridad. Puede darse que un requerimiento de baja prioridad arribe al controlador en el momento en que la fila que contiene sus datos está activa. En tal caso algunos controladores resuelven primero este requerimiento a pesar de su prioridad menor en virtud de la performance general.



- Los costos en acceso a memoria siguen aumentando relativamente los costos computacionales de muchos algoritmos.
- La arbitración de requerimientos es un aspecto crítico para la performance del sistema de memoria.
- Resuelve en base a las prioridades de los requerimientos de memoria de parte de los cores y de dispositivos de E/S com un DMA controller por ejemplo, cual es el que debe transmitirse a los DRAM devices.
- No siempre pasa el de mayor prioridad. Puede darse que un requerimiento de baja prioridad arribe al controlador en el momento en que la fila que contiene sus datos está activa. En tal caso algunos controladores resuelven primero este requerimiento a pesar de su prioridad menor en virtud de la performance general.




- Una vez que unan transacción ganó la arbtitración pasa al controlador en donde se traduce la dirección física que proviene el bus del procesador, a la dirección del Bus del controlador de memoria: Row & Column.
- Además en función de la operación requerida desde el core o el device de E/S sobre esa dirección la etapa de traducción arma la secuencia de comandos necesaria para envira a la DRAM de acuerdo al protocolo descripto.
- Una vez enviados a los DRAM devices, si éstos son relativamente modernos dispondrán de buffers de comandos como etapa previa a los amplificadores de sensado.
- ► La política de buffering es crítica en el diseño de cada DRAM Device en virtud de su efecto sobre la performance, o sobre el consumo. El análisis del trade on y trade off de estos aspectos son moneda corriente entre los diseñadores de estos dispositivos..

- Una vez que unan transacción ganó la arbtitración pasa al controlador en donde se traduce la dirección física que proviene el bus del procesador, a la dirección del Bus del controlador de memoria: Row & Column.
- Además en función de la operación requerida desde el core o el device de E/S sobre esa dirección la etapa de traducción arma la secuencia de comandos necesaria para envira a la DRAM de acuerdo al protocolo descripto.
- Una vez enviados a los DRAM devices, si éstos son relativamente modernos dispondrán de buffers de comandos como etapa previa a los amplificadores de sensado.
- ► La política de buffering es crítica en el diseño de cada DRAM Device en virtud de su efecto sobre la performance, o sobre el consumo. El análisis del trade on y trade off de estos aspectos son moneda corriente entre los diseñadores de estos dispositivos..

- Una vez que unan transacción ganó la arbtitración pasa al controlador en donde se traduce la dirección física que proviene el bus del procesador, a la dirección del Bus del controlador de memoria: Row & Column.
- Además en función de la operación requerida desde el core o el device de E/S sobre esa dirección la etapa de traducción arma la secuencia de comandos necesaria para envira a la DRAM de acuerdo al protocolo descripto.
- Una vez enviados a los DRAM devices, si éstos son relativamente modernos dispondrán de buffers de comandos como etapa previa a los amplificadores de sensado.
- ► La política de buffering es crítica en el diseño de cada DRAM Device en virtud de su efecto sobre la performance, o sobre el consumo. El análisis del trade on y trade off de estos aspectos son moneda corriente entre los diseñadores de estos dispositivos..

- Una vez que unan transacción ganó la arbtitración pasa al controlador en donde se traduce la dirección física que proviene el bus del procesador, a la dirección del Bus del controlador de memoria: Row & Column.
- Además en función de la operación requerida desde el core o el device de E/S sobre esa dirección la etapa de traducción arma la secuencia de comandos necesaria para envira a la DRAM de acuerdo al protocolo descripto.
- Una vez enviados a los DRAM devices, si éstos son relativamente modernos dispondrán de buffers de comandos como etapa previa a los amplificadores de sensado.
- La política de buffering es crítica en el diseño de cada DRAM Device en virtud de su efecto sobre la performance, o sobre el consumo. El análisis del trade on y trade off de estos aspectos son moneda corriente entre los diseñadores de estos dispositivos..

- Una vez que unan transacción ganó la arbtitración pasa al controlador en donde se traduce la dirección física que proviene el bus del procesador, a la dirección del Bus del controlador de memoria: Row & Column.
- Además en función de la operación requerida desde el core o el device de E/S sobre esa dirección la etapa de traducción arma la secuencia de comandos necesaria para envira a la DRAM de acuerdo al protocolo descripto.
- Una vez enviados a los DRAM devices, si éstos son relativamente modernos dispondrán de buffers de comandos como etapa previa a los amplificadores de sensado.
- La política de buffering es crítica en el diseño de cada DRAM Device en virtud de su efecto sobre la performance, o sobre el consumo. El análisis del trade on y trade off de estos aspectos son moneda corriente entre los diseñadores de estos dispositivos..



Processor

TLB

Impulse memory controller

DRAM address

DRAM c chip

Impulse Memory System Architecture


Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- Configuración

- Configuración del DRAM Device
- 5 Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



Diagrama General de la BBB



Subsistema de Memoria

- ▶ 512MB DDR3L Utiliza un solo device DRAM de 256Mbx16 DDR3L 4Gb (512MB). El chip de memoria es el MT41K256M16HA-125 de Micron. Opera a 400MHz manteniendo una velocidad efectiva de 800MHZ sobre el bus DDR3L, alcanzando así un ancho de banda de memoria de 1.6GB/S.
- 4KB EEPROM Mantiene la información del board: board name, serial number, revisión, etc. .
- ▶ 2GB Embedded MMC Se conecta por default al port MMC1 del procesador, permitiendo accesos de 8 bits de ancho. Se puede cambiar al port MMC0, al slot de la SD.

Subsistema de Memoria

- ▶ 512MB DDR3L Utiliza un solo device DRAM de 256Mbx16 DDR3L 4Gb (512MB). El chip de memoria es el MT41K256M16HA-125 de Micron. Opera a 400MHz manteniendo una velocidad efectiva de 800MHZ sobre el bus DDR3L, alcanzando así un ancho de banda de memoria de 1.6GB/S.
- ▶ 4KB EEPROM Mantiene la información del board: board name, serial number, revisión, etc. .
- ▶ 2GB Embedded MMC Se conecta por default al port MMC1 del procesador, permitiendo accesos de 8 bits de ancho. Se puede cambiar al port MMC0, al slot de la SD.

Subsistema de Memoria

- ▶ 512MB DDR3L Utiliza un solo device DRAM de 256Mbx16 DDR3L 4Gb (512MB). El chip de memoria es el MT41K256M16HA-125 de Micron. Opera a 400MHz manteniendo una velocidad efectiva de 800MHZ sobre el bus DDR3L, alcanzando así un ancho de banda de memoria de 1.6GB/S.
- ▶ 4KB EEPROM Mantiene la información del board: board name, serial number, revisión, etc. .
- ▶ 2GB Embedded MMC Se conecta por default al port MMC1 del procesador, permitiendo accesos de 8 bits de ancho. Se puede cambiar al port MMC0, al slot de la SD.


Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- 4 Configuración


- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB




Organización de la DRAM MT41K256M16 de Micron




Registro de Modo 0 del MT41K256M16




Registro de Modo 1 del MT41K256M16



Registro de Modo 2 del MT41K256M16



Registro de Modo 3 del MT41K256M16



Temario

- Memorias Dinámicas
 - Introducción
 - Organización interna
- Arquitecturas DRAM
 - Evolución
 - Throughput + Latency
- Standards
 - Estado del arte
 - JEDEC SDRAM
 - JEDEC DDR SDRAM
- Configuración

- Configuración del DRAM Device
- Prococolo de acceso
 - Fundamentos básicos
- 6 Controladores de Memoria
 - Introducción General
 - Arquitectura
- Casos Prácticos
 - Beagle Bone Black
 - Memorias DDR en la BBB
 - Controlador de DDRn SDRAM en la BBB



- En general los Cores ARM tienen E/S memmory mapped.
- ► El controlador de memoria (EMIF) tiene un set de registros de 32 bits mapeados a partir de la dirección 0x4C000000)
- ► En rigor el espacio asignado al controlador es 0x4C000000 a 0x4CFF

- En general los Cores ARM tienen E/S memmory mapped.
- ► El controlador de memoria (EMIF) tiene un set de registros de 32 bits mapeados a partir de la dirección 0x4C000000)
- ► En rigor el espacio asignado al controlador es 0x4C000000 a 0x4CFF

- En general los Cores ARM tienen E/S memmory mapped.
- El controlador de memoria (EMIF) tiene un set de registros de 32 bits mapeados a partir de la dirección 0x4C000000)

- En general los Cores ARM tienen E/S memmory mapped.
- ► El controlador de memoria (EMIF) tiene un set de registros de 32 bits mapeados a partir de la dirección 0x4C000000)
- ► En rigor el espacio asignado al controlador es 0x4C000000 a 0x4CFF

Cálculo de los valores a programar

| | AM335x register name | AM335x register bit length M | emory datasheet symbol | Memory Datasheet value | | unit | AM335x Setting (Decimal) | Comments |
|--------|-----------------------------|------------------------------|------------------------|---------------------------|------------|------|-----------------------------|--|
| | tCK | (C) | ζ | | ns | ~~ | | ~~~~ |
| | REG_T_RP | 4 tRI | | 13,5 | ns | | | typically taken from the speed bin tables typically taken from the speed bin tables |
| ₹. | REG_T_RCD | 4 (R) | CD | 13,5 | | | | typically taken from the speed bin tables |
| a a | REG_T_WR | 4 tW 5 tR | R | 15 | ns | | | tRAS should be >= tRCD |
| | REG_T_RAS REG_T_RC | 6 fR | 20 | 49,5 | ns | | 1 | INAS STOUID DE X= INCD |
| SDRAM | REG T RRD | 3 tRi | ŽD. | 40,0 | tčk | | ' | use the value given in CK units |
| ä | REG T WTR | 3 tW | | | tCK | | | use the value given in CK units |
| | REG_T_XP | 3 (X | | | tCK tCK | | | use the value given in CK units |
| 24 | REG_T_ODT | 3 00 | TIon | 2 | tČK | | | typically in terms of CWL. First determine CWL. |
| ã. | REG_T_XSNR | 9 🔯 | | 1/0 | ıns | | | usually tRFC+10 |
| 2 | REG_T_XSRD | 10 txs | DLL | 511 | tčk | | 51 | usually in terms of tDLLK |
| & & | REG_T_RTP | 3 tR | | | tčK | | | use the value given in CK units |
| Š | REG_T_CKE | 3 tC | <u>(E</u> | | tCK | | | use the value given in CK units |
| | REG_T_PDLL_UL REG T ZQCS | 6 tZ0 | 100 | | HOI/ | | 6 | set to fixed value of 5 |
| 3 | REG T RFC | 9 181 | Ž3 | 160 | tCK ns | | 4 | |
| 5 | MEG_1_MG | iR) | Ť | 100 | 112 | | 7 | <u> </u> |
| 3 | 1 | 200 | 24 | | | | i | |
| 8 | REG_T_RAS_MAX | 4 tR/ | ASmax | | | | 1 | for DDR3, must be set to 15 |

Cálculo de los valores a programar

| | | AM335x register bit | | Memory Datasheet | | AM335x Setting | I |
|-------|-------------------------|---------------------|-------------------------|------------------|------------|----------------|--|
| | AM335x register name | length | Memory datasheet symbol | value | unit | (Decimal) | Comments |
| | tck | | tck | 3,3 | | | |
| | REG_T_RP REG_T_RCD | 4 | IRP IRCD | 13,5 13,5 | | - | typically taken from the speed bin tables typically taken from the speed bin tables |
| Ž. | REG_T_WR | 4 | tWP | 15 | ns | | Abreat taken north the abreed but tables |
| Ē. | REG T RAS | 5 | IRAS IRC | 36 | ns | 10 | tRAS should be >= tRCD |
| 3 | REG_T_RC | 6 | (RC | 49,5 | ns | 14 | |
| SDRAM | REG_T_RRD | 3 | tŘŘD | 4 | tčk | 3 | use the value given in CK units |
| S | REG_T_WTR | | tWTR tXP | 4 | tCK | 3 | use the value given in CK units |
| | REG_T_XP REG_T_ODT | | ODTLon | 3 | tCK tCK | 4 | use the value given in CK units typically in terms of CWL. First determine CWL. |
| TIM 2 | REG T XSNR | 9 | txs | 170 | ne | 51 | usually (RFC+10 |
| 5 | REG T XSRD | 10 | TXSDLL | 512 | tčk | 511 | usually in terms of tDLLK |
| \$ | REG_T_RTP | 3 | txsdll irtp | 512 4 | tCK | 3 | usually in terms of tDLLK use the value given in CK units |
| Ř | REG_T_CKE | 3 | 1CKE | 3 | tCK | 2 | use the value given in CK units |
| | REG_T_PDLL_UL | 4 | | | | 5 | set to fixed value of 5 |
| Ş | REG_T_ZQCS REG T RFC | 6 | tZQCS fRFC | 64 | tCK | 63 | |
| Ĕ | REG_I_RFC | 9 | IREF! | 160 | ns | 46 | |
| 3 | I | | 1050 | | | - | |
| 8 | REG_T_RAS_MAX | 4 | tRASmax | | | 15 | for DDR3, must be set to 15 |

Herramienta de configuración

Generalmente los fabricantes proporcionan una herramienta para calcular los valores a setear enn lso campos de bits de los registros delcontrolador de memoria. En este caso, En la columna coloreada en amarillo se ingresan los valores de temporización que figuran en la hoja de datos de la memoria que se decida colocar, y se calcula automáticamente el valor a programar para esa memoria.

| I _{DD} Parameter | | DDR3L -800 | | DDR3L -1066 | | | DDR3L -1333 | | R3L 500 | DDR3L -1866 | DDR3L -2133 | |
|------------------------------|----------------------|---------------|-------|----------------|-------|-------|----------------|----------|------------|----------------|----------------|------|
| | | -25E | -25 | -187E | -187 | -15E | -15 | -125E | -125 | -107 | -093 | |
| | | 5-5-5 | 6-6-6 | 7-7-7 | 8-8-8 | 9-9-9 | 10-10-10 | 10-10-10 | 11-11-11 | 13-13-13 | 14-14-14 | Unit |
| tCK (M | IN) I _{DD} | 2 | .5 | 1.8 | 375 | 1 | 1.5 | 1. | 25 | 1.07 | 0.938 | ns |
| CL I _{DD} | | 5 | 6 | 7 | 8 | 9 | 10 | 10 | 11 | 13 | 14 | CK |
| trcd (N | MIN) I _{DD} | 5 | 6 | 7 | 8 | 9 | 10 | 10 | 11 | 13 | 14 | CK |
| tRC (MI | IN) I _{DD} | 20 | 21 | 27 | 28 | 33 | 34 | 38 | 39 | 45 | 50 | CK |
| tras (N | /IN) I _{DD} | 15 | 15 | 20 | 20 | 24 | 24 | 28 | 28 | 32 | 36 | CK |
| ^t RP (MI | IN) | 5 | 6 | 7 | 8 | 9 | 10 | 10 | 11 | 13 | 14 | CK |
| ^t FAW | x4, x8 | 16 | 16 | 20 | 20 | 20 | 20 | 24 | 24 | 26 | 27 | CK |
| | x16 | 20 | 20 | 27 | 27 | 30 | 30 | 32 | 32 | 33 | 38 | CK |
| tRRD | x4, x8 | 4 | 4 | 4 | 4 | 4 | 4 | 5 | 5 | 5 | 6 | CK |
| I_{DD} | x16 | 4 | 4 | 6 | 6 | 5 | 5 | 6 | 6 | 6 | 7 | CK |
| ^t RFC | 1Gb | 44 | 44 | 59 | 59 | 74 | 74 | 88 | 88 | 103 | 118 | CK |
| | 2Gb | 64 | 64 | 86 | 86 | 107 | 107 | 128 | 128 | 150 | 172 | CK |
| | 4Gb | 104 | 104 | 139 | 139 | 174 | 174 | 208 | 208 | 243 | 279 | CK |
| | 8Gb | 140 | 140 | 187 | 187 | 234 | 234 | 280 | 280 | 328 | 375 | CK |



Electrical Characteristics and AC Operating Conditions DDR31-1066 DDR31-1333 DDR3L-1600 Parameter Symbol Min Max Min Max Min Max Min Max Unit Notes DQS, DQS# Low-Z time (RL - 1) 22, 23 -800 400 -600 300 -500 250 -450 225 22. 23 DOS, DOS# High-Z time (RL + BL/2) 400 250 DS DQS, DQS# differential READ preamble ^tRPRE 0.9 0.9 Note 24 0.9 Note 24 0.9 CK 23. 24 Note 24 Note 24 DOS, DOS# differential READ postamble ^tRPST Note 27 0.3 Note 27 0.3 Note 27 Note 27 СК 23, 27 Command and Address Timing DLL locking time ^tDLLK 512 CK 28 CTRL, CMD, ADDR Base (specification) tIS 140 60 80 29, 30, (AC160) 44 setup to CK.CK# Vocc @ 1 V/ns 300 240 220 20. 30 CTRL, CMD, ADDR Base (specification) tIS 365 290 205 185 29, 30, (AC135) setup to CK,CK# 44 V_{REF} @ 1 V/ns 500 425 340 320 ps 20, 30 CTRL, CMD, ADDR Base (specification) SH 285 130 29, 30, D5 setup to CK,CK# (DC90 44 V_{RFF} @ 1 V/ns 300 240 220 20, 30 Minimum CTRL, CMD, ADDR pulse width [‡]IPW 900 620 41 560 ps ACTIVATE to internal READ or WRITE delay ^tRCD See Speed Bin Tables for ^tRCD 31 PRECHARGE command period tRP See Speed Bin Tables for ^tRP ACTIVATE-to-PRECHARGE command period tRAS See Speed Bin Tables for ^tRAS 31, 32 t_{RC} ACTIVATE-to-ACTIVATE command period See Speed Bin Tables for ^tRC 31, 43 ACTIVATE-to-ACTIVATE x4/x8 (1KB page tRRD. MIN = greater of MIN = greater of MIN = greater of MIN = greater of CK minimum command size) 4CK or 10ns 4CK or 7.5ns 4CK or 6ns 4CK or 6ns period x16 (2KB page size) MIN = greater of 4CK or 10ns MIN = greater of 4CK or 7.5ns Four ACTIVATE x4/x8 (1KB page ^tFAW 40 37.5 30 30 31 ns windows size) x16 (2KB page size) 50 40 Write recovery time ^tWR MIN = 15ns; MAX = N/A31, 32, 33,34 Delay from start of internal WRITE ^tWTR MIN = greater of 4CK or 7.5ns: MAX = N/A31, 34 transaction to internal READ command



MIN = greater of 4CK or 7.5ns: MAX = N/A

^tRTP

31, 32

Electrical Characteristics and AC Operating Conditions

| | | | DDR3 | BL-800 | DDR3 | L-1066 | DDR3 | L-1333 | DDR3 | L-1600 | | |
|---|------------------|--------------------|----------------------|-----------------------|------------|------------|-----------|-----------|-------|--------|--------|-------|
| Parameter | | Symbol | Min | Max | Min | Max | Min | Max | Min | Max | Unit | Notes |
| WRITE with auto | BL8 (OTF, MRS) | tWRAP- | | | М | IN = WL + | 4 + WR - | + 1 | | | CK | |
| precharge command to | | | | | | | | | | | | |
| power-down entry | BC4MRS | tWRAP- | | MIN = WL + 2 + WR + 1 | | | | | | | | |
| | DEN | | | | | | | | | | | |
| | | | Power | -Down E | xit Timir | ıg | | | | | | |
| DLL on, any valid comm | | ^t XP | MIN = | greater | | 7.5ns; | MIN | = greater | | r 6ns; | CK | |
| commands not requiring | , | | | | = N/A | | | | = N/A | | | |
| Precharge power-down | | tXPDLL | | MI | N = great | er of 10C | K or 24ns | ; MAX = 1 | N/A | | CK | 28 |
| commands requiring a l | ocked DLL | | | | | | | | | | | |
| | | | | ODT Tim | ing | | | | | | | |
| R _{TT} synchronous turn-or | n delay (| ODTLon |) | | | CWL + | 4L - 2CK | | | | CK | 38 |
| R _{TT} synchronous turn-of | ODTLoff | CWL + AL - 2CK | | | | | | | | CK | 40 | |
| R _{TT} turn-on from ODTL | ^t AON | -400 | 400 | -300 | 300 | -250 | 250 | -225 | 225 | ps | 23, 38 | |
| R _{TT} turn-off from ODTL | ^t AOF | 0.3 | 0.7 | 0.3 | 0.7 | 0.3 | 0.7 | 0.3 | 0.7 | CK | 39, 40 | |
| Asynchronous R _{TT} turn-o | †AONPD | | | | MIN = 2; I | MAX = 8. | 5 | | | ns | 38 | |
| (power-down with DLL | off) | | | | | | | | | | | |
| Asynchronous R _{TT} turn-o | | ^t AOFPD | | | | MIN = 2; I | MAX = 8. | 5 | | | ns | 40 |
| (power-down with DLL | | | | | | | | | | | | |
| ODT HIGH time with WE | RITE command and | ODTH8 | MIN = 6; MAX = N/A | | | | | | | | CK | |
| BL8 | | | | | | | | | | | | |
| ODT HIGH time without | | ODTH4 | MIN = 4; $MAX = N/A$ | | | | | | | CK | | |
| with WRITE command a | nd BC4 | | | | | | | | | | | |
| | | | Dyn | amic OD | T Timing | | | | | | | |
| R _{TT,nom} -to-R _{TT(WR)} chang | | ODTLcnw | | | | | 2CK | | | | CK | |
| R _{TT(WR)} -to-R _{TT,nom} chang | e skew - BC4 | ODTLcwn4 | | | | 4CK + 0 | DDTLoff | | | | CK | |
| R _{TT(WR)} -to-R _{TT,nom} chang | e skew - BL8 | ODTLcwn8 | | | | 6CK + 0 | DTLoff | | | | CK | |
| R _{TT} dynamic change ske | w | †ADC | 0.3 | 0.7 | 0.3 | 0.7 | 0.3 | 0.7 | 0.3 | 0.7 | CK | 39 |
| | | | Write | Levelin | g Timing | j | | | | | | |
| First DQS, DQS# rising e | dge | tWLMRD | 40 | - | 40 | - | 40 | - | 40 | - | CK | |
| DQS, DQS# delay | | †WLDQSEN | 25 | - | 25 | - | 25 | - | 25 | - | CK | |
| Write leveling setup fro | m rising CK, CK# | tWLS | 325 | - | 245 | - | 195 | - | 165 | - | ps | |
| crossing to rising DOS D | OS# crossing | | | 1 | | I | | I | | I | | 1 |

Electrical Characteristics and AC Operating Conditions

| | | | DDR: | 3L-800 | DDR3 | L-1066 | DDR3 | L-1333 | DDR3 | L-1600 | | |
|---|------------------------|-------------------------|----------------------|----------------------|------------|------------|------------|----------|-------|--------|------|-------|
| Parameter | | Symbol | Min | Max | Min | Max | Min | Max | Min | Max | Unit | Notes |
| CAS#-to-CAS# command | i delay | ,ccd | | | М | IN = 4CK; | MAX = N | l/A | | • | CK | |
| Auto precharge write re | covery + prechar | ge ^t DAL | | 1 | MIN = WR | + 'RP/'C | ((AVG); I | MAX = N/ | A | | CK | |
| time | | | | | | | | | | | СК | |
| MODE REGISTER SET cor | | | | MIN = 4CK; MAX = N/A | | | | | | | | |
| MODE REGISTER SET cor | | , | | MI | IN = great | er of 12C | K or 15ns | ; MAX = | N/A | | CK | |
| MULTIPURPOSE REGISTE | | | | | M | IN = 1CK; | MAX = N | I/A | | | CK | |
| mode register set for mu exit | ultipurpose regis | ter | | | | | | | | | | |
| | | | Cal | libration | Timing | | | | | | | |
| ZQCL command: Long | POWER-UP and | RE- ^t ZQinit | 512 | - | 512 | - | 512 | - | 512 | - | CK | |
| calibration time | SET operation | | | | | | | | | | _ | |
| | Normal operation | - 4-1 | 256 | - | 256 | - | 256 | - | 256 | - | CK | |
| ZQCS command: Short of | alibration time | ¹ZQCS | 64 | - | 64 | _ | 64 | - | 64 | - | CK | |
| | | | nitializa | | Reset Ti | | | | | | | |
| Exit reset from CKE HIGH | | | | MIN: | = greater | | | , | = N/A | | CK | |
| Begin power supply ram stable | p to power supp | lies 'VDDPR | MIN = N/A; MAX = 200 | | | | | | | ms | | |
| RESET# LOW to power s | upplies stable | *RPS | MIN = 0; MAX = 200 | | | | | | | | ms | |
| RESET# LOW to I/O and | R _{TT} High-Z | ^t IOZ | | MIN = N/A; MAX = 20 | | | | | | | | 35 |
| | | | R | efresh T | iming | | | | | | | |
| REFRESH-to-ACTIVATE o | r REFRESH | ¹RFC – 1Gb | | | MIN | N = 110; N | MAX = 70, | ,200 | | | ns | |
| command period | | *RFC – 2Gb | | | MIN | N = 160; N | MAX = 70 | ,200 | | | ns | |
| | | *RFC – 4Gb | | | MIN | l = 260; N | MAX = 70 | ,200 | | | ns | |
| | | ^t RFC – 8Gb | | | MIN | N = 350; N | MAX = 70, | ,200 | | | ns | |
| Maximum refresh | T _C ≤ 85°C | - | | | | 64 | (1X) | | | | ms | 36 |
| period | T _C > 85°C | | | | | 32 | (2X) | | | | ms | 36 |
| Maximum average | T _C ≤ 85°C | tREFI. | | | | 7.8 (64r | ns/8192) | | | | μs | 36 |
| periodic refresh | T _C > 85°C | \ | | | | 3.9 (32r | ns/8192) | | | | μs | 36 |
| | • | 1 | Self | f Refresh | Timing | | | | | | | |
| Exit self refresh to comm locked DLL | nands not requiri | ng ^t XS | | MIN : | greater | of 5CK or | tRFC + 1 | 0ns; MAX | = N/A | | CK | |

Electrical Characteristics and AC Operating Conditions

| TICOLI, DOI | ICAL L'HAPACTAPIET | | | | I INAPATINA I 'A | | 1 · ^ ! | | | - | | |
|---|--------------------------|----------------------|--|---|-------------------|----------------------|-------------------|-----------|-----------------|--------|------|-------|
| | | | DDR: | BL-800 | DDR3 | L-1066 | DDR3 | L-1333 | DDR3 | L-1600 | | |
| Parameter | | Symbol | Min | Max | Min | Max | Min | Max | Min | Max | Unit | Notes |
| Exit self refresh to comm locked DLL | nands requiring a | txsDLL | | | MIN = | ^t DLLK (N | IIN); MAX | C = N/A | | | CK | 28 |
| Minimum CKE low pulse fresh entry to self refres | | *CKESR | | $MIN = {}^{t}CKE (MIN) + CK; MAX = N/A$ | | | | | | | CK | |
| Valid clocks after self ref down entry | resh entry or power- | ¹CKSRE | | М | IN = grea | ter of 5CI | C or 10ns; | ; MAX = 1 | ⊌/A | | CK | |
| Valid clocks before self r | | tCKSRX | | M | IN = grea | ter of 5CI | C or 10ns; | ; MAX = 1 | ₩A | | CK | |
| power-down exit, or res | et exit | | | | | | | | | | | |
| | | | | er-Down | | | | | | | | |
| CKE MIN pulse width | tCKE (MIN) | | r of 3CK 7.5ns | | r of 3CK 625ns | areare. | r of 3CK 625ns | | r of 3CK 5ns | CK | | |
| Command pass disable d | lelay | ^t CPDED | | MIN = 1; MAX = N/A | | | | | | | | |
| Power-down entry to po ing | †PD | | MIN = ^t CKE (MIN); MAX = 9 * tREFI | | | | | | | CK | | |
| Begin power-down perio registered HIGH | †ANPD | | WL - 1CK | | | | | | | CK | | |
| Power-down entry perio synchronous or asynchro | | PDE | Greater of ^t ANPD or ^t RFC - REFRESH command to CKE LOW time | | | | | | CK | | | |
| Power-down exit period synchronous or asynchro | | PDX | 'ANPD + 'XPDLL | | | | | | | CK | | |
| | | Pow | er-Dow | n Entry N | linimum | Timing | | | | | | |
| ACTIVATE command to p | oower-down entry | ^t ACTPDEN | | | | MIN | l = 1 | | | | CK | |
| PRECHARGE/PRECHARGE power-down entry | E ALL command to | *PRPDEN | | MIN = 1 | | | | | | | CK | |
| REFRESH command to pe | ower-down entry | *REFPDEN | | | | MIN | i = 1 | | | | CK | 37 |
| MRS command to power | r-down entry | [†] MRSPDEN | | | | MIN = ^t M | IOD (MIN |) | | | CK | |
| READ/READ with auto p to power-down entry | recharge command | ^t RDPDEN | MIN = RL + 4 + 1 | | | | | | | CK | | |
| WRITE command to power-down entry | BL8 (OTF, MRS) BC4OTF | *WRPDEN | | | MIN = | WL + 4 + | 'WR/'CK | (AVG) | | | CK | |
| | BC4MRS | †WRPDEN | | | MIN = | WL + 2 + | WR/CK | (AVG) | | | CK | |



| DDR3-1066 Spe | ed Bin | | -18 | 87E | -1 | 87 | | |
|---------------------------------------|---------------------------|-----------------------|-----------------------|-------|-----------------------|------|------|-------|
| CL- ^t RCD- ^t RP | | | 7- | 7-7 | 8-8 | 8-8 | | |
| Parameter | | Symbol | Min | Max | Min | Max | Unit | Notes |
| Internal READ co | mmand to first data | tAA. | 13.125 | - | 15 | - | ns | |
| ACTIVATE to inte | rnal READ or WRITE delay | ^t RCD | 13.125 | - | 15 | - | ns | |
| PRECHARGE com | mand period | tRP | 13.125 | - | 15 | - | ns | |
| ACTIVATE-to-ACT period | TIVATE or REFRESH command | ^t RC | 50.625 | - | 52.5 | - | ns | |
| ACTIVATE-to-PRE | ^t RAS | 37.5 | 9 x ^t REFI | 37.5 | 9 x ^t REFI | ns | 1 | |
| CL = 5 | CWL = 5 | ¹ CK (AVG) | 3.0 | 3.3 | 3.0 | 3.3 | ns | 2 |
| | CWL = 6 | tCK (AVG) | Reserved | | Reserved | | ns | 3 |
| CL = 6 | CWL = 5 | tCK (AVG) | 2.5 | 3.3 | 2.5 | 3.3 | ns | 2 |
| | CWL = 6 | tCK (AVG) | Rese | erved | Rese | ns | 3 | |
| CL = 7 | CWL = 5 | tCK (AVG) | Rese | erved | Rese | ns | 3 | |
| | CWL = 6 | tCK (AVG) | 1.875 | <2.5 | Rese | rved | ns | 2, 3 |
| CL = 8 | CWL = 5 | ^t CK (AVG) | Rese | erved | Rese | rved | ns | 3 |
| | CWL = 6 | tCK (AVG) | 1.875 | <2.5 | 1.875 | <2.5 | ns | 2 |
| Supported CL set | tings | | 5, 6, 7, 8 | | 5, (| CK | | |
| Supported CWL s | ettings | | 5 | , 6 | 5, | 6 | CK | |



Registro SDRAM_TIM_1

| Bit | Field | Туре | Reset | Description |
|-------|-----------|------|-------|---|
| 31-29 | RESERVED | R | 0h | |
| 28-25 | reg_t_rp | R/W | 0h | Minimum number of DDR clock cycles from Precharge to Activate or Refresh, minus one. |
| 24-21 | reg_t_rcd | R/W | 0h | Minimum number of DDR clock cycles from Activate to Read or Write, minus one. |
| 20-17 | reg_t_wr | R/W | 0h | Minimum number of DDR clock cycles from last Write transfer to Pre-charge, minus one. The SDRAM initialization sequence will be started when the value of this field is changed from the previous value and the EMIF is in DDR2 mode. |
| 16-12 | reg_t_ras | R/W | 0h | Minimum number of DDR clock cycles from Activate to Pre-charge, minus one. reg_t_ras >= reg_t_rcd. |
| 11-6 | reg_t_rc | R/W | 0h | Minimum number of DDR clock cycles from Activate to Activate, minus one. |
| 5-3 | reg_t_rrd | R/W | 0h | Minimum number of DDR clock cycles from Activate to Activate for a different bank, minus one. For an 8 bank DDR2 and DDR3, this field must be equal to ((tFAW/(4*tCK))-1). |
| 2-0 | reg_t_wtr | R/W | 0h | Minimum number of DDR clock cycles from last Write to Read, minus one. |



Registro SDRAM_TIM_2

| Bit | Field | Туре | Reset | Description |
|-------|------------|------|-------|--|
| 31 | RESERVED | R | 0h | |
| 30-28 | reg_t_xp | R/W | 0h | Minimum number of DDR clock cycles from Powerdown exit to any command other than a Read command, minus one. For DDR2 and LPDDR1, this field must satisfy greater of tXP or tCKE. |
| 27-25 | reg_t_odt | R/W | 0h | Minimum number of DDR clock cycles from ODT enable to write data driven for DDR2 and DDR3. reg_t_odt must be equal to tAOND. |
| 24-16 | reg_t_xsnr | R/W | 0h | Minimum number of DDR clock cycles from Self-Refresh exit to any command other than a Read command, minus one. |
| 15-6 | reg_t_xsrd | R/W | 0h | Minimum number of DDR clock cycles from Self-Refresh exit to a Read command, minus one. |
| 5-3 | reg_t_rtp | R/W | 0h | Minimum number of DDR clock cycles from the last Read command to a Pre-charge command for DDR2 and DDR3, minus one. |
| 2-0 | reg_t_cke | R/W | 0h | Minimum number of DDR clock cycles between pad_cke_o changes, minus one. |



Registro SDRAM_TIM_3

| Bit | Field | Туре | Reset | Description |
|-------|---------------|------|-------|--|
| 31-28 | reg_t_pdll_ul | R/W | 0h | Minimum number of DDR clock cycles for PHY DLL to unlock. A value of N will be equal to N x 128 clocks. |
| 27-24 | RESERVED | R | 0h | |
| 23-21 | RESERVED | R/W | 0h | Reserved. |
| 20-15 | reg_zq_zqcs | R/W | 0h | Number of DDR clock clock cycles for a ZQCS command, minus one. |
| 14-13 | RESERVED | R/W | 0h | Reserved. |
| 12-4 | reg_t_rfc | R/W | 0h | Minimum number of DDR clock cycles from Refresh or Load Mode to Refresh or Activate, minus one. |
| 3-0 | reg_t_ras_max | R/W | 0h | Maximum number of reg_refresh_rate intervals from Activate to Precharge command. This field must be equal to ((tRASmax / tREFI)-1) rounded down to the next lower integer. This field is only applicable for mDDR. This field must be programmed to 0xF for other SDRAM types. |

