Projektni Zadatak 2021/2

Arhitekture i algoritmi DSP-a 2


Autor: Aleksa Heler Fakultet tehničkih nauka, Novembar 2021.

Sadržaj

Opis zadatka	٠.٠
Opis realizacije	
Model 0	4
Model 1	
Model 2	
Model 3	
Simulator	
Ispitivanje i verifikacija	

Opis zadatka

Realizovati kombinovanje kanala na osnovu date šeme i tabele. Za implementaciju koristiti razvojno okruženje Cirrus Logic IDE (CLIDE).



control	Enable	Input	Output
		gain	Mode
values	On/Off	From 0 to	2_2_0,
1		-∞ dB	2_2_1,
1			3_2_0,
			3_2_1
default	On	-4 dB	2_2_0
value			

Opis realizacije

Model 0

Prvi korak je realizovati referentni C kod u aritmetici pokretnog zareza (*floating point*). Obrada se vrši po blokovima. Jedan blok predstavlja 16 odbiraka signala. Na ulaz dolazi 2 kanala (L, R), a izlaz predstavlja do 6 kanala (L, R, C, LFE, Ls, Rs). Omogućiti prosleđivanje naziva ulaznih i izlaznih datoteka kao i vrednosti kontrola (*gain, output mode*) preko parametara komandne linije.

Model 1

Model 2

Optimizacija distorzije

Model 3

Simulator

Ispitivanje i verifikacija