1. dan Osnovi VHDL-a podsetnik

Plan današnjeg predavanja

- Uvod sa analizom tipičnih savremenih SW platformi
- Hardverski pristup problemima
- Istorijski osvrt
- Specifikacija HW pristupa standardizacija opisa HW sistema: VHDL
- Kombinaciona logika u VHDL-u + sekvencijalna logika u VHDL-u

Savremene platforme za rešavanje tehničkih/računarskih problema

- Procesori opšte namene (Von Neumann arhitektura)
- Procesori namenjeni za digitalnu obradu signala (Harvard arhitektura)
- Programabilna logika (namenska integrisana kola FPGA, CPLD) – specifičan Hardverski pristup
- Hibridna SoC rešenja (integrišu kombinaciju gornja tri)

Zbog čega uopšte rešavati tehničke probleme hardverski ako postoji uP?

- Procesor izvršava instrukcije sekvencijalno
- Paralelizam je uslovljen, ograničen resursima koji su prilagođeni sekvenci instrukcija
- Otvara se pitanje da li koristiti uniformisanu uP strukturu (resurse već organizovane na jedan način) ili
- Ukoliko je moguće sličnu količinu HW resursa alocirati tako da rešavaju naš problem.

- Potrebe op
- Biramo neš





formi



• Ili kofigurišemo sopstveno rešenje





Istorijski osvrt

- Logika u mehaničkom domenu nekoliko hiljada godina istorijie...
- Logika u električnom domenu ~ 200 godina istorije
- Tranzistorska logika ~ 70 godina istorije

Sledeći nivo apstrakcije iznad električnog je logički

- Zašto nam je bitno uvođenje ovog apstraktnog nivoa?
- Taj nivo nam je možda intuitivno bliži od električnog
- Možemo li ići dalje sa apstrakcijama
 - Iznad logičkog nivoa uvesti jezik za opis digitalne logike
 - Iznad tog jezika uvesti objektno orijentisani jezik
 - Iznad tog nivoa uvesti humani jezik, "želim sistem koji može da uradi..."

Kombinaciona i sekvencijalna logika

 Logiku možemo podeliti na kombinacionu i sekvencijalnu.

 Kombinaciona daje isključivo funkcionalno mapiranje ulaznih signala na izlaze.

 Sekvencijalna na izlaze mapira interno memorijsko stanje + ulaze na izlaze.

VHDL?

Very Hard Difficult Language

u slobodnom prevodu: <u>Veoma težak i problematičan</u>

<u>jezik</u>

VHSIC Very High Speed Integrated Circuit

H Hardware

D Description

L *Language*

Istorija VHDL-a

 Specifikacija je predložena 1980(81) od strane američkog ministarstva odbrane radi dokumentovanja ponašanja integrisanih kola koje su poručivali sa opremom od drugih proizvođača

 1983 Intermetrics, IBM i Texas Instruments dobijaju grant da razviju VHDL

1985 finalna verzija jezika je prezentovana

Istorija VHDL-a

 Praktično, VHDL je bio alternativa za veliku i kompleksnu korisničku dokumentaciju

 Veoma brzo se rodila ideja za simulaciju ovakve vrste dokumentacije

 Sledeći korak je bio razvoj alata za sintezu integrisanih kola opisanih u VHDL-u

Razvoj i standardizacija

- Razvijen od strane IBM, Texas Instruments i Intermetrics početkom 80-tih godina 20-tog veka, na osnovu sintakse iz ADA programskog jezika
- Standardizacija
 - VHDL standard 1987 (IEEE 1076-1987) osnovna verzija
 - VHDL standard 1993 (IEEE 1076-1993)
 proširena i unapređena verzija, danas najčešće korišćena
 - VHDL standard 2000 (IEEE 1076-2000)
 - VHDL standard 2002 (IEEE 1076-2002)
 male izmene i pokušaj uvođenja zaštićenih tipova (slično konceptu klasa iz C++)
 - Jun 2006, izašla treća preliminarna verzija (engl. Draft 3.0); VHDL-2006
 - Februar 2008, prihvaćena četvrta verzija (engl. Draft 4.0); VHDL-2008
 - Septembar 2008, konačni predlog standarda predat IEEE na reviziju.
 - VHDL standard 2008 (IEEE 1076-2008)

Proširenja osnovnih standarda

 Postoje dodatni standardizovani paketi koji proširuju osnovnu funkciju VHDL-a

– IEEE 1164vrednošću	tipovi podataka sa višestrukom	
	signal može dobiti 9 različitih	
vrednosti	ako je definisan tipom std_logic	
- IEEE 1076.3	1076.3 proširenje numeričkih vrednosti	
- IEEE 1076.4	opis vremenskog ponašanja	

Tradicionalni programski nasuprot HDL jezika

- Proceduralni jezici (npr. C++) omogućuju programski opis
 - Matematičkih izraza
 - Manipulaciju sa podacima
 - Izvršenje na unapred definisanoj fizičkoj arhitekturi
- Jezici za opis fizičke arhitekture opisuju celokupan sistem, uključujući i fizičku arhitekturu za izvršenje
 - <u>Model ponašanja</u> (engl. *Behavioral*) Koja je ulaga sistema? Šta on radi?
 - Strukturni model (engl. Structural)
 Od čega se sistem satoji?
 - Funkcionalne osobine (engl. Functional properties)
 Kako se sprežemo sa sistemom?
 - Fizičke osobine (engl. Physical properties)
 Koliko je sistem brz?
 Koja je njegova veličina izražena u mm² ili broju logičkih kapija?

Namena HDL-a

- Opis sistema može biti na različitim nivoima apstrakcije
 - Prekidački nivo (engl. Switch level), opis prekidačkih osobina tranzistora
 - <u>RTL</u> (engl. Register Transfer Language) nivo, modelovanje kombinacionih funkcija i sekvencijalnih logičkih elemenata
- HDL opis se može iskoristiti za:
 - Simulaciju verifikacija sistema sa analizom performansi
 - Sintezu prvi korak u proizvodnji fizičke arhitekture (praktično, namenskog integrisanog kola)

Motivacija

- U ranim fazama, digitalna kola su projektovana ručno na nivou električnih odnosno logičkih šema.
- Osnovni SW alati bili su poput "P spice"-a.
- Sa porastom gustine pakovanja komponenata u integrisna kola, ograničenja tradicionalnih šematskih metoda su postala usko grlo.
- Otvorila se potreba za formalizacijom opisa komplesksnih digitalnih sistema, metodologijom koja "preskače" analizu i sintezu na nivou logičkih šema.

Motivacija

 VHDL kao jezik za opis HW sintaksno liči na C, ali je striktno orijentisan na opisivanje HW struktura i njihovog ponašanja (behavioral)

Ključna uloga VHDL-a je da zameni šematski opis HW

 VHDL stupa na tržište u periodu opšte ekspanzije u potreba računara u projektovanju

Glavna prednost VHDL-a


- Pretpostavimo da treba generisati množač
- 10b X 10b daje 20b rezultat
- Implementacija u FPGA troši 107 LUT ~ 400 log. kapija
- 12b X 12b daje 24b rezultat
- Implementacija u FPGA troši 153 LUT ~ 600 log. kapija
- •
- 16b X 16b daje 32b rezultat
- Implementacija u FPGA troši 271 LUT ~ 1100 log. kapija

Glavna prednost VHDL-a

 Umeto velikog broja logičkih kapija, množač u VHDL-u se opisuje:

 Uporedimo preglednost gornjeg izraza i logičke šeme od više stotina kapija...

Osnovni tok projektovanja digitalnog sistema



Osnovne osobine VHDL-a

- Poseduje konstrukcije za opis paralelizma koji je prisutan u fizičkoj arhitekturi (engl. Hardware)
- Implicitno podržava vremenski model ponašanja sistema
- Strogo tipski jezik,
 ali ne pravi razliku između malih i velikih slova (nije 'case sensitive')
- Jednostavan opis hijerarhije (strukture) sistema

Osobine VHDL-a

- Dozvoljava dizajneru rad na različitim nivoima apstrakcije
- Opis ponašanja (behavioral)
- RTL
- Bulove funkcije
- Logičke kapije

Prednosti VHDL-a

- Obezbeđuje tehnološku nezavisnost koda u odnosu na tehnologiju implementacije FPGA ili ASIC
- Top-down i bottom-op pristupi su podržani
- Kao standardizovan jezik obezbeđuje prenosivost koda između alata za sintezu i alata za simulaciju
- Obezbeđena je i prenosivost između alata različitih proizvođača
- VHDL je jezik otvorenog standarda (Open standard language

Osnovne sekcije VHDL koda

- Deklaracija biblioteka (LIBRARY DECLARATIONS)
 - Sadrži listu svih biblioteka korišćenih u dizajnu

- Entitet sa opisom portova (ENTITY)
 - Specificira ulazno/izlazne portove bloka

- Opis arhitekture (ARCHITECTURE)
 - Sadrži VHDL kod koji opisuje funkcionalnost bloka

Primer kompletnog VHDL modula

```
-- ovo je VHDL komentar
-- postoje samo linijski komentari
-- blokovski komentari nisu podržani (npr. /* ... */)
-- uključujemo podršku za std logic tip iz IEEE biblioteke
library IEEE;
use IEEE.std logic 1164.all;
-- ovo je opis ENTITETA
entity ANDGATE is
port ( IN1 : in std logic; -- prvi ulazni port
       IN2 : in std logic; -- drugi ulazni port
       OUT1 : out std_logic -- izlazna vrednost, logičko I između
                             -- vrednosti signala na ulaznim portovima
     );
end ANDGATE:
-- ovo je opis ARHITEKTURE
architecture RTL of ANDGATE is
begin
   OUT1 <= IN1 and IN2; -- definicaja izlazne vrednosti na osnovu
ulaza
end RTL:
```

Struktura VHDL modula


modul

entitet

Deklaracija sprežnog sistema


arhitektura

Funkcionalna definicija sistema



Opisuje ulaze i izlaze sistema.

Može da sadrži i parametrizovane vrednosti.



Opisuje sadržaj entiteta (modula).

Definiše ponašanje tj. Funkciju sistema.

Režimi (modovi) VHDL portova


In:

Podaci teku samo u entitet.

Izvor režima porta je spolja u odnosu na entitet, koristi se prvenstveno za ulaze takta, kontrolne ulaze (kao što su clock, load i enable).

Out:

Podaci teku samo iz svog izvora na izlazni port entiteta.



Buffer:

Za unutrašnju povratnu spregu nekog izlaznog podatka (tj. da se izlazni port takođe koristi kao izvor unutar arhitekture)

Inout:

Za dvosmerne signale, mora se deklarisati port u inout režimu, što dozvoljava protok podataka unutar ili izvan entiteta.

Arhitektura

- Sastoji se iz niza konkurentnih iskaza koji se izvršavaju potpuno paralelno
- Moguće je
 - Koristiti bulove jednačine
 - Opis toka podatka
 - Procesi
 - Instance drugih entiteta

```
-- primer 1: bulove jednačine
X <= (A and S) or (B and not(S));
-- primer 2: opis ponašanja
X <= A when S = '1' else B;
-- primer 3: opis ponašanja
with S select
    X <= A when '1'
    B when others;</pre>
```

```
-- primer 4:
-- proces sa uslovnim iskazom case
process (A, B, S)
begin
  case S is
    when '1' => X <= A;
    when others => X <= B;
  end case;
end process;
-- primer 5:
-- proces sa uslovnim iskazom if
process (A, B, S)
begin
  if S = '1' then
    X \leq A:
  else
    X \leq B;
  end if;
end process;
```

VHDL identifikatori

- Osnovni identifikatori su sačinjeni od alfabetskih, numeričkih i/ili podvučenih znakova.
 Primenjuju se sledeća pravila:
 - Prvi znak mora biti slovo
 - Poslednji znak ne može biti donja crtica
 - Crtice u nizu nisu dozvoljene
- VHDL rezervisane reči se ne mogu koristiti kao identifikatori.
 Velika i mala slova su jednaka kada se koriste u identifikatorima.
 Sledeće je jednako:

```
txclk, Txclk, TXCLK, TxClk
```

Slede legalni identifikatori:

```
tx_clk, Three_State_Enable, sel7D, HIT_1124
```

Dole navedeni nisu legalni identifikatori:

```
__tx_clk -- identifikator mora početi slovom

8B10B -- identifikator mora početi slovom

large#number -- samo slova, cifre i crtice

link_bar -- dve crtice u nizu nisu dozvoljene

select -- ključne reči (rezervisane reči) se ne mogu koristiti kao identifikatori

rx clk -- poslednji karakter ne može biti crtica (podvlačenje)
```

Objekti podataka

 Konstante: sadrže vrednost koja se ne može menjati unutar opisa podataka

```
constant cWIDTH : integer := 8;
```

- Signali: povezuju komponente unutar arhitekture signal sCNT : std_logic_vector (3 downto 0);
 - VHDL simbol za dodelu vrednosti signalu Simulator dodelju vrednosti svim signalima u istom vremenskom trenutku (odložena dodela pre ponovnog aktiviranja procesa)
- Pomenljive: Lokalne vrednosti unutar procesa

```
variable vRESULT : std_logic := '0';
```

:= VHDL simbol za dodelu vrednosti promenljivoj Simulator dodeljuje vrednost promenljivoj u trenutku kada naiđe na traženu dodelu (nema odlaganja dodele)

Standardni tipovi signala std_ulogic & std_logic

Vrednost	Interpretacija	
U	Neinicijalizovano	Uninitialized
X	Nepoznato	Forcing Unknown
0	Nula	Forcing 0
1	Jedinica	Forcing 1
Z	Visoka impedansa	High Impedance
W	Slabo nepoznato	Weak Unknown
L	Slaba nula	Weak 0
Н	Slaba jedinica	Weak 1
-	Nedefinisano	Don't Care

Jednobitni i vektorski signali

Dodela vrednosti jednobitnom signalu se realizuje putem jednostrukih znakova navoda:

```
ARCHITECTURE ...
signal sEN : std_logic;
...
BEGIN
sEN <= '1' when sSEL = '1' else '0';
END primer;</pre>
```

Dodela vrednosti vektorskom signalu se realizuje putem dvostrukih znakova navoda:

```
ARCHITECTURE ...
  signal sITEM_NO : std_logic_vector(3 downto 0);
  ...
BEGIN
  sITEM_NO <= "0101";
END primer;</pre>
```

Unutar dvostrukih navodnika se moraju navesti vrednosti za sve bite koje sadrži vektor.

Moguće je iskoristiti i heksadecimalnu definiciju vrednosti sa X"..."

```
SITEM_NO \ll X"5";
```

Tipovi podataka

Celobrojni tipovi: integer od -2,147,483,647, -(2 E31-1), do 2, 147, 483, 647, (2E31-1)
 Signali ili promenljive celobrojnog tipa moraju imati ograničen opseg radi definisanja potrebnog broja bita za fizičku implementaciju
 variable a: integer range -255 to 255;

Tipovi sa pokretnim zarezom: real od -1.0E38 do +1.0E38
Signali tipa real se ne mogu koistiti za fizičku implementaciju (sintezu) već samo u simulaciji

Fizički tipovi: time

```
type time is range -2147483647 to 2147483647
units
    fs;
    ps = 1000 fs;
    ns = 1000 ps;
    us = 1000 ns;
    ms = 1000 us;
    sec = 1000 ms;
    min = 60 sec;
    hr = 60 min;
end units;
```

Tip nabrajanja

Tip nabrajanja je lista vrednosti koje jedan objekat tog tipa može da sadrži.
 Tipovi nabrajanja su često definisani za automate sa konačnim brojem stanja.

Sa ovakvom definicijom tipa signala može se deklarisati signal koji je upravo tog tipa:

```
signal current_state : states;
```

Postoje dva tipa nabrajanja definisana IEEE 1076 standardom veoma pogodna za sintezu: bit i boolean.

Oni su definisani kako sledi:

```
type boolean is ( FALSE, TRUE );
type bit is ( '0', '1' );
```

PRIMERI VHDL KODOVA

Multiplekser

```
LIBRARY ieee;
  USE ieee.std logic 1164.all;
ENTITY MUX8x1 IS PORT (
  iX:
         IN std logic vector(7 DOWNTO 0); -- vektor ulaznih signala
  iSEL: IN std logic vector(2 DOWNTO 0); -- vektor adresnih signala
         IN std logic;
                                         -- dozvola rada multipleksera
  iE:
       OUT std logic );
                                              -- izlaz multipleksera
  oY:
END MUX8x1;
ARCHITECTURE ARH MUX8x1 OF MUX8x1IS BEGIN
oy \leftarrow ((ix(0) AND NOT(iSEL(2)) AND NOT(iSEL (1)) AND NOT(iSEL(0))) OR
       (iX(1) AND NOT(iSEL(2)) AND NOT(iSEL(1)) AND
                                                             (iSEL(0))) OR
       (iX(2) AND NOT(iSEL(2)) AND (iSEL(1)) AND NOT(iSEL(0))) OR
       (iX(3) AND NOT(iSEL(2)) AND
                                      (isel (1)) and
                                                              (iSEL(0))) OR
      (iX(4) AND (iSEL(2)) AND NOT(iSEL(1)) AND NOT(iSEL(0))) OR
       (iX(5) \text{ AND} \quad (iSEL(2)) \text{ AND NOT}(iSEL(1)) \text{ AND} \quad (iSEL(0))) \text{ OR}
       (iX(6) \text{ AND } (iSEL(2)) \text{ AND } (iSEL(1)) \text{ AND } \text{NOT}(iSEL(0))) \text{ OR}
       (iX(7) \text{ AND} \quad (iSEL(2)) \text{ AND} \quad (iSEL(1)) \text{ AND} \quad (iSEL(0)))) \text{ AND } iE;
END ARH MUX8x1;
```

Multiplekser, arhitektura na drugi način

```
ARCHITECTURE ARH MUX8x1 OF MUX8x1 IS BEGIN
  PROCESS (iX, iSEL, iE) BEGIN
    IF (iE = '1') THEN -- provera vrednosti signala dozvole rada
       -- multipleksiranje dozvoljeno -> odredjivanje izlaznog signala
                                             u zavisnosti od vrednosti adresnog vektora
      CASE ISEL IS
         WHEN "000" => oY <= iX(0);
         WHEN "001" \Rightarrow oy \iff ix(1);
         WHEN "010" \Rightarrow oy \Leftarrow ix(2);
         WHEN "011" \Rightarrow oy \iff ix(3);
         WHEN "100" \Rightarrow oy \iff ix (4);
         WHEN "101" \Rightarrow oy \iff ix(5);
         WHEN "110" => oy <= ix(6);
         WHEN OTHERS \Rightarrow oy \Leftarrow ix (7);
      END CASE;
    ELSE
      -- multipleksiranje nije dozvoljeno -> postavljanje definisane vrednosti na izlaz
      oy <= '0';
    END IF;
  END PROCESS;
END ARH MUX8x1;
```

Demultiplekser

```
LIBRARY ieee;
 USE ieee.std logic 1164.all;
ENTITY DEMUX8x1 IS PORT (
       IN std logic;
                                 -- ulazni signal
  iX:
 iSEL: IN std logic vector(2 DOWNTO 0); -- vektor selekcionih signala
                          -- dozvola rada demultipleksera
  iE: IN std logic;
 oY: OUT std logic vector(7 DOWNTO 0)); -- vektor izlaza demultipleksera
END DEMUX8x1;
ARCHITECTURE ARH DEMUX8x1 OF DEMUX8x1 IS BEGIN
  oY(0) \le iX when (iSEL ="000" and iE='1') else '0';
 oY(1) \le iX when (iSEL ="001" and iE='1') else '0';
 oY(2) \le iX when (iSEL ="010" and iE='1') else '0';
 oY(3) \leq iX when (iSEL ="011" and iE='1') else '0';
 oY(4) <= iX when (iSEL ="100" and iE='1') else '0';
 oY(5) \le iX when (iSEL ="101" and iE='1') else '0';
 oY(6) \leq iX when (iSEL ="110" and iE='1') else '0';
 oY(7) \leq iX when (iSEL ="111" and iE='1') else '0';
END ARH DEMUX8x1;
```

Demultiplekser, arhitektura na drugi način

```
ARCHITECTURE ARH DEMUX8x1 OF DEMUX8x1 IS BEGIN
  PROCESS (iX, iSEL, iE) BEGIN
    IF (iE = '1') THEN -- provera vrednosti signala dozvole rada
      -- demultipleksiranje dozvoljeno -> odredjivanje izlaznog signala
                                        u zavisnosti od vrednosti selektor vektora
      CASE iSEL IS
        WHEN "000" => oY <= "0000000" & iX;
        WHEN "001" => oY <= "000000" & iX & '0';
        WHEN "010" => oY <= "00000" & iX &"00";
        WHEN "011" => oY <= "0000" & iX & "000";
        WHEN "100" => oY <= "000" & iX & "0000";
        WHEN "101" => oY <= "00" & iX & "00000";
        WHEN "110" => oY <= '0' & iX& "000000";
        WHEN OTHERS => oY <= iX & "0000000";
      END CASE;
    ELSE
      -- demultipleksiranje nije dozvoljeno -> postavljanje definisane vrednosti na izlaz
      oy <= "0000000";
   END IF;
 END PROCESS;
END ARH DEMUX8x1;
```

Prioritetni koder 74LS147

(izlazi su u negativnoj logici)

```
LIBRARY ieee;
                                          PROCESS (iU) BEGIN
  USE ieee.std logic 1164.all;
                                              IF (iU(9)='0') THEN sBCD VECTOR <= "1001";
                                              ELSIF (iU(8)='0') THEN sBCD VECTOR <= "1000";
                                              ELSIF (iu(7) = '0') THEN sBCD VECTOR <= "0111";
ENTITY PRIORITY CODER IS PORT (
  iU: IN std logic vector(9 DOWNTO 1);
                                              ELSIF (iU(6)='0') THEN sBCD VECTOR <= "0110";
  onA, onB, onC, onD: OUT std logic );
                                              ELSIF (iU(5) = '0') THEN sBCD VECTOR <= "0101";
                                              ELSIF (iU(4) = '0') THEN sBCD VECTOR <= "0100";
END PRIORITY CODER;
                                              ELSIF (iU(3)='0') THEN sBCD VECTOR <= "0011";
                                              ELSIF (iU(2) = '0') THEN sBCD VECTOR <= "0010";
ARCHITECTURE ARH PRIORITY CODER
                                              ELSIF (iu(1) = '0') THEN sBCD VECTOR <= "0001";
OF PRIORITY CODER IS
                                                                      sBCD VECTOR <= "0000";</pre>
                                               ELSE
  -- vektor koji prima odgovarajucu
                                              END IF;
  -- binarnu vrednost u zavisnosti od
                                            END PROCESS;
  -- stanja ulaza kodera
  SIGNAL SBCD VECTOR :
                                             -- dodela vrednosti izlaznim signalima na osnovu
         std logic vector(3 DOWNTO 0);
                                             -- formiranog binarnog vektora
                                            onD <= NOT sBCD VECTOR(3); -- bit sa težinom 8
                                            onC <= NOT sBCD VECTOR(2); -- bit sa težinom 4
BEGIN
                                            onB <= NOT sBCD VECTOR(1); -- bit sa težinom 2
                                             onA <= NOT sBCD VECTOR(0); -- bit sa težinom 1
                                          END ARH PRIORITY CODER;
```

Barelov pomerač

```
-- stepen 0:
LIBRARY ieee;
  USE ieee.std logic 1164.all;
                                            sstepen0 \le (ix(6 downto 0) & ix(7))
                                                        WHEN (iSEL(0) = '1')
                                                        ELSE iX;
ENTITY BARREL IS PORT (
 -- vektor ulaznih signala
 iX: IN std logic vector(7 DOWNTO 0); -- stepen 1:
 -- vektor adresnih signala
                                           sSTEPEN1 <= (sSTEPEN0(5 DOWNTO 0) &
 iSEL: IN std logic vector(2 DOWNTO 0);
                                                        sSTEPENO(7 DOWNTO 6))
 -- vektor izlaznih signala
                                                        WHEN (iSEL(1) = '1')
 oY: OUT std logic vector(7 DOWNTO 0)
                                                        ELSE sSTEPENO;
);
                                            -- stepen 2:
END BARREL;
                                            sSTEPEN2 <= (sSTEPEN1(3 DOWNTO 0) &
ARCHITECTURE ARH BARREL OF BARREL IS
                                                         sstepen1 (7 downto 4))
  -- vektori koji predstavljaju izlaze
                                                        WHEN (iSEL(2) = '1')
  -- odgovarajucih stepeni Barelovog
                                                        ELSE sSTEPEN1;
   pomeraca
  SIGNAL SSTEPENO,
                                            -- izlaz trostepenog Barelovog pomeraca
         sSTEPEN1,
                                            oY <= sSTEPEN2;
         sSTEPEN2:
          std logic vector(7 DOWNTO 0);
                                          END ARH BARREL;
BEGIN
```


Osnovni brojač

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity counter basic is
   port ( cout : out STD LOGIC VECTOR (7 downto 0);
           enable : in STD LOGIC;
           clk : in STD LOGIC;
           reset : in STD LOGIC);
end counter basic;
architecture Behavioral of counter basic is
   signal count signal :std logic vector (7 downto 0);
begin
    process (clk, reset) begin
         if (reset = '0') then
             count signal <= (others=>'0');
         elsif (clk'event and clk = '1') then
             if (enable = '1') then
                 count signal <= count signal + 1;
             end if:
         end if:
     end process;
     cout <= count signal;
end Behavioral:
```

Milijev i Murov automat

X(t)

- U odnosu na funkciju izlaza u praksi se sreću dva slučaja
 - Automati prve vrste ili Milijevi (Mealy) automati definišu funkciju izlaza u obliku
 Z(t)= λ(S(t), X(t))
 - Automati druge vrste ili automati Mura (Moore) definišu funkciju izlaza Z(t)= λ(S(t))



Jednoprocesni automat u VHDL-u

```
architecture behavioral of sm is
  type state_t is (s1, s2, s3);
  signal state : state_t;
begin
  oneproc: process(rst, clk)
  begin
    if (rst = '0') then
       -- Reset
      elsif(clk'event and clk = '1') then
       case state is
         when s1 =>
           if (input = '1') then
              state <= s2;
           else
              state <= s1;
           end if;
       end case;
    end if;
  end process;
end architecture;
```

Dvoprocesni automat u VHDL-u

```
architecture behavioral of sm is
   type state_t is (s1, s2, s3);
   signal state, next_state : state_t;
begin
   syncproc: process(rst, clk)
   begin
     if (rst = '0') then
              state \leq s1;
     elsif(clk'event and clk = '1') then
              state <= next_state;
     end if;
end process;
   combproc: process(state, input)
   begin
     case state is
        when s1 = >
           if (input = '1') then
              next_state <= s2;
           else
             next state <= s1;
           end if;
     end case;
   end process;
end architecture;
```