


VEŽBA 1

Kombinaciona mreža u VHDL-u

U VHDL-u realizovati kombinacioni blok za sabiranje, odnosno oduzimanje.

Ulazni operand A je 8-bitni u predstavi drugog komplementa.

Ulazni operand B je 8-bitni u predstavi znak + moduo. Interno unutar bloka ovaj operand je potrebno konvertovati u predstavu drugog komplementa i nad takvim operandom uraditi traženu operaciju.



Formirati testbenč u kome se ispituje funkcionalnost, odnosno ispravnost ove operacije. Pokriti prvenstveno granične slučajeve, uveriti se da ne dolazi do prekoračenja opsega.

Pripremljeni okvir projekta u Mentor Questa alatu spakovan je u arhivi Vezba_1_vhdl_adder.zip.

Potrebno je u izvornom adder.vhd fajlu implementirati željenu funkcionalnost.

Testbenč je uokviren u fajlu adder_tb.vhd. Potrebno je formirati takvu sekvencu pobude da se ispita funkcionalnost sistema.