




Трг Доситеја Обрадовића 6, 21000 Нови Сад, Југославија Деканат: 021 350-413; 021 450-810; Централа: 021 350-122 Рачуноводство: 021 58-220; Студентска служба: 021 350-763 Телефакс: 021 58-133; e-mail: ftndean@uns.ns.ac.yu



# **PROJEKAT**

# Iz Projektovanja složenih digitalnih sistema

### **TEMA PROJEKTA:**

Projektovanje sistema u vivado programskom jeziku za ekstrahovanje karakterističnih tačaka na fotografiji pomoću SURF algoritma

### **TEKST ZADATKA:**

Napraviti IP jezgro za optimizaciju SURF algoritma, za generisanje bitnih tačaka na izlazu sistema.

Mentor: Ivan Čejić Studenti:

Ristić Dejana 56/2019

Vig Aleksandar 142/2019

Žarković Nemanja 69/2019

U Novom Sadu, 18.09.2024.

# Sadržaj

1.	Teorijska analiza	3
2.	Implementacija algoritma u C++ jeziku	3
3.	Kod sa uklonjenim petljama iz algoritma I izgled IP jezgra	4
4.	ASMD dijagram	6
5.	Analiza utrošenih resursa	9
6.	Frekvencija rada sistema i kritična putanja	10
7.	Pakovanje u IP jezgro	11
		13
8.F1	rekvencija rada sistema i kritična putanja za AXI lite	14
9.B	Blok dizain	15

### 1. Teorijska analiza

Na osnovu rezultata profajliranja koje je uradjeno na projektu projektovanje elektronskih uređaja na sistemskom nivou, došli smo do zaključka da najviše procesorskog vremena oduzima funkcija makeDescriptor. U ovoj funkciji poziva se createVector koja troši najviše od tog vremena pa je zato odluka bila da se realizuje for petlja u kojoj se poziva funkcija AddSample i funkcija PlaceInIndex koja se poziva u funkciji AddSample. Zatim je odlučeno da se ove tri funkcije spoje u jednu, zbog lakše realizacije njihove funckionalnosti i pravljenja ASMD dijagrama.

## 2. Implementacija algoritma u C++ jeziku

Slika 1-1 Izgled CreateVector funkcije

```
num_f dai_dai_dai_blip lik r < height - 1 = addSampleStep lik c < vidth - 1 = addSampleStep lik c < vidth - 1 = addSampleStep lik c < vidth - 1 = addSampleStep) {
    weight = lowering = report cpos * cpos *
```

Slika 1-2 Ostatak koda CreateVector funkcije

# 3. Kod sa uklonjenim petljama iz algoritma I izgled IP jezgra

```
// Postari BMM adress za drugi pilsel za adres.

bran addri o next = 4 * ((r = addSampleStep) * IME_MIDIH + (c = addSampleStep));

porto kaitForState;

goto kaitForState;
                                                                                                                                                                                                                                                                                                                                                  // Whenti podethe iz BRAM-a za drugi pilszel dow2
dow2 pum next - dow1 sum neg +(brum_dsta24up_i i & brum_dsta24low_i);
// Postavi BBAM othere za trveti pilszel za dow2
brum_addri_0 next - 4 * ((c - addsumplestep) * IMG_MIDTH + (c + 1));
brum_addri_0 next - 4 * ((c - addsumplestep) * IMG_MIDTH + (c + 1));
grot lastif-cristarj;
                                                                                                                                                                                                                                                                                                                                                   PRODUZ_S:
// Ulmort podorthe iz BRAM-a za treći piksel dou2
dou2_sum_next = dou2_sum_reg - (bram_data24upp_i % bram_data24low_i);
// Postovi BRAM odrese za četorit piksel za dou2
bram_addri_0_next = 4 * (n + addSampleStep + 1) * ING_MIDIH + (c - addSampleStep));
bram_addri_0_next = 4 * ((n + addSampleStep + 1) * ING_MIDIH + (c - addSampleStep));
                                                                                                                                                                                                                                                                                                                                NaitforData8:

goto FetchDD02_4;

FetchDD02_4:

// Utwort podathe iz BRAM-o zo četvrti pibsel doo2

// Utwort podathe iz BRAM-o zo četvrti pibsel doo2

// doo2_sum_next - doo2_sum_reg - (bram_data24upp_i & bram_data24low_i);

ento ComputeDD02;
 // Postovi SRAM odrese zo drugi piłosel doul
bram addrl o next = 4 * ((r = addSampleStep) * IMG KIDTH + c);
bram addr2 o next = 4 * ((r = addSampleStep) * IMG KIDTH + c);
poto kiatferStana?
                                                                                                                                                                                                                                                                                                                                                  // Uncert podothe iz 8004-o zo prvi piłasel dysi
dyl sam nest - bram_dstal@opp_i & bram_dstal@low_i;
// Rostovi 8004 odrese zo drugi piłasel dysi
bram_addri_o nest - 4 * ((r - addSampleStep) * IMG_MIDIH + (c - addSampleStep));
bram_addri_o nest - 4 * ((r - addSampleStep) * IMG_MIDIH + (c - addSampleStep));
prom_addri_o nest - 4 * ((r - addSampleStep) * IMG_MIDIH + (c - addSampleStep));
// Postavi BBMP admess zo trect pibsel dool
bram addrl_o_maxt = 4 * ((r - addSampleStep) * IMS_MIDIH + (c + addSampleStep + 1))
bram_addrl_o_maxt = 4 * ((r - addSampleStep) * IMS_MIDIH + (c + addSampleStep + 1))
poto NatiforTotal;
                                                                                                                                                                                                                                                                                                                                      WaitForData18:
goto FetchDYY1_2;
                                                                                                                                                                                                                                                                                                                                    FetchDM1_2:

// Ubworti podorbe iz BEMN-o za drugi piksel dyyl
dyyl sum next = dyyl sum rog + (bram data24upg_i % bram data24low_i);

// Postori BEMN odrese za treći piksel dyyl
bram dati], penst = 4 '((r - addSampleStop) 'DMG_MIDH+ (c + addSampleStop + 1));
bram dati], penst = 4 '((r - addSampleStop) 'DMG_MIDH+ (c + addSampleStop + 1));
goto NaitToritall;
                                                                                                                                                                                                                                                                                                                                                   // Uhwati podatke iz BRAM-a za četvrti piksel dyyl
dyyl sum_next = dyyl sum_reg - (bram_data24upp_i & bram_data24low_i);
arbs_Crew.tanvXI
```


```
Postavljanje odnese za prvi port BRAM-a

sadal int = 4 * ((ri * (INDEX_SIZE * 4)) + ci * 4 + oril);

Postavljanje govnjih 24 bita za cwelahti

ta24upo o = cwelahti (47 downto 24);
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ostavljanje odrese za drugi port 8004-a
adrožini - 4 ((ri * (NDEX_SIZE * 4)) + ci * 4 + oril);
adrožini odorjih 20 bite za osecijahn
14lov o - ovelighti (23 dovato 0);
rogući i postavi pisanje za oba 8004 porta
oodatke iz BRAM-a za treći piksel dyy2
ext = dyy2_sum_reg - (bram_data24upp_i & bram_data24low_i);
BRAM_adrese za četurti cikral za daug
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            t == 1) {
    int = 4 * ((ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 4 * ((ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 4 * ((ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 4 * ((ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * ((ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * 4 + ori2);
    int = 6 * (ri * (INDEX_SIZE * 4)) + ci * (INDEX_SIZE
```


Slika 2-1,2,3,4,5,6 Izgled pseudo algoritma, u kome su eliminisane petlje




Slika 3 Ulazni i izlazni signali sistema


Ovo je blok svih ulaza i izlaza sistema i na osnovu njega i pseduo koda u kome smo eliminisali obe for petlje i zamenili ih sa goto naredbama za prelazak u sledeće stanje, napravljen je ASMD dijagram. U modifikovanom algoritmu napravljena su sva prelazna stanja i dodati su komentari za objašnjenja svakog od njih.

# 4. ASMD dijagram




Slika 4-1Ulazak u petlju i računanje vrednosti iz DSP jedinica






Slika 4-3 Računanje vrednosti dyyl i dyy2 preko bramova



Slika 4-4Izračunavanje svih potrebnih vrednosti, i njihova priprema za cweight



Slika 4-5Računanje cweight vrednosti , upisivanje u indeks niz i završetak petlje

#### 5. Analiza utrošenih resursa

Resource	Estimation	Available	Utilization
LUT	6362	17600	36.15
LUTRAM	652	6000	10.87
FF	2535	35200	7.20
DSP	26	80	32.50

Slika 5Iskorišćenost resursa za IP pre generisanja axi lite

Na osnovu slike vidimo da sistem koristi zadovoljavajuće vrednosti, i utrošenost je u granicama. Pošto je korišćen *mode out\_of\_context* u sistemu nisu prikazani ulazni i izlazni pinovi, pa zbog toga može doći do nepouzdanih podataka u kritičnoj putanji, što ćemo videti kasnije.

Dakle sineza i implementacija su prošle, sada je samo potrebno objasniti gde se koriste DSP jedinice.

#### DSP1:

Koristi se za izračunavanje međurezultata vezanih za radijalne i kružne pozicije, specifično u temp1\_rpos\_inc\_dsp, temp1\_cpos\_inc\_dsp, temp2\_rpos\_inc\_dsp i temp2\_cpos\_inc\_dsp za izračunavanje temp1\_rpos\_delayed, temp1\_cpos\_delayed, temp1\_rpos\_delayed1. I temp1\_cpos\_delayed1 Ove jedinice koriste DSP blok za obavljanje množenja koje uključuje kosinus ili sinus uglova (i\_cose, neg\_i\_sine).

#### DSP2:

Koristi se u temp3\_rpos\_inc\_dsp, temp3\_cpos\_inc\_dsp dx\_inc\_dsp, dy\_inc\_dsp I rom\_adress\_inc\_dsp za dodavanje međurezultata i generisanje adresa, koristeći sabiranje ili oduzimanje na osnovu definisanja potrebe te jedinice.(ADD\_SUB signal kontroliše dešavanja)

#### DSP3:

Angažovan u izračunavanju *temp4\_rpos\_inc\_dsp I temp4\_cpos\_inc\_dsp* za dalju obradu pozicionih podataka, uključujući sabiranje i množenje u nizu.

#### DSP4:

Upotrebljava se u *rpos\_inc\_dsp*, *cpos\_inc\_dsp*, *rpos\_squared\_inc\_dsp*, , *cpos\_squared\_inc\_dsp*, *dx1\_inc\_dsp*, *dx2\_inc\_dsp*, *dy1\_inc\_dsp* i *dy2\_inc\_dsp* se obrađuju pozicioni podaci, koristeći operacije množenja za skaliranje.

#### DSP5:

Koristi se u *rx\_inc\_dsp I cx\_inc\_dsp* za obradu podataka visoke preciznosti u fiksnom zarezu, koji su uključeni u indeksiranje pozicija i transformacije.

### DSP6:

Koristi se u *rfrac\_inc\_dsp I cfrac\_inc\_dsp* za izračunavanje frakcijskih delova izračunatih pozicija, primenjujući operacije kao što su oduzimanja ili sabiranja u zavisnosti šta je potrebno u datom trebutku

#### **DSP7:**

Pojavljuje se u proračunima gde su višestruke operacije kao što su sabiranje i množenje povezane, na primer u izračunavanju novih pozicija *r inc dsp I c inc dsp*.

#### DSP8:

Koristi se u operacijama gde se računaju ukupni zbirovi, prethodnih dsp jedinica  $dxx\_inc\_dsp$ ,  $dyy\_inc\_dsp$ ,  $rweight1\_inc\_dsp$ ,  $rweight2\_inc\_dsp$ ,  $cweight1\_inc\_dsp$  i  $cweight2\_inc\_dsp$  što je ključno za aplikacije filtriranja ili transformacije.

### 6. Frekvencija rada sistema i kritična putanja

Na osnovu slike kada je došlo do stabilizovanja putanje zaključujemo da je kritična putanja od u3\_1\_reg instancioniranog u c\_inc\_dsp do res\_reg instancioniranog u temp4\_cpos\_inc\_dsp. Pošto je korišćen mod out\_of\_context što će sprečiti vremensku procenu za clk deltay/skew.

	Worst Ne	gative Slack (WNS):	0,075 ns	Worst Hold	d Slack (WHS):	0,097 ns	Worst Pulse Width Slack (WPWS):	4,770 ns
	Total Neg	ative Slack (TNS):	0,000 ns	Total Hold	Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns
	Number o	of Failing Endpoints:	0	Number of	Failing Endpoints:	0	Number of Failing Endpoints:	0
	Total Nun	nber of Endpoints:	3862	Total Numl	ber of Endpoints:	3862	Total Number of Endpoints:	3212
1	All user speci	fied timing constra	ints are met.					
								Activ
								Go to
	Name	Waveform	Perio	od (ns)	Frequency	(MHz)		
	clk	{0.000 5.750	)}	11.500		86.957		

Slika 3WNS i najveća	frekvencija sistema
----------------------	---------------------

▶ Path 2	0.105	17	16	187	c_inc_dsp/u3_1_reg_reg[5]/C	temp4_cpos_inc_dsp/res_reg_reg[29]/D	11.373	5.391	5.982	
→ Path 3	0.170	17	15	175	c_inc_dsp/u3_1_reg_reg[7]/C	temp4_rpos_inc_dsp/res_reg_reg[30]/D	11.308	5.965	5.343	
→ Path 4	0.186	17	15	175	c_inc_dsp/u3_1_reg_reg[7]/C	temp4_rpos_inc_dsp/res_reg_reg[28]/D	11.292	5.949	5.343	

Slika 4Kritična putanja sistema

Takođe da bi smo dobili frekvenciju rada sistema potrebno je da se od periode rada clock signala (11,5 ns)oduzme Worst Negative Slack(WNS) tj 0,075ns i time se dobija frekvencija od 86,987 MHZ.

### 7. Pakovanje u IP jezgro

Za pakovanje sistema u ip jezgro koristi se AXI-lite protokol. AXI (Advanced eXtensible Interface) je deo ARM AMBA specifikacije za povezivanje i upravljanje funkcionalnim blokovima u sistemskom dizajnu System on Chip). U našem kodu, AXI interfejs se koristi za omogućavanje komunikacije između procesora i IP bloka), tj. SURF\_V1\_0 komponenta.

U memorijskom podsistemu SURF\_V1\_0\_S00\_AXI imamo 17 registara koji se koriste za smeštanje vrednosti koje dolaze preko AXI interfejsa i koje su dostupne na izlaznim portovima modula. Svaki od *slv\_reg* se ponaša kao memorijska lokacija koja čuva podatke koji se mogu pisati ili čitati preko AXI magistrale. Prvih 10 se koristi za čuvanje gornjih i donjih vrednosti 24obithih registara koji dolaze iz AXI magistrale i oni su redom *fracr\_axi\_o*, *fracc\_axi\_o*, *spacing\_axi\_o*, *i\_cose\_axi\_o*, *i\_sine\_axi\_o*.

Zatim narednih 5 je napravljeno da vrednosti koje su tima num\_i tj one su 11obitne I zato imamo po jedan registar za njih I to su *iy\_axi\_o*, *ix\_axi\_o*, *step\_axi\_o*, *scale\_axi\_o*.

Slv\_reg\_15 čuva vrednosti signala *start\_i\_axi*, u njemu se skladišti 0 kao deo kontrolnog signala.

Slv\_reg\_16 je takodje kontrolni signal i čuva vrednosti *ready\_axi\_i*.

```
fracr_axi_o <= slv_reg0(UPPER_SIZE -1 downto 0) & slv_reg1(LOWER_SIZE - 1 downto 0);

fracc_axi_o <= slv_reg2(UPPER_SIZE -1 downto 0) & slv_reg3(LOWER_SIZE - 1 downto 0);

spacing_axi_o <= slv_reg4(UPPER_SIZE -1 downto 0) & slv_reg5(LOWER_SIZE - 1 downto 0);

i_cose_axi_o <= slv_reg6(UPPER_SIZE -1 downto 0) & slv_reg7(LOWER_SIZE - 1 downto 0);

i_sine_axi_o <= slv_reg8(UPPER_SIZE -1 downto 0) & slv_reg9(LOWER_SIZE - 1 downto 0);

-- Povezivanje ostalih signala direktno sa registrima
iradius_axi_o <= slv_reg10(WIDTH - 1 downto 0);
iy_axi_o <= slv_reg11(WIDTH - 1 downto 0);
ix_axi_o <= slv_reg12(WIDTH - 1 downto 0);
step_axi_o <= slv_reg13(WIDTH - 1 downto 0);
scale_axi_o <= slv_reg13(WIDTH - 1 downto 0);
start_i_axi <= slv_reg15(0);


slv_reg16 <= std_logic_vector(to_unsigned(0, 31)) & ready_axi_i;</pre>
```

Slika 3Povezivanje memorijskog podsistema i ip-a

IP modul SURF\_V1\_0 koristi AXI interfejs za prijem konfiguracije i kontrolnih signala od procesora. Ovo omogućava korisnik da dinamički kontroliše parametre obrade, kao i da inicira i nadzire status obrade preko standardizovanog komunikacijskog interfejsa, poboljšavajući modularnost i skalabilnost sistema.

```
-- Users to add ports here
   -----MEM INTERFEJS ZA SLIKU-----
                                                             -- Ports of Axi Slave Bus Interface S00 AXI
clka : out std logic;
                                                             s00 axi aclk : in std logic;
reseta : out std_logic;
         : out std logic;
                                                             s00 axi aresetn : in std logic;
ena
       : out std logic vector (PIXEL_SIZE - 1 downto 0);
                                                             s00 axi awaddr : in std logic vector(C S00 AXI ADDR WIDTH-1 downto 0);
dina : out std logic vector (BRAM_24_DATA - 1 downto 0);
douta : in std logic vector (BRAM 24 DATA - 1 downto 0);
                                                             s00 axi awprot : in std logic vector(2 downto 0);
wea : out std logic;
                                                             s00 axi awvalid : in std logic;
 -----MEM INTERFEJS ZA SLIKU-----
clkb : out std logic;
                                                             s00 axi awready : out std logic;
resetb : out std logic;
                                                             s00 axi wdata : in std logic vector(C S00 AXI DATA WIDTH-1 downto 0);
        : out std logic;
                                                             s00 axi wstrb : in std logic vector((C S00 AXI DATA WIDTH/8)-1 downto 0);
addrb : out std_logic_vector (PIXEL_SIZE - 1 downto 0);
dinb : out std_logic_vector (BRAM_24_DATA - 1 downto 0);
                                                             s00 axi wvalid : in std logic;
 doutb : in std logic vector (BRAM 24 DATA - 1 downto 0);
                                                             s00 axi wready : out std logic;
        : out std logic;
 -----MEM INTERFEJS ZA IZLAZ-----
                                                             s00 axi bresp : out std logic vector(1 downto 0);
clkc : out std logic;
                                                             s00 axi bvalid : out std logic;
resetc : out std logic;
enc : out std_logic;
                                                             s00 axi bready : in std logic;
        : out std logic vector (INDEX ADDRESS SIZE-1 downto 0)
addrc
                                                             s00 axi araddr : in std logic vector(C S00 AXI ADDR WIDTH-1 downto 0);
dinc : out std logic vector (BRAM_24_DATA - 1 downto 0);
 doutc : in std logic vector (BRAM_24_DATA - 1 downto 0);
                                                             s00 axi arprot : in std logic vector(2 downto 0);
 wec : out std logic;
                                                             s00 axi arvalid : in std logic;
 ------MEM INTERFEJS ZA IZLAZ-----
clkd : out std logic;
                                                             s00 axi arready : out std logic;
resetd : out std logic;
                                                             s00 axi rdata : out std logic vector(C_S00_AXI_DATA_WIDTH-1 downto 0);
        : out std_logic;
 en d
          : out std_logic_vector (INDEX_ADDRESS_SIZE-1 downto 0) s00 axi rresp : out std logic vector(1 downto 0);
dind : out std_logic_vector (BRAM_24_DATA - 1 downto 0);
                                                             s00 axi rvalid : out std logic;
doutd : in std_logic_vector (BRAM_24_DATA - 1 downto 0);
        : out std logic;
                                                             s00 axi rready : in std logic
 -- User ports ends
```

Slika 4Izgled port mape za AXI lite protokol



Slika 5Izgled AXI lite protokola za nas sistem

Takođe treba predstaviti utrošene resurse za ovaj sistem, gde se očekuje njihovo smanjenje, što će naredna slika i pokazati.

Resource	Estimation	Available	Utilization
LUT	6433	17600	36.55
LUTRAM	598	6000	9.97
FF	2985	35200	8.48
DSP	14	80	17.50

Slika 6Utroseni resursi za AXI lite protokol

# 8.Frekvencija rada sistema i kritična putanja za AXI lite

Setup			н	lold			Pulse Width	
Worst Negative Slack (WNS): 0,477 ns			477 ns	Wo	rst Hold Slack (WHS):	0,097 ns	Worst Pulse Width Slack (WPWS):	5,020 ns
Total Negative Slack (TNS): 0,000 ns			000 ns	Total Hold Slack (THS): 0,00		0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns
Number	of Failing End	dpoints: 0		Number of Failing Endpoints: 0		0	Number of Failing Endpoints:	0
Total Number of Endpoints: 4218				Total Number of Endpoints: 4		4218	Total Number of Endpoints:	3595
All user spec	ified timing	constraint	s are met.					
lame	Waveform	Period (ns)	Frequency (N	MHz)				
s00_axi_aclk	{0.000 6.000}	12.000	8:	33.333				
Slika	8-1 WNS	i najveća	frekvenci	ija A	XI lite sistema			
ource	ip_inst/c	_inc_dsp/u3_	1_reg_reg[7]/	/C (risi	ng edge-triggered cell FDRE o	clocked by s0	0_axi_aclk {rise@0.000ns fall@6.000ns period=12.000ns	5})
estination	ip_inst/te	emp4_cpos_i	nc_dsp/res_re	eg_reg[a	29]/D (rising edge-triggered	cell FDRE clo	ocked by s00_axi_aclk {rise@0.000ns fall@6.000ns period	d=12.000n

Slika 8-2Kritična putanja sistema

Na osnovu osnovu slika 8-1 i 8-2 možemo zaključiti da je frekvencija smanjena na **83,333 MHZ,** a kritična putanja je se nalazi od registra u3\_1\_reg koji je instanciran u c\_inc\_dsp do res\_reg koji je instanciran u temp4\_cpos\_inc\_dsp

## 9.Blok dizajn

Poslednja faza je prikaz interfejsa u blok dizajnu. U dizajn je prvo ubacen processing\_system 7\_0 koja predstavlja procesor sistema.

Zatim je ubačena SURFV1\_0 jedinica, kao i 4 AXI Bram kontrolera koji imaju po jedan port, koji je podešen za AXI4 protokol i kojim se komunicira sa procesorskom jedinicom. Takođe napravljeni su i 4 blok memorijska generatora koji če dobijati vrednosti koje računamo i na izlazu u indeks nizu brojeva u dva fajla upisivati gornjih 24 i donjih 24 bita.

